[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202425176A - 半導體製造裝置用部件 - Google Patents

半導體製造裝置用部件 Download PDF

Info

Publication number
TW202425176A
TW202425176A TW112138688A TW112138688A TW202425176A TW 202425176 A TW202425176 A TW 202425176A TW 112138688 A TW112138688 A TW 112138688A TW 112138688 A TW112138688 A TW 112138688A TW 202425176 A TW202425176 A TW 202425176A
Authority
TW
Taiwan
Prior art keywords
plug
semiconductor manufacturing
hole
ceramic plate
bonding layer
Prior art date
Application number
TW112138688A
Other languages
English (en)
Inventor
平田夏樹
吉田信也
久野達也
井上靖也
宇佐美太朗
米本憲司
齋藤碧惟
Original Assignee
日商日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本碍子股份有限公司 filed Critical 日商日本碍子股份有限公司
Publication of TW202425176A publication Critical patent/TW202425176A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導體製造裝置用部件10具備陶瓷板20、插塞配置孔24、多孔插塞50以及接著層60。陶瓷板20在上表面具有晶圓載置面21。插塞配置孔24在上下方向貫通陶瓷板20，且具有上部開口的面積大於下部開口的面積的圓錐台空間。多孔插塞50配置於插塞配置孔24，且是上表面的面積大於下表面的面積的圓錐台形狀的部件。接著層60設置在插塞配置孔24的內周面與多孔插塞50的外周面之間。

Description

半導體製造裝置用部件
本發明是有關於半導體製造裝置用部件。
以往，作為半導體製造裝置用部件，已知具備在上表面具有晶圓載置面的靜電夾頭的部件。例如，專利文獻1的靜電夾頭，是將圓錐台形狀的多孔插塞插入設置在陶瓷板的下表面的圓錐台空間的有底凹部中並利用接著劑固定，而將陶瓷板的下表面與金屬製的底板接合之物。專利文獻2的靜電夾頭，是藉由燒結而將圓柱形狀的多孔插塞一體化於形成在陶瓷板中的圓柱空間的貫通孔中，而將陶瓷板的下表面與金屬製的底板接合之物。 [先前技術文件] [專利文獻]
[專利文獻1] 日本專利申請特開第2018-101773號公報 [專利文獻1] 日本專利申請特開第2019-29384號公報
[發明所欲解決的問題]
然而，在專利文獻1的靜電夾頭中，由於用以收納多孔插塞的有底凹部是設置在陶瓷板的下表面，所以存在需要更換多孔插塞時無法輕易更換的問題。再者，在專利文獻2的靜電吸盤中，由於是藉由燒結而將圓柱形狀的多孔插塞一體化於貫通孔，所以存在需要更換多孔插塞時無法輕易更換的問題。在此，在專利文獻2的靜電吸盤中，雖然也考慮過不藉由燒結將圓柱形狀的多孔插塞固定在圓柱空間的貫通孔內，而是利用接著劑固定，但在接著時由於接著劑容易流出落下，因此在黏著劑的內部容易產生沿著上下方向延伸的氣泡。一旦產生這樣的氣泡，當立用電漿處理晶圓時，此氣泡內會發生放電，並且晶圓的背面將有被燒焦的風險。
本發明是為了解決這些問題而提出的，其主要目的在於能夠輕易更換允許氣體沿著上下方向流動的插塞，並且使插塞的周邊不易發生放電。 [用以解決問題的手段]
[1] 本發明的半導體製造裝置用部件具備： 陶瓷板，其上表面具有晶圓載置面； 插塞配置孔，在上下方向貫通上述陶瓷板，且具有上部開口的面積大於下部開口的面積的圓錐台空間； 圓錐台形狀的插塞，配置於上述插塞配置孔內，且允許氣體沿著上下方向流動，且上表面的面積大於下表面的面積； 接著層，設置在上述插塞配置孔的內周面與上述插塞的外周面之間； 導電性的底板，其透過上述接著層而接合到上述陶瓷板的下表面；以及 氣體供給路徑，設置在上述底板及上述接著層，並向上述插塞供給氣體。
在此半導體製造設備用部件中，當需要更換插塞時，可以將接著層切斷、熔融或軟化，而將插塞從陶瓷板的插塞配置孔向上方拉出。再者，可以將新的插塞從插塞配置孔的上方插入並接合到插塞配置孔。因此，能夠輕易更換插塞。再者，當將接著層設置在插塞配置孔的內周面與插塞的外周面之間時，由於這些面為錐形表面，所以接著劑難以流出落下。因此，與這些表面是垂直面的情況相比，在接著層中不易產生氣泡(在利用電漿處理晶圓時大到足以引起放電的氣泡)。因此，當利用電漿處理晶圓時，在插塞的周邊(接著層)不易發生放電。
又，在本說明書中，使用諸如上下、左右、前後等的術語而說明本發明，但是上下、左右、前後僅僅是相對位置關係。因此，當改變半導體製造裝置用部件的方向時，有時上下變為左右，有時左右變為上下，但這樣的情況也包含在本發明的技術範圍內。
[2] 在上述半導體製造裝置用部件(上述[1]所記載的半導體製造裝置用部件)中，在上述氣體供給路徑之中與上述插塞對向的位置，可以設置允許上述插塞進入的空間。如此一來，當將插塞配置在插塞配置孔時，即使在插塞配置孔或插塞存在製造誤差，也能夠藉由允許插塞進入的空間吸收這種製造誤差。
[3] 在上述半導體製造裝置用部件(上述[1]或[2]所記載的半導體製造裝置用部件)中，較佳為上述插塞配置孔的內周面的仰角及上述插塞的外周面的仰角為55°以上、85°以下。如此一來，當將接著層設置在插塞配置孔的內周面與插塞的外周面之間時，由於接著劑容易均勻地擴散，因而在接著層中不產生或幾乎不產生氣泡。因此，防止在插塞的周邊(接著層)的放電的效果提高。
[4] 在上述半導體製造裝置用部件(上述[1]～[3]中任一項所記載的半導體製造裝置用部件)中，較佳為上述接著層不具有上下方向的最大長度大於0.2 mm的氣泡。如果氣泡的上下方向的最大長度大於0.2 mm，則當利用電漿處理晶圓時在此氣泡的內部有發生放電的風險，如果氣泡的上下方向的最大長度不大於0.2 mm，則在氣泡的內部發生放電的風險微乎其微。
[5] 在上述半導體製造裝置用部件(上述[1]～[4]中任一項所記載的半導體製造裝置用部件)中，較佳為上述接著層不具有氣泡。如此一來，防止在插塞的周邊(接著層)的放電的效果進一步提高。
[用以實施發明的形態]
接下來，針對本發明的較佳實施形態，將使用圖式進行說明。圖1是半導體製造裝置用部件10的縱剖面圖，圖2是陶瓷板20的俯視圖，圖3是圖1的局部放大圖。
半導體製造裝置用部件10具備陶瓷板20、插塞配置孔24、底板30、金屬接合層40以及多孔插塞50。
陶瓷板20是由氧化鋁燒結體、氮化鋁燒結體等的陶瓷製的圓板(例如，直徑300 mm、厚度5 mm)。陶瓷板20的上表面成為晶圓載置面21。陶瓷板20內建電極22。如圖2所示，在陶瓷板20的晶圓載置面21上，沿著外緣形成密封帶21a，並且在整個表面上形成多個圓形小突起21b。密封帶21a及圓形小突起21b具有相同的高度，且該高度為，例如，數μm～數十μm。電極22是被使用作為靜電電極的平面狀的網狀電極，並且能夠施加直流電壓。當向此電極22施加直流電壓時，晶圓W藉由靜電吸引力而被吸附固定在晶圓載置面21(具體而言，是密封帶21a的上表面及圓形小突起21b的上表面)，當解除直流電壓的施加時，晶圓W對晶圓載置面21的吸附固定被解除。又，將晶圓載置面21中的未設置密封帶21a及圓形小突起21b的部分稱為基準面21c。
插塞配置孔24是在上下方向貫通陶瓷板20的貫通孔，且與底板30的氣孔34對向。雖然插塞配置孔24在上下方向貫通電極22，但電極22並未在插塞配置孔24的內周表面上暴露出來。插塞配置孔24是具有上部開口的面積大於下部開口的面積的圓錐台空間的錐形孔。插塞配置孔24的內周面的仰角α(圖3)，以為55°以上、85°以下為佳，以65°以上、85°以下為更佳。如圖2所示，插塞配置孔24設置在陶瓷板20上的複數個位置(例如，沿著圓周方向等間隔地設置在複數個位置)。
底板30是熱傳導率良好的圓板(與陶瓷板20直徑相同或更大的圓板)。在底板30的內部，形成有冷媒(例如，氟系惰性液體等的電絕緣性的液體)循環的冷媒流動路徑32、用以向多孔插塞50供給氣體的氣孔34等。氣孔34是以在上下方向貫通底板30之方式而設置，並且在上方具有大直徑部34a。在俯視圖中，大直徑部34a包含插塞配置孔24的下部開口。在俯視圖中，冷媒流動路徑32以從入口到出口的一筆畫之方式形成在底板30的整個表面上。作為底板30的材料，可以列舉，例如，複合材料、金屬等。作為複合材料，可以列舉金屬與陶瓷的複合材料等。作為金屬與陶瓷的複合材料，可以列舉金屬基複合材料(metal．matrix．composite (MMC))、陶瓷基複合材料(ceramic．matrix．composite (CMC))等。作為這種複合材料的具體例，可以列舉包含矽(Si)、碳化矽(SiC)及鈦(Ti)的材料，以及用鋁(Al)及/或Si浸漬的SiC多孔體的材料等。將包含Si、SiC及Ti的材料稱為SiSiCTi，將用Al浸漬的SiC多孔體的材料稱為AlSiC，且將用Si浸漬的SiC多孔體的材料稱為SiSiC。作為金屬，可以列舉鉬(Mo)。作為底板30的材料，較佳為選擇熱膨脹係數與陶瓷板20的材料相近的材料。底板30也被使用作為射頻(RF)電極。具體而言，在晶圓載置面21的上方配置有上部電極(未圖示)，當在此上部電極與由底板30形成的平行板電極之間施加高頻電力時，會產生電漿。
金屬接合層40接合陶瓷板20的下表面與底板30的上表面。金屬接合層40藉由，例如，熱壓接合(Thermo compression bonding，TCB)形成。所謂TCB，是指一種已知的方法，其將金屬接合材料夾在作為接合對象的兩個部件之間，並且在加熱到金屬接合材料的固相線溫度以下的溫度的狀態下將兩個部件加壓接合。金屬接合層40可以是由焊料或金屬硬焊材料形成的層。金屬接合層40具有貫通孔42。貫通孔42設置在與氣孔34的大直徑部34a對向的位置。貫通孔42與大直徑部34a同軸設置，且貫通孔42的直徑與大直徑部34a的直徑一致。在本說明書中，所謂「一致」不僅包含完全一致的情況，還包含實質上一致的情況(例如，落入公差範圍內的情況)(在下文中亦同)。又，氣孔34及貫通孔42相當於本發明的氣體供給路徑。
多孔插塞50固定在插塞配置孔24中。多孔插塞50是允許氣體沿著上下方向流動的電絕緣性的部件。多孔插塞50的孔隙率以30%以上為佳，平均孔徑以20 μm以上為佳。多孔插塞50是上表面的面積大於下表面的面積的圓錐台形狀的部件。多孔插塞50的外周表面的仰角β與插塞配置孔24的內周表面的仰角α一致。在多孔插塞50的外周表面與插塞配置孔24的內周表面之間設置接著層60。接著層60不具有在利用電漿對晶圓W進行處理時足以產生放電的大小程度的氣泡(例如，上下方向的高度為2 mm以上的氣泡)。作為接著層60的材料，可以列舉丙烯酸樹脂、矽酮樹脂、環氧樹脂等。作為多孔插塞50的材料，可以列舉，例如，陶瓷，具體而言，可以使用由與陶瓷板20相同的材料的多孔體。多孔插塞50的上表面50a在插塞配置孔24的上部開口處暴露出來，並且與基準面21c位於相同平面。在本說明書中，所謂「相同」不僅包含完全相同的情況，還包含實質上相同的情況(例如，落入公差範圍內的情況)(例如，落入公差範圍內的情況)。多孔插塞50的下表面50b在插塞配置孔24的下部開口處暴露出來。
接下來，針對如此構成的半導體製造裝置用部件10的使用例進行說明。首先，在將半導體製造裝置用部件10設置在未圖示的腔體內的狀態下，將晶圓W載置在晶圓載置面21。然後，藉由真空泵對腔體內進行減壓以調整至預定的真空度，對陶瓷板20的電極22施加直流電壓，使其產生靜電吸引力，將晶圓W吸附固定在晶圓載置面21(具體而言，是密封帶21a的上表面或圓形小突起21b的上表面)。接下來，使腔體內部成為預定壓力(例如，數十～數百Pa)的反應氣體氣氛，在此狀態下，將高頻電壓施加在設置於腔體內的天花板部分的未圖示的上部電極與半導體製造裝置用部件10的底板30之間而產生電漿。藉由所產生的電漿對晶圓W的表面進行處理。冷媒在底板30的冷媒流動路徑32中進行循環。背面氣體從未圖示的氣體鋼瓶導入到氣孔34。作為背面氣體，使用導熱氣體(例如，氦氣等)。背面氣體通過氣孔34、貫通孔42及多孔插塞50，供給到並且封入晶圓W的背面與晶圓載置面21的基準面21c之間的空間。藉由此背面氣體的存在，可以效率良好地進行晶圓W與陶瓷板20之間的熱傳導。
接下來，針對半導體製造裝置用部件10的製造例，基於圖4進行說明。圖4是半導體製造裝置用部件10的製造步驟圖。首先，準備陶瓷板20、底板30及金屬接合材料90(圖4A)。陶瓷板20內建電極22並且具備插塞配置孔24。底板30具備冷媒流動路徑32及氣孔34。氣孔34在上方具有大直徑部34a。金屬接合材料90在與氣孔34的大直徑部34a對向的位置處具備貫通孔92。
隨後，將金屬接合材料90夾在陶瓷板20的下表面與底板30的上表面之間，以形成積層體。此時，以使陶瓷板20的插塞配置孔24、金屬接合材料90的貫通孔92與底板30的氣孔34為同軸之方式而進行積層。然後，在金屬接合材料90的固相線溫度以下的溫度(例如，從固相線溫度減去20℃的溫度以上、固相線溫度以下)的溫度對積層體進行加壓並接合，然後返回到室溫(TCB)。藉此，金屬接合材料90及貫通孔92分別成為金屬接合層40及貫通孔42，並且得到陶瓷板20與底板30藉由金屬接合層40而接合的接合體94(圖4B)。又，作為金屬接合材料90，可以使用鋁-鎂(Al-Mg)系接合材料、鋁-矽-鎂(Al-Si-Mg)系接合材料。金屬接合材料90，以使用厚度為100 μm左右者為佳。
接下來，製備圓錐台形狀的多孔插塞50(圖4B)。多孔插塞50的高度與圓錐台形狀空間的插塞配置孔24的深度(亦即，陶瓷板20的高度)相同。沿著此多孔插塞50的外周面的原周方向塗佈接著劑70至少一圈。接著劑70，可以是有機接著劑，也可以是無機接著劑。將塗佈了接著劑70的多孔插塞50插入插塞配置孔24。此時，以使接著劑70沿著多孔插塞50的外周面及插塞配置孔24的內周面擴散之方式而將多孔插塞50旋轉或上下移動。藉此，接著劑70均勻地擴展而不會在多孔插塞50的外周面與插塞配置孔24的內周面之間的間隙中殘留氣泡。
當多孔插塞50插入插塞配置孔24時，多孔插塞50的外周面與插塞配置孔24的內周面透過接著劑70結合在一起。在此狀態下，多孔插塞50的上表面與陶瓷板20的上表面(基準面21c)一致。準備複數個高度不同的多孔插塞50。因此，根據陶瓷板20的實際高度(由於製造誤差而存在個體差異)，從所準備的複數個高度不同的多孔插塞50中，選擇當多孔插塞50插入插塞配置孔24完成時多孔插塞50的上表面與陶瓷板20的上表面(參考面21c)一致的多孔插塞50。此後，當接著劑70固化而成為接著層60時，可得到半導體製造裝置用部件10(圖4C)。
在上文所詳述的半導體製造裝置用部件10中，當需要更換多孔插塞50時，可以將接著層60切斷、熔融或軟化，而將多孔插塞50從插塞配置孔24向上方拉出。再者，可以將新的多孔插塞50從插塞配置孔24的上方插入並接合到插塞配置孔24。因此，能夠輕易更換多孔插塞50。
再者，當將接著層60設置在插塞配置孔24的內周面與插塞50的外周面之間時，由於這些面為錐形表面，所以接著劑70難以流出落下。因此，與這些表面是垂直面的情況相比，在接著層60中不易產生氣泡(在利用電漿處理晶圓W時大到足以引起放電的氣泡)。因此，當利用電漿處理晶圓時，在多孔插塞50的周邊(接著層60)不易發生放電。
此外，在構成氣體供給路徑的氣孔34及貫通孔42中與多孔插塞對向的位置處設置有允許多孔插塞50進入的空間(貫通孔42及大直徑部34a)。因此，當將多孔插塞50配置在插塞配置孔24時，即使在插塞配置孔24或多孔插塞50存在製造誤差，也能夠藉由允許多孔插塞50進入的空間吸收這種製造誤差。相對於此，在插塞配置孔24具有底面的情況中，多孔插塞50將牴觸此底面，所以無法吸收製造誤差。
此外，較佳為插塞配置孔24的內周面的仰角α與多孔插塞50的外周面的仰角β一致，且以55°以上、85°以下為佳。如此一來，當將接著層60設置在插塞配置孔24的內周面與多孔插塞50的外周面之間時，接著劑70容易均勻地擴散。因此，在接著層60中不產生或幾乎不產生氣泡(在利用電漿處理晶圓W時大到足以引起放電的氣泡)。因此，防止在多孔插塞50的周邊(接著層60)的放電的效果提高。
據此，接著層60，以不具有氣泡為佳，但在含有氣泡的情況下，較佳為此氣泡的上下方向的最大長度為0.2 mm以下(亦即，較佳為不具有上下方向的最大長度大於0.2 mm的氣泡)。如此一來，防止在多孔插塞50的周邊(接著層60)的放電的效果提高。例如，在流經氣體供給路徑的氣體是氦氣的情況中，電漿生成時伴隨氦氣的離子化而產生的電子被加速並與其他的氦碰撞，藉此引起放電(輝光放電)，但是如果氣泡的上下方向的最大長度為0.2 mm以下，則電子在氣泡內無法充分加速，因此能夠抑制放電。
再者，透過接著劑70使多孔插塞50的外周面與插塞配置孔24的內周面彼此配合，可以比較容易使陶瓷板20的上表面(基準面21c)的高度與多孔插塞50的上表面的高度一致。
又，本發明不限於上述的實施形態，並且只要落入本發明的技術範圍即可以藉由各種態樣實施。
在上述的實施形態中，多孔插塞50被例示為一種允許氣體沿著上下方向流動的插塞，但並非特別限定於此。例如，作為如此的插塞，可以是一種緻密質插塞，其具有允許氣體在內部沿著上下方向流動的流動路徑(例如，螺旋狀的流動路徑)。
在上述的實施形態中，多孔插塞50的下表面50b的高度可以與陶瓷板20的下表面(插塞配置孔24的下部開口)的高度一致；也可以高於或低於陶瓷板20的下表面50b的高度。無論在哪一種情況下，皆以多孔插塞50的上表面50a的高度與陶瓷板20的上表面(基準面21c)的高度一致為佳。
在上述的實施形態中，大直徑部34a設置在氣孔34的上方，但並非特別限定於此。例如，氣孔34可以是直線形狀的孔，其孔徑可以大於插塞配置孔24的下部開口的直徑。在這種情況下，金屬接合層40的貫通孔42及氣孔34的上部也成為允許多孔插塞50進入的空間。
在上述的實施形態中，在底板30上設置有構成氣體供給路徑的氣孔34，但並非特別限定於此。例如，在如圖5所示的半導體製造裝置用部件110中，可以在底板30設置在俯視時與底板30為同心圓的環狀部64a、從底板30的背面往環狀部64a導入氣體的導入部64b、以及將氣體從環狀部64a分配到各個多孔插塞50的分配部64c。在圖5中，與上述的實施形態相同的元件被賦予相同的元件符號。導入部64b的數量可以比分配部64c的數量少，例如，可以是1個。如此一來，連接到底板30的氣體配管的數量可以少於多孔插塞50的數量。
在上述的實施形態中，靜電電極被例示為內建於陶瓷板20中的電極22，但並非特別限定於此。例如，取代電極22或除了電極22之外，陶瓷板20可以內建加熱器電極(電阻加熱元件)或內建RF電極。
在上述的實施形態中，陶瓷板20與底板30藉由金屬接合層40接合，但也可以使用樹脂接合層取代金屬接合層40。 [實施例]
[實驗例1] 製作模擬上述半導體製造裝置用部件10的可視化樣品。具體而言，使用透明的丙烯酸樹脂製作陶瓷板20及底板30，並且兩個板材20與30接著在一起。作為多孔插塞50，使用孔隙率為30%的氧化鋁多孔體。插塞配置孔24的內周面及多孔插塞50的外周面的仰角α、β設定為75°。作為接著劑70，使用黏度為40,000 cP的矽酮接著劑。在沿著多孔插塞50的外周面的圓周方向塗佈接著劑70至少一圈之後，將此多孔插塞50插入插塞配置孔24。此時，以使接著劑70沿著多孔插塞50的外周面及插塞配置孔24的內周面擴散之方式而將多孔插塞50旋轉或上下移動。之後，藉由使接著劑70固化，而得到可視化樣品。當以目視觀察此可視化樣品的接著層60時，沒有發現氣泡。當對此可視化樣品施加高頻電壓時，在多孔插塞50的周邊(接著層60)沒有發生放電。
[實驗例2] 將多孔插塞50的外周面及插塞配置孔24的內周面的仰角設定為85°，除此之外，與實驗例1同樣地製作可視化樣品。當以目視觀察此可視化樣品的接著層60時，沒有發現氣泡。當對此可視化樣品施加高頻電壓時，在多孔插塞50的周邊(接著層60)沒有發生放電。
[實驗例3] 將多孔插塞50的外周面及插塞配置孔24的內周面的仰角設定為65°以外，除此之外，與實驗例1同樣地製作可視化樣品。當以目視觀察此可視化樣品的接著層60時，沒有發現氣泡。當對此可視化樣品施加高頻電壓時，在多孔插塞50的周邊(接著層60)沒有發生放電。
[實驗例4] 將多孔插塞50的外周面及插塞配置孔24的內周面的仰角設定為55°以外，除此之外，與實驗例1同樣地製作可視化樣品。當以目視觀察此可視化樣品的接著層60時，發現存在一些氣泡。當詳細檢查這些氣泡時，沒有發現上下方向的最大長度大於0.2 mm的氣泡。當對此可視化樣品施加高頻電壓時，在多孔插塞50的周邊(接著層60)沒有發生放電。因此，判斷為並非在利用電漿處理晶圓W時大到足以引起放電的氣泡。
本申請主張2022年12月5日提交的國際申請PCT/JP2022/044764的優先權，其揭露內容整體藉由引用方式而包含於本說明書。 [產業利用性]
本發明可以利用於在半導體製造裝置所使用的部件，例如，陶瓷加熱器、靜電夾頭加熱器、靜電夾頭等。
1:半導體製造裝置用部件 20:陶瓷板 21:晶圓載置面 21a:密封帶 21b:圓形小突起 21c:基準面 22:電極 24:插塞配置孔 30:底板 32:冷媒流動路徑 34:氣孔 34a:大直徑部 40:金屬接合層 42:貫通孔 50:多孔插塞 50a:上表面 50b:下表面 60:接著層 70:接著劑 90:金屬接合材料 92:貫通孔 94:接合體 110:半導體製造裝置用部件 64a:環狀部 64b:導入部 64c:分配部 W:晶圓 α:仰角 β:仰角
[圖1] 是半導體製造裝置用部件10的縱剖面圖。 [圖2] 是陶瓷板20的俯視圖。 [圖3] 是圖1的局部放大圖。 [圖4] 是半導體製造裝置用部件10的製造步驟圖。 [圖5] 是半導體製造裝置用部件110的縱剖面圖。
10:半導體製造裝置用部件
20:陶瓷板
21:晶圓載置面
22:電極
24:插塞配置孔
30:底板
32:冷媒流動路徑
34:氣孔
34a:大直徑部
40:金屬接合層
42:貫通孔
50:多孔插塞
50a:上表面
50b:下表面
60:接著層
W:晶圓

Claims (5)

  1. 一種半導體製造裝置用部件，具備： 陶瓷板，其上表面具有晶圓載置面； 插塞配置孔，在上下方向貫通上述陶瓷板，且具有上部開口的面積大於下部開口的面積的圓錐台空間； 圓錐台形狀的插塞，配置於上述插塞配置孔內，且允許氣體沿著上下方向流動，且上表面的面積大於下表面的面積； 接著層，設置在上述插塞配置孔的內周面與上述插塞的外周面之間； 導電性的底板，其透過上述接著層而接合到上述陶瓷板的下表面；以及 氣體供給路徑，設置在上述底板及上述接著層，並向上述插塞供給氣體。
  2. 如請求項1所記載之半導體製造裝置用部件，其中，在上述氣體供給路徑之中與上述插塞對向的位置，設置允許上述插塞進入的空間。
  3. 如請求項1或2所記載之半導體製造裝置用部件，其中，上述插塞配置孔的內周面的仰角及上述插塞的外周面的仰角為55°以上、85°以下。
  4. 如請求項1或2所記載之半導體製造裝置用部件，其中，上述接著層不具有上下方向的最大長度大於0.2 mm的氣泡。
  5. 如請求項1或2所記載之半導體製造裝置用部件，其中，上述接著層不具有氣泡。
TW112138688A 2022-12-05 2023-10-11 半導體製造裝置用部件 TW202425176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2022/044764 2022-12-05
PCT/JP2022/044764 WO2024121910A1 (ja) 2022-12-05 2022-12-05 半導体製造装置用部材

Publications (1)

Publication Number Publication Date
TW202425176A true TW202425176A (zh) 2024-06-16

Family

ID=91280269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112138688A TW202425176A (zh) 2022-12-05 2023-10-11 半導體製造裝置用部件

Country Status (5)

Country Link
US (1) US20240186170A1 (zh)
JP (1) JP7560675B1 (zh)
KR (1) KR20240086599A (zh)
TW (1) TW202425176A (zh)
WO (1) WO2024121910A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720818A (en) * 1996-04-26 1998-02-24 Applied Materials, Inc. Conduits for flow of heat transfer fluid to the surface of an electrostatic chuck
JP6865145B2 (ja) 2016-12-16 2021-04-28 日本特殊陶業株式会社 保持装置
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置
US20200411355A1 (en) * 2019-06-28 2020-12-31 Applied Materials, Inc. Apparatus for reduction or prevention of arcing in a substrate support
JP7299805B2 (ja) * 2019-09-09 2023-06-28 日本特殊陶業株式会社 保持装置
JP7372271B2 (ja) * 2021-01-06 2023-10-31 日本碍子株式会社 半導体製造装置用部材及びその製法

Also Published As

Publication number Publication date
JPWO2024121910A1 (zh) 2024-06-13
JP7560675B1 (ja) 2024-10-02
KR20240086599A (ko) 2024-06-18
US20240186170A1 (en) 2024-06-06
WO2024121910A1 (ja) 2024-06-13

Similar Documents

Publication Publication Date Title
CN110770877B (zh) 半导体制造装置用部件
TW202425176A (zh) 半導體製造裝置用部件
JP2022106181A (ja) 半導体製造装置用部材及びその製法
TWI822204B (zh) 晶圓放置座
TWI849981B (zh) 半導體製造裝置用構件
TW202435355A (zh) 晶圓載置台
JP7569772B2 (ja) 半導体製造装置用部材
JP7503708B1 (ja) 半導体製造装置用部材
TWI826124B (zh) 半導體製造裝置用構件
TWI836924B (zh) 晶圓載置台
TWI824849B (zh) 半導體製造裝置用構件
KR102665928B1 (ko) 반도체 제조 장치용 부재
KR102721433B1 (ko) 웨이퍼 적재대
WO2024047858A1 (ja) ウエハ載置台
TW202425187A (zh) 晶圓載置台
JP2023092822A (ja) 半導体製造装置用部材
TW202403950A (zh) 晶圓載置台
KR20240032690A (ko) 웨이퍼 배치대
JP2023061196A (ja) ウエハ載置台
TW202403822A (zh) 晶圓載置台
KR20240070453A (ko) 반도체 제조 장치용 부재
JP2018181865A (ja) 保持装置