[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202414587A - 半導體器件的製造方法 - Google Patents

半導體器件的製造方法 Download PDF

Info

Publication number
TW202414587A
TW202414587A TW112136379A TW112136379A TW202414587A TW 202414587 A TW202414587 A TW 202414587A TW 112136379 A TW112136379 A TW 112136379A TW 112136379 A TW112136379 A TW 112136379A TW 202414587 A TW202414587 A TW 202414587A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
trench
manufacturing
forming
Prior art date
Application number
TW112136379A
Other languages
English (en)
Inventor
趙星吉
Original Assignee
南韓商Ｈｐｓｐ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｈｐｓｐ股份有限公司 filed Critical 南韓商Ｈｐｓｐ股份有限公司
Publication of TW202414587A publication Critical patent/TW202414587A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明涉及半導體器件的製造方法。本發明一實施例的半導體器件的製造方法可包括如下步驟：在基板上形成薄膜結構體；形成貫通上述薄膜結構體的貫通孔；形成覆蓋上述貫通孔的至少一部分的溝道層；對上述溝道層執行高壓表面處理工序；以及對上述溝道層執行絕緣層形成工序。在本發明一實施例中，執行上述高壓表面處理工序的步驟可包括執行高壓氮化（HPN，High Pressure Nitridation）工序的步驟。

Description

半導體器件的製造方法
本發明是有關於一種半導體器件的製造方法。
半導體器件主要用於與利用半導體的導電特性的電子電路類似的裝置的部件。半導體可分為記憶半導體和非記憶半導體。記憶半導體可分為動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）等揮發性記憶體和掩膜唯讀記憶體（Mask ROM）、可擦除可程式唯讀記憶體（EP ROM）、帶電可擦可程式唯讀記憶體（EEP ROM）及快閃記憶體等非揮發性記憶體。
圖1及圖2示出了普通半導體器件的製造過程。
首先，參照圖1，可在基板100上反復交替蒸鍍絕緣層110及閘極層112來形成薄膜結構體TS。
接著，可貫通薄膜結構體TS形成暴露基板100的貫通孔H。在平面視角上，貫通孔H可二維形成在薄膜結構體TS的上表面。
隨後，可形成覆蓋貫通孔H的至少一部分且暴露基板100的半導體圖案SP。半導體圖案SP可包括：阻擋層120，覆蓋貫通孔H的至少一部分；電荷儲存層130，形成在阻擋層120上；以及第一絕緣層140，形成在電荷儲存層130上。
如圖1所示，在形成半導體圖案SP後，可形成覆蓋半導體圖案SP及基板100的溝道層150。溝道層150可以為利用原子層沉積（ALD）或化學氣相沉積（CVD）中的一種技術形成的半導體物質。作為一例，溝道層150可以為多晶矽膜。根據本發明一實施例，當蒸鍍時，溝道層150可以為非晶質，但是，可通過退火工序等實現結晶化。根據本發明實施例，溝道層150可使得基板100暴露。
然後，可對溝道層150進行圖案化來在溝道層150內部形成溝槽圖案T。
接著，如圖2所示，可對溝道層150執行絕緣層形成工序來在溝道層150的溝槽圖案T內部形成第二絕緣層160。然而，在第二絕緣層160形成過程中，在未保護溝道層150的情況下，若形成第二絕緣層160，則發生溝道層150的一部分被消耗的現象，即，在形成第二絕緣層160的過程中，將產生消耗區域170。
如上所述，在半導體器件的製造過程中，隨著產生消耗區域170，若溝道層150的厚度無法滿足規定水準，則可導致半導體器件的電特性（例如，V T分佈（V Tdistribution））降低。
並且，在半導體器件的製造過程中，隨著產生消耗區域170，不僅導致溝道層150的共形性（Conformality）降低，而且，可導致半導體器件的電特性（例如，V T分佈（V Tdistribution））降低。
本發明的目的在於，提供半導體器件的製造方法，在形成溝道層之後，形成絕緣層的過程中，可減少溝道層的消耗區域且改善溝道層的共形性，從而提高半導體器件的電特性。
本發明的目的並不限定於以上提及的目的，可通過以下說明的本發明實施例進一步明確理解未提及的其他目的及優點。並且，本發明的目的及優點可基於記載在發明申請專利範圍的多個結構要素及其組合來實現。
本發明一實施例的半導體器件的製造方法可包括如下步驟：在基板上形成薄膜結構體；形成貫通上述薄膜結構體的貫通孔；形成覆蓋上述貫通孔的至少一部分的溝道層；對上述溝道層執行高壓表面處理工序；以及對上述溝道層執行絕緣層形成工序。
在本發明一實施例中，執行上述高壓表面處理工序的步驟可包括執行高壓氮化（HPN，High Pressure Nitridation）工序的步驟或執行高壓氟化（HPF，High Pressure Fluorination）工序的步驟。
在本發明一實施例中，在惰性氣氛下，上述高壓表面處理工序可在注入有含氮反應性氣體或含氟反應性氣體的處理裝置內執行。
在本發明一實施例中，當執行上述高壓表面處理工序時，上述反應性氣體在上述處理裝置內的濃度可以為1%以上。
在本發明一實施例中，當執行上述高壓表面處理工序時，處理裝置的內部氣壓可維持在2個大氣壓至100個大氣壓。
在本發明一實施例中，當執行上述高壓表面處理工序時，處理裝置的內部溫度可維持在200℃至1000℃。
在本發明一實施例中，可在上述溝道層的內部形成溝槽圖案。
在本發明一實施例中，可通過對上述溝道層執行絕緣層形成工序來在上述溝槽圖案的內部形成第二絕緣層。
在本發明一實施例中，半導體器件的製造方法還可包括在上述貫通孔與上述溝道層之間形成半導體圖案的步驟。
在本發明一實施例中，上述半導體圖案可包括：阻擋層，覆蓋上述貫通孔的至少一部分；電荷儲存層，形成在上述阻擋層上；以及第一絕緣層，形成在上述電荷儲存層上。
根據本發明實施例，半導體器件的製造方法具有如下效果，即，在半導體器件的製造過程中，在形成溝道層之後，形成絕緣層的過程中，可減少溝道層的消耗區域且改善溝道層的共形性，從而提高半導體器件的電特性。
參照附圖，將詳細說明上述目的、特徵及優點，由此，本發明所屬技術領域的普通技術人員可以輕鬆實施本發明實施例。在說明本說明書的過程中，在判斷有關公知技術的具體說明有可能混淆本發明的主旨時，將省略其詳細說明。以下，參照附圖，將詳細說明本發明優選實施例。在附圖中，相同的附圖標記表示相同或相似的結構要素。
圖3至圖5示出了本發明一實施例的半導體器件的製造過程。
首先，參照圖3，可在基板200上反復交替蒸鍍絕緣層210及閘極層212來形成薄膜結構體TS。
在本發明一實施例中，基板200可以為矽基板、鍺基板或矽鍺基板。
在本發明一實施例中，絕緣層210可以為通過熱氧化工序形成的矽氧化膜或通過蒸鍍技術形成的矽氧化膜。在本發明一實施例中，多個絕緣層210可具有相同厚度。在本發明再一實施例中，多個絕緣層210中的一部分也可形成不同厚度。
在本發明一實施例中，閘極層212可以為由導電物質製成的多晶矽膜，根據本發明實施例，可包括矽化物（silicide）或多晶矽化物（polycide）等物質。在本發明再一實施例中，閘極層212也可包括鋁（Al）、銅（Cu）、鎢（W）等金屬物質。
在本發明一實施例中，絕緣層210及閘極層212可通過熱化學氣相沉積（Thermal CVD）、等離子體化學氣相沉積（Plasma enhanced CVD）、物理化學氣相沉積（physical CVD）或原子層沉積（ALD，Atomic Layer Deposition）工序來形成。
接著，可貫通薄膜結構體TS形成暴露基板200的貫通孔H。在平面視角上，貫通孔H可二維形成在薄膜結構體TS的上表面。貫通孔H形成步驟可包括如下步驟：在薄膜結構體TS上形成第一光罩圖案（未圖示），上述第一光罩圖案具有用於定義貫通孔H形成區域的多個開口部；以及將第一光罩圖案用作蝕刻光罩對薄膜結構體TS進行各向異性蝕刻。第一光罩圖案可由對絕緣層210及閘極層212具備選擇性的物質形成。可通過蝕刻工序在基板200的上表面進行過蝕刻來使得基板200的上部凹陷。
隨後，可形成覆蓋貫通孔H的至少一部分且暴露基板100的半導體圖案SP。半導體圖案SP可包括：阻擋層220，覆蓋貫通孔H的至少一部分；電荷儲存層230，形成在阻擋層220上；以及第一絕緣層240，形成在電荷儲存層230上。作為一例，半導體圖案SP可通過等離子體化學氣相沉積（Plasma enhanced CVD）、物理化學氣相沉積（physical CVD）或原子層沉積（ALD，Atomic Layer Deposition）技術蒸鍍而成。
如圖3所示，可在形成半導體圖案SP之後，形成覆蓋半導體圖案SP及基板200的溝道層250。溝道層250可以為通過原子層沉積（ALD）或化學氣相沉積（CVD）中的一種技術形成的半導體物質。作為一例，溝道層250可以為多晶矽膜。根據本發明一實施例，當蒸鍍時，溝道層250可以為非晶質，但是，可通過退火工序等實現結晶化。根據本發明實施例，溝道層250可使得基板200暴露。
在上述實施例中，在貫通孔H內部形成半導體圖案SP後，溝道層250形成在半導體圖案SP上。然而，在本發明再一實施例中，半導體圖案SP也可不形成在貫通孔H內部，僅形成在溝道層250。
可在形成溝道層250之後，通過執行圖案化在溝道層250內部形成溝槽圖案T。
接著，如圖4所示，隨著對溝道層250執行高壓表面處理工序，可在溝道層250的溝槽圖案T內部形成保護層255。
在本發明一實施例中，對溝道層250執行的高壓表面處理工序可包括高壓氮化（HPN，High Pressure Nitridation）工序或高壓氟化（HPF，High Pressure Fluorination）工序。
在本發明一實施例中，高壓氮化工序可在惰性氣氛下在注入有含氮反應性氣體的處理裝置（例如，腔室或熔爐（Furnace））內執行。
例如，惰性氣體可以為N 2、Ar、He，但是，惰性氣體的種類並不限定於此。
例如，含氮反應性氣體可以為NH 2、NH 3，但是，含氮反應性氣體的種類並不限定於此。
在本發明一實施例中，當執行高壓氮化工序時，含氮反應性氣體在處理裝置內的濃度可以為1%以上。例如，當執行高壓氮化工序時，含氮反應性氣體在處理裝置內的濃度可以為1%至100%。
在本發明一實施例中，當執行高壓氮化工序時，處理裝置的內部氣壓可維持在2個大氣壓至100個大氣壓。
在本發明一實施例中，當執行高壓氮化工序時，處理裝置的內部溫度可維持在200℃至1000℃。
在本發明一實施例中，高壓氟化工序可在惰性氣氛下在注入有含氟反應性氣體的處理裝置內執行。
例如，惰性氣體可以為N 2、Ar、He，但是，惰性氣體的種類並不限定於此。
例如，含氟反應性氣體可以為CF 4、C 2F 6、C 3F 8、NF 3、SF 6、WF 6H、HF，但是，含氟反應性氣體的種類並不限定於此。
在本發明一實施例中，當執行高壓氟化工序時，含氟反應性氣體在處理裝置內的濃度可以為1%以上。例如，當執行高壓氟化工序時，含氟反應性氣體在處理裝置內的濃度可以為1%至100%。
在本發明一實施例中，當執行高壓氟化工序時，處理裝置的內部氣壓可維持在2個大氣壓至100個大氣壓。
在本發明一實施例中，當執行高壓氟化工序時，處理裝置的內部溫度可維持在200℃至1000℃。
隨後，如圖5所示，在通過對溝道層250執行高壓表面處理工序來在溝道層250的溝道圖案T內部形成保護層255後，可對溝道層250執行絕緣層形成工序來在溝道層250的溝槽圖案T內部形成第二絕緣層260。作為示例，絕緣層形成工序可以為絕緣物質（例如，SiOx、SiNy等）蒸鍍工序或溝道層250氧化工序，但是，絕緣層形成工序的種類並不限定於此。
在形成第二絕緣層260的過程中，將發生部分溝道層250被消耗的現象，即，在形成第二絕緣層260的過程中，將產生消耗區域270。根據本發明一實施例，在形成第二絕緣層260的過程中，代替在溝道層250上部直接形成第二絕緣層260的方式而在保護層255上部形成第二絕緣層260。因此，在厚度或體積層面上，本發明一實施例在第二絕緣層260形成過程中產生的消耗區域270可小於基於圖2所示的普通半導體製造工序產生的消耗區域170。
並且，在形成第二絕緣層260的過程中，隨著代替在溝道層250上部直接形成第二絕緣層260的方式而在保護層255上部形成第二絕緣層260，相比於圖2所示的普通半導體製造工序，可改善溝道層250的共形性。
如上所述，可在溝道層250上形成保護層255後，形成第二絕緣層260，從而使得溝道層250的厚度維持在規定水準以上，相比於現有技術，可改善溝道層250的共形性。由此，可提高半導體器件的電特性。
圖6為分別示出基於普通半導體器件製造方法製備的半導體器件的溝道層的厚度及基於本發明一實施例的半導體器件製造方法製備的半導體器件的溝道層的厚度的曲線圖。
在圖6中，M1表示基於普通半導體器件製造方法或本發明一實施例的半導體器件製造方法對溝道層執行絕緣層形成工序之前測定的溝道層的厚度150。並且，M2表示基於普通半導體器件製造方法對溝道層直接執行絕緣層形成工序之後的溝道層的厚度112及消耗區域的厚度38，M3表示基於本發明一實施例的半導體器件製造方法對溝道層依次執行高壓表面處理工序及絕緣層形成工序之後的溝道層的厚度135及消耗區域的厚度15。
如圖6所示，若基於普通半導體器件製造方法對溝道層執行絕緣層形成工序，則因過於消耗溝道層而導致消耗區域的厚度38變厚且溝道層的厚度112變薄。
然而，在本發明一實施例的半導體器件製造方法中，在溝道層上形成保護層之後，對溝道層執行絕緣層形成工序。由於不會直接消耗溝道層，因此，相比於基於普通半導體器件製造方法製備的半導體器件，消耗區域的厚度15變薄，而且溝道層的厚度135變得更厚。由此，可維持規定水準的溝道層厚度，從而提高半導體器件的電特性。
圖7為分別示出基於普通半導體器件製造方法製備的半導體器件的溝道層的共形性及基於本發明一實施例的半導體器件製造方法製備的半導體器件的溝道層的共形性（Conformality）的曲線圖。
在圖7中，N1表示基於普通半導體器件製造方法或本發明一實施例的半導體器件製造方法對溝道層執行絕緣層形成工序之前測定的溝道層的共形性95。
並且，N2表示基於普通半導體器件製造方法對溝道層直接執行絕緣層形成工序之後測定的溝道層的共形性87。
並且，N3表示當基於本發明一實施例的半導體器件製造方法將處理裝置內部氣壓維持在5個大氣壓的狀態下對溝道層執行高壓表面處理工序之後執行絕緣層形成工序時測定的溝道層的共形性90。
並且，N4表示當基於本發明一實施例的半導體器件製造方法將處理裝置內部氣壓維持在10個大氣壓的狀態下對溝道層執行高壓表面處理工序之後執行絕緣層形成工序時測定的溝道層的共形性93。
並且，N5表示當基於本發明一實施例的半導體器件製造方法將處理裝置內部氣壓維持在20個大氣壓的狀態下對溝道層執行高壓表面處理工序之後執行絕緣層形成工序時測定的溝道層的共形性95。
如圖7所示，相比於基於普通半導體器件製造方法對溝道層直接執行絕緣層形成工序之後測定的溝道層的共形性87，當基於本發明一實施例的半導體器件製造方法對溝道層執行高壓表面處理工序之後執行絕緣層形成工序時所測定的溝道層的共形性90、93、95相對較高。即，若在對溝道層執行高壓表面處理工序之後執行絕緣層形成工序，則使得溝道層的共形性相比於對溝道層直接執行絕緣層形成工序的情況有所提高。由此，可提高半導體器件的電特性。
並且，如圖7所示，當基於本發明一實施例的半導體器件製造方法對溝道層執行高壓表面處理工序時，可通過增加處理裝置的內部氣壓來提高溝道層的共形性。
如上所述，雖然參照例示性附圖說明了本說明書，但是，本發明並不限定於本說明書公開的實施例及附圖，本發明所屬技術領域的普通技術人員可以進行多種變形。而且，在說明本發明實施例的過程中，雖然沒有明確說明本發明的結構效果，但是，也應認可能夠通過相應結構預測的效果。
100、200:基板 110、210:絕緣層 112、212:閘極層 120、220:阻擋層 130、230:電荷儲存層 140、240:第一絕緣層 150、250:溝道層 160、260:第二絕緣層 170、270:消耗區域 255:保護層 H:貫通孔 SP:半導體圖案 T:溝槽圖案 TS:薄膜結構體
圖1及圖2為示出普通半導體器件的製造過程的圖。 圖3至圖5為示出本發明一實施例的半導體器件的製造過程的圖。 圖6為分別示出基於普通半導體器件製造方法製備的半導體器件的溝道層的厚度及基於本發明一實施例的半導體器件製造方法製備的半導體器件的溝道層的厚度的曲線圖。 圖7為分別示出基於普通半導體器件製造方法製備的半導體器件的溝道層的共形性及基於本發明一實施例的半導體器件製造方法製備的半導體器件的溝道層的共形性的曲線圖。
200:基板
210:絕緣層
212:閘極層
220:阻擋層
230:電荷儲存層
240:第一絕緣層
250:溝道層
260:第二絕緣層
270:消耗區域
TS:薄膜結構體

Claims (9)

  1. 一種半導體器件的製造方法，包括如下步驟： 在基板上形成薄膜結構體； 形成貫通上述薄膜結構體的貫通孔； 形成覆蓋上述貫通孔的至少一部分的溝道層； 對上述溝道層執行高壓表面處理工序；以及 對上述溝道層執行絕緣層形成工序。
  2. 如請求項1所述的半導體器件的製造方法，其中，執行上述高壓表面處理工序的步驟包括執行高壓氮化（HPN，High Pressure Nitridation）工序的步驟或執行高壓氟化（HPF，High Pressure Fluorination）工序的步驟。
  3. 如請求項1所述的半導體器件的製造方法，其中，在惰性氣氛下，上述高壓表面處理工序在注入有含氮反應性氣體或含氟反應性氣體的處理裝置內執行。
  4. 如請求項3所述的半導體器件的製造方法，其中，當執行上述高壓表面處理工序時，上述反應性氣體在上述處理裝置內的濃度為1%以上。
  5. 如請求項1所述的半導體器件的製造方法，其中，當執行上述高壓表面處理工序時，處理裝置的內部氣壓維持在2個大氣壓至100個大氣壓。
  6. 如請求項1所述的半導體器件的製造方法，其中，當執行上述高壓表面處理工序時，處理裝置的內部溫度維持在200℃至1000℃。
  7. 如請求項1所述的半導體器件的製造方法，其中， 在上述溝道層的內部形成溝槽圖案， 通過對上述溝道層執行上述絕緣層形成工序來在上述溝槽圖案的內部形成第二絕緣層。
  8. 如請求項1所述的半導體器件的製造方法，其中，還包括在上述貫通孔與上述溝道層之間形成半導體圖案的步驟。
  9. 如請求項8所述的半導體器件的製造方法，其中，上述半導體圖案包括： 阻擋層，覆蓋上述貫通孔的至少一部分； 電荷儲存層，形成在上述阻擋層上；以及 第一絕緣層，形成在上述電荷儲存層上。
TW112136379A 2022-09-23 2023-09-22 半導體器件的製造方法 TW202414587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220120941 2022-09-23
KR10-2022-0120941 2022-09-23

Publications (1)

Publication Number Publication Date
TW202414587A true TW202414587A (zh) 2024-04-01

Family

ID=90454998

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112136379A TW202414587A (zh) 2022-09-23 2023-09-22 半導體器件的製造方法

Country Status (3)

Country Link
KR (1) KR20240041839A (zh)
TW (1) TW202414587A (zh)
WO (1) WO2024063588A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204430A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101845508B1 (ko) * 2011-04-27 2018-04-05 삼성전자주식회사 반도체 소자의 제조 방법
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
KR102228219B1 (ko) * 2016-06-01 2021-03-17 어플라이드 머티어리얼스, 인코포레이티드 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen

Also Published As

Publication number Publication date
WO2024063588A1 (ko) 2024-03-28
KR20240041839A (ko) 2024-04-01

Similar Documents

Publication Publication Date Title
KR101275025B1 (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
KR100644397B1 (ko) 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
JP2008112826A (ja) 半導体装置の製造方法
US7320919B2 (en) Method for fabricating semiconductor device with metal-polycide gate and recessed channel
JP2007306001A (ja) 半導体素子の形成方法
TWI233650B (en) Method of manufacturing semiconductor device
KR100762260B1 (ko) 비휘발성 메모리 장치 및 그 형성 방법
TW202414587A (zh) 半導體器件的製造方法
US20090200672A1 (en) Method for manufacturing semiconductor device
US7179707B2 (en) Method of forming gate electrode in semiconductor device
JP2008166683A (ja) 半導体素子の製造方法
US6297137B1 (en) Method for forming gate electrode in semiconductor device capable of preventing distortion of oxidation profile thereof
JP2014032986A (ja) 半導体装置の製造方法
TWI851102B (zh) 半導體器件及半導體器件的製造方法
KR100630532B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20100106113A (ko) 반도체 장치의 제조 방법
JP2008091616A (ja) 半導体装置の製造方法
TW202414600A (zh) 半導體器件的製造方法
KR100332122B1 (ko) 반도체 소자의 금속 배선 형성 방법
WO2024098567A1 (zh) 存储器、半导体结构及其制备方法
US20090170311A1 (en) Method for fabricating contact in semiconductor device
JP2008041977A (ja) 半導体回路装置の製造方法
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법
KR20060073132A (ko) 반도체 소자의 게이트 전극 및 그 형성 방법