[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202341523A - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TW202341523A
TW202341523A TW111112519A TW111112519A TW202341523A TW 202341523 A TW202341523 A TW 202341523A TW 111112519 A TW111112519 A TW 111112519A TW 111112519 A TW111112519 A TW 111112519A TW 202341523 A TW202341523 A TW 202341523A
Authority
TW
Taiwan
Prior art keywords
light
layer
emitting
electrode pad
emitting units
Prior art date
Application number
TW111112519A
Other languages
English (en)
Inventor
陳詠揚
陳昭興
許啟祥
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW111112519A priority Critical patent/TW202341523A/zh
Priority to US18/128,327 priority patent/US20230317765A1/en
Publication of TW202341523A publication Critical patent/TW202341523A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

一發光元件，包含複數個發光單元，包含第一複數個發光單元及第二複數個發光單元；一溝渠位於複數個發光單元之間；一第一電極墊覆蓋第一複數個發光單元上並位於溝渠上；一第二電極墊覆蓋第二複數個發光單元上並位於溝渠上；以及一空腔位於第一電極墊及/或第二電極墊下方。

Description

發光元件
本發明係關於一種發光元件，且特別係關於一種包含多個發光單元的發光元件。
發光二極體(Light-Emitting Diode, LED)為固態半導體發光元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。
根據本發明之一實施例揭露一發光元件，包含複數個發光單元，包含第一複數個發光單元及第二複數個發光單元；一溝渠位於複數個發光單元之間；一第一電極墊覆蓋第一複數個發光單元上並位於溝渠上；一第二電極墊覆蓋第二複數個發光單元上並位於溝渠上；以及一空腔位於第一電極墊及/或第二電極墊下方。
為了使本發明之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本發明之發光元件，並非將本發明限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本發明之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。更且，於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。
第1圖係本發明一實施例所揭示之一發光元件1的上視圖。第2圖係沿著第1圖之切線A-A’的發光元件1的剖面圖。第3圖係沿著第1圖之切線B-B’的發光元件1的剖面圖。第4圖係沿著第1圖之切線C-C’的發光元件1的剖面圖。第5圖係沿著第4圖之切線D-D’的發光元件1的剖面圖。
發光元件1為具有較大的水平面積的發光二極體晶片，至少任一邊具有一長度大於或等於800μm，但小於2000μm。例如具有1200μm×1200μm或900μm×900μm的尺寸。然而，實施例的發光元件1的橫長及縱長並不限定於上述內容。發光元件1可具有約150μm以下的厚度，較佳具有約80μm以上且120μm以下的厚度。於另一實施例中，發光元件1可具有約150μm以上的厚度，較佳具有約500μm以上且800μm以下的厚度。
如第1圖~第5圖所示，發光元件1包含一基板10。複數個發光單元1a~1f、下部絕緣層30、導電接觸層40、反射結構50、上部絕緣層60、第一延伸電極71、第二延伸電極72、連接部701~705、保護層80、第一電極墊91、及第二電極墊92。
基板10具有一第一表面101及一與第一表面101相對之第二表面102。複數個發光單元1a~1f藉由一溝渠1000t相互隔開的形成在基板10之第一表面101上。本發明之實施例雖以六個發光單元1a~1f進行例示性的說明，但本發明之發光元件1所包含的發光單元的數量並不限定於六個。
如第1圖所示，在發光單元1a~1f的周邊露出基板10的第一表面101。發光單元1a~1f的周邊所露出的區域稱為分離區域ISO。溝渠1000t使發光單元1a~1f彼此分離。據此，基板10的第一表面101暴露於溝渠1000t。分離區域ISO包含一第一寬度W1大於溝渠1000t之一第二寬度W2。寬度W1介於5μm~50μm之間，較佳小於30μm，更佳小於15μm。分離區域ISO及溝渠1000t可通過微影及蝕刻製程而形成。發光單元1a~1f隔著溝渠1000t而彼此分離。如第2圖~第5圖所示，複數個發光單元1a~1f，包含第一複數個發光單元1a~1c及第二複數個發光單元1d~1f。發光單元1a~1f分別包含一半導體疊層20。半導體疊層20包含一第一半導體層21，一第二半導體層22，及一活性層23，其中活性層23係位於第一半導體層21及第二半導體層22之間。第一半導體層21是在基板10上生長的層，可以是摻雜有雜質(例如Si)的氮化鎵系半導體層。活性層23及第二半導體層22的面積小於第一半導體層21的面積。活性層23及第二半導體層22可以通過乾蝕刻或濕蝕刻而以台面M位於第一半導體層21上。
在發光單元1a~1f的邊緣處，第一半導體層21的邊緣與台面M(例如，活性層23及第二半導體層22)的邊緣可以相互隔開。即，第一半導體層21的上表面連續或不連續地暴露於台面M的外部並環繞台面M。於另一實施例中(圖未示)，第一半導體層21的邊緣與活性層23及第二半導體層22的邊緣可位於同一傾斜面上。因此，在發光單元1a~1f彼此相向或非彼此相向的面，第一半導體層21的上表面可以不被暴露以減少活性層23及第二半導體層22被移除，進而增加發光單元1a~1f的發光面積。
基板10可以為一成長基板以磊晶成長半導體疊層20。基板10包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN)、或氮化鋁鎵(AlGaN)之藍寶石(Al 2O 3)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。
基板10與半導體疊層20相接的第一表面101可以為粗糙化的表面。粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面。相對於基板10的第一表面101，基板10包含複數個凸部(圖未示)突出於第一表面101或是複數個凹部(圖未示)凹陷於第一表面101(圖未示)。於一剖面圖下，凸部或凹部可以為半球形狀或者多邊錐形狀。
於本發明之一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層20，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。
藉由改變半導體疊層20中一層或多層的物理及化學組成以調整發光元件1發出光線的波長。半導體疊層20之材料包含Ⅲ-Ⅴ族半導體材料，例如Al xIn yGa (1-x-y)N或Al xIn yGa (1-x-y)P，其中0≦x，y≦1；(x+y)≦1。活性層23內的井層組成及厚度決定生成的光的波長。通過調節井層的組成，提供可以生成紫外線、藍色光或綠色光的活性層。當半導體疊層20之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光。當半導體疊層20之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光，波長介於490 nm及500 nm之間的青色光，或波長介於500 nm及570 nm之間的綠光。當半導體疊層20之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250 nm及400 nm之間的紫外光。
第一半導體層21和第二半導體層22可為包覆層(cladding layer)或侷限層(confinement layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層21為n型電性的半導體，第二半導體層22為p型電性的半導體。活性層23形成在第一半導體層21和第二半導體層22之間，電子與電洞於一電流驅動下在活性層23複合，將電能轉換成光能，以發出一光線。活性層23可為單異質結構(single heterostructure, SH)，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，或是多層量子井結構(multi-quantum well, MQW)。活性層23之材料可為中性、p型或n型電性的半導體。第一半導體層21、第二半導體層22、或活性層23可為一單層或包含複數子層的結構。
於本發明之一實施例中，半導體疊層20還可包含一緩衝層(圖未示)位於第一半導體層21和基板10之間，用以釋放基板10和半導體疊層20之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數子層的結構。於一實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層20及基板10之間，用以改善半導體疊層20的磊晶品質。在一實施例中，用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，可使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。
發光單元1a~1f分別具有貫通第二半導體層22及活性層23而使第一半導體層21暴露的通孔(圖未示)及/或環繞部210。通孔(圖未示)被第二半導體層22及活性層23包圍，例如可以在各個發光單元1a~1f之台面M的內部形成一或多個通孔，並且通孔可以具有圓形、橢圓形、長條形、或其他任意形狀。環繞部210可以連續或不連續的包圍第二半導體層22及活性層23，例如可以在各個發光單元1a~1f的周圍區域連續或不連續的露出第一半導體層21。
下部絕緣層30覆蓋發光單元1a~1f的上表面，沿發光單元1a~1f的周圍而覆蓋發光單元1a~1f的側面，進而局部地覆蓋暴露於通孔(圖未示)及/或環繞部210的第一半導體層21，並且可以全部或局部地覆蓋溝渠1000t及發光單元1a~1f周圍的基板10，例如分離區域ISO。
下部絕緣層30具有使第一半導體層21暴露的第一下部絕緣層開口301以及使第二半導體層暴露的第二下部絕緣層開口302。第一下部絕緣層開口301可以在通孔(圖未示)及/或環繞部210暴露第一半導體層21。於一實施例中，第一下部絕緣層開口301可以沿基板10的周圍而暴露基板10的第一表面101，例如分離區域ISO的第一表面101。
第二下部絕緣層開口302位於第二半導體層22上而並暴露第二半導體層22。第二下部絕緣層開口302的位置及形狀可以為了發光單元1a~1f的佈置及電連接而實現多種變形。並且，雖然在第2圖~第3圖中例示了在各個發光單元1a~1f上佈置有一個第二下部絕緣層開口302的情形，但是也可以在各個發光單元1a~1f上佈置有多個第二下部絕緣層開口302。
導電接觸層40填入及/或覆蓋第二下部絕緣層開口302並接觸第二半導體層22。導電接觸層40可作為歐姆接觸層，減少反射結構50與第二半導體層22之間的接觸電阻並提高電流擴散的效率。於一實施例中，導電接觸層40形成於第二下部絕緣層開口302中並延伸至下部絕緣層30和第二半導體層22之間。於一實施例中，導電接觸層40形成於第二下部絕緣層開口302中，並包含一下部延伸至下部絕緣層30和第二半導體層22之間(圖未示)，以及一上部延伸至下部絕緣層30上。於發光元件1的剖視圖觀之，導電接觸層40之上部、下部(圖未示)、及下部絕緣層30有一重疊區域。導電接觸層40之材料包含對於活性層23所發出的光線為透明的材料。導電接觸層40包含氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅(Zinc Oxide，ZnO)、氧化鋅銦錫(Zinc Indium TinOxide，ZITO)、氧化銦鋅(Zinc Indium Oxide，ZIO)、氧化鋅錫(Zinc Tin Oxide，ZTO)、氧化鎵銦錫(Gallium Indium Tin Oxide，GITO)、氧化銦鎵(Gallium Indium Oxide，GIO)、氧化鋅鎵(Gallium Zinc Oxide，GZO)、鋁摻雜氧化鋅(Aluminum doped Zinc Oxide，AZO)、氟摻雜氧化錫(Fluorine Tin Oxide，FTO)等的透光性導電氧化物、及如鋁(Al)、鎳(Ni)、金(Au)等具有厚度小於500埃之的透光性金屬中的至少一種。所述透光性導電性氧化物還可包括各種摻雜劑。導電接觸層40可以幾乎覆蓋第二半導體層22的全部區域，也可以與台面M的邊緣相隔一第一距離D1，如第5圖所示。於一實施例中，第一距離D1大於1μm，較佳大於2μm，更佳大於3μm。但，第一距離D1小於6μm，較佳小於5μm，更佳小於4μm。
反射結構50設置於發光單元1a~1f的導電接觸層40及/或第二半導體層22上。反射結構50可以電連接於各發光單元1a~1f的第二半導體層22。反射結構50可以幾乎覆蓋導電接觸層40及/或第二半導體層22的全部區域，也可以與台面M的邊緣相隔一距離，或與導電接觸層40的邊緣相隔一第二距離D2，如第5圖所示。於一實施例中，第二距離D2係介於2.5~3μm之間，介於1.5~2μm之間，或介於0.5~1μm之間。例如，反射結構50可以覆蓋第二半導體層22的80％以上，更佳可以覆蓋90％以上。反射結構50和導電接觸層40可以彼此完全重疊，或是部分重疊。於另一實施例中，反射結構50、導電接觸層40、以及下部絕緣層30於鄰近台面M的邊緣包含一重疊區域具有一第三距離D3。於一實施例中，第三距離D3係介於6~14μm之間，較佳介於8~12μm之間，更佳介於9~11μm之間。於另一實施例中，反射結構50也可以延伸覆蓋到台面M以外的區域(圖未示)，並藉由下部絕緣層30隔絕而披覆於第二半導體層22的側面上。為了防止水氣從發光單元1a~1f的側壁或基板10的邊緣流入而造成損傷，相對於台面M的邊緣，反射結構50的邊緣部位可設置於發光單元1a~1f的內側。於一實施例中，反射結構50可以包含具有反射性的金屬層，例如鋁(Al)、銀(Ag)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金，以將在活性層22生成而向反射結構50行進的光向基板10之第二表面102反射。於另一實施例中，反射結構50可以包含分布式布拉格反射鏡(DBR)。所述分布式布拉格反射鏡係包含複數個折射率不同的介電層以反覆堆疊的方式形成，所述介電層可包括TiO 2、SiO 2、HfO 2、ZrO 2、Nb 2O 5、或MgF 2等。例如，藉由交替地堆疊4對至20對的TiO 2層/SiO 2層以形成分布式布拉格反射鏡的構造。分布式布拉格反射鏡的各層可具有特定波長的1/4的光學厚度。
如第5圖所示，下部絕緣層30、導電接觸層40和反射結構50可以配置成全向反射鏡(omnidirectional reflector)。全向反射鏡可以增加從活性層23發射的光的反射率，從而提高光提取效率。反射結構50可以例如直接設置在導電接觸層40上以和導電接觸層40共形。導電接觸層40可用於改善並提升反射結構50與下部絕緣層30之間的黏著性。上部絕緣層60可以覆蓋反射結構50的上表面和側表面以保護反射結構50。上部絕緣層60也可以覆蓋導電接觸層40的上表面和側表面。導電接觸層40和反射結構50被包覆在上部絕緣層60與下部絕緣層30之間。透過上部絕緣層60亦可以抑制反射結構50的金屬遷移。
上部絕緣層60覆蓋發光單元1a~1f，導電接觸層40，以及反射結構50。上部絕緣層60不僅覆蓋發光單元1a~1f的上表面，更沿其周圍而覆蓋發光單元1a~1f的側面，全部或局部地覆蓋發光單元1a~1f之間的溝渠1000t，並且全部或局部地覆蓋分離區域ISO。上部絕緣層60局部地覆蓋暴露于通孔(圖未示)及/或環繞部210的第一半導體層21。
如第2圖及第3圖所示，上部絕緣層60具有使第一半導體層21暴露的第一上部絕緣層開口601以及使反射結構50或導電接觸層40暴露的第二上部絕緣層開口602。第一上部絕緣層開口601可以在通孔(圖未示)及/或環繞部210暴露第一半導體層21，及/或沿基板10的周圍而暴露基板10的第一表面101。
於本實施例中，第二上部絕緣層開口602位於反射結構50上而暴露反射結構50。第二上部絕緣層開口602的位置及形狀可以為了發光單元1a~1f的佈置及電連接而實現多種變形。第1圖中例示了在發光單元1a~1b，1d~1e上各佈置有多個第二上部絕緣層開口602的情形，在發光單元1c，1f上各佈置有一個第二上部絕緣層開口602的情形。在此，發光單元1a~1f以陣列形式排列成兩列，優選的，作為最後一個發光單元的第六發光單元1f佈置有一個第二上部絕緣層開口602。作為連接不同列之發光單元的第三發光單元1c佈置有一個第二上部絕緣層開口602。
於本發明之實施例中，如第1圖所示，發光元件1之第一延伸電極71、第二延伸電極72形成於基板10之同一側。發光元件1可以為倒裝晶片(flip chip)結構或是正裝的水平晶片(lateral chip)結構。
再次參照第1圖，第一延伸電極71、第二延伸電極72、及連接部701~705設置於上部絕緣層60 上，形成在表面形態發生顯著變化的區域上。第二延伸電極72覆蓋第二複數個發光單元1d~1f，並通過第二上部絕緣層開口602直接接觸及/或電連接至發光單元1f之第二半導體層22。第二延伸電極72通過上部絕緣層60和發光單元1d，1e電絕緣。第二複數個發光單元1d~1f通過第二延伸電極72反射從活性層23產生的光，提高發光元件1的發光效率。第一延伸電極71覆蓋第一複數個發光單元1a~1c，並通過第一上部絕緣層開口601直接接觸及/或電連接至發光單元1a之第一半導體層21。第一延伸電極71通過上部絕緣層60和發光單元1b，1c電絕緣。第一複數個發光單元1a~1c通過第一延伸電極71反射從活性層23產生的光，提高發光元件1的發光效率。另外，連接部701~705依序跨過相鄰的兩個發光單元1a~1f上部而佈置，並且串聯電連接發光單元1a~1f。從而，如第1圖所示，六個發光單元1a~1f通過連接部701~705串聯連接而形成串聯陣列。在此，第一發光單元1a位於串聯陣列的首端，作為最後一個發光單元的第六發光單元1f位於串聯陣列的末端。
第一延伸電極71至少與後續製程中形成的第一電極墊91部分地重疊，第二延伸電極72至少與後續製程中形成的第二電極墊92部分地重疊。第一延伸電極71及第二延伸電極72可以緩和第一電極墊91和第二電極墊92表面的高低差，從而改善第一電極墊91和第二電極墊92表面的平坦度。
如第1圖所示，發光單元1a~1f的台面M具有一或多個凹部200向各個發光單元1a~1f的內部延伸，第一半導體層21通過凹部200而暴露出來。凹部200的位置及形狀可以為了發光單元1a~1f的佈置及電連接而實現多種變形。多個凹部200可以設置於各個發光單元1a~1f的同一邊或不同邊，及/或各個發光單元1a~1f的角落。各個發光單元1a~1f之不同邊上的凹部200數量可以相同或不同，優選的，設置於較長邊上的凹部200數量比設置於較短邊上的凹部200數量多。各個發光單元1a~1f的凹部200數量可以相同或不相同。下部絕緣層30及/或上部絕緣層60覆蓋發光單元1a~1f的凹部200，且於發光單元1a~1f的凹部200分別形成第一下部絕緣層開口301及/或第一上部絕緣層開口601。後續製程中形成的第一延伸電極71可通過上部絕緣層60的第一上部絕緣層開口601及/或下部絕緣層30的第一下部絕緣層開口301直接接觸及/或電連接於發光單元1a~1f的第一半導體層21。設置於凹部200的第一上部絕緣層開口601的數量與凹部200的數量相同。隨著凹部200的數量增加，於後續製程中形成於凹部200之第一延伸電極71的面積也增加，從而改善各個發光單元1a~1f的電流分散性能。
於發明之一實施例中，如第1圖所示，發光單元1a的台面M具有多個凹部200，位於發光單元1a之長邊上的凹部200數量比位於短邊上的凹部200數量多。第一延伸電極71包含多個第一延伸電極凸部710分別對應多個凹部200，且第一延伸電極凸部710全部或部分的覆蓋設置於凹部200的第一上部絕緣層開口601及/或第一下部絕緣層開口301。優選的，第一延伸電極凸部710的邊緣與第一上部絕緣層60的邊緣具有一間距d，如第5圖所示。於一實施例中，間距d係介於0.5~6μm之間，較佳介於1~5μm之間，更佳介於2~4μm之間。
於發明之另一實施例中，如第1圖所示，相鄰的兩個發光單元1a，1b各包含兩個長邊與兩個短邊，且發光單元1a，1b分別以長邊相對。多個連接部701覆蓋發光單元1a，1b之長邊，通過第二上部絕緣層開口602電連接於發光單元1a的第二半導體層22，通過第一上部絕緣層開口601電連接於發光單元1b的第一半導體層21，進而串聯連接發光單元1a，1b。連接部701全部及/或部分的覆蓋設置於發光單元1b之凹部200上的第一上部絕緣層開口601及/或第一下部絕緣層開口301，但連接部701全部的覆蓋發光單元1a上的第二上部絕緣層開口602。同一連接部701可以覆蓋發光單元1b之長邊上的第一上部絕緣層開口601及短邊上的第一上部絕緣層開口601，以至於連接部701投影於發光單元1b之面積大於投影於發光單元1a之面積。如第1圖所示，於發光元件1之俯視圖中，第一延伸電極71包含一部分位於多個連接部701之間。於發光元件1之側視圖中，連接部701及第一延伸電極71係共形的批覆於發光單元1a，1b的側面及基板10的第一表面101上。
於發明之另一實施例中，如第1圖所示，相鄰的兩個發光單元1b，1c各包含兩個長邊與兩個短邊，且發光單元1b，1c分別以長邊相對。多個連接部702覆蓋發光單元1b，1c之長邊，通過第二上部絕緣層開口602電連接於發光單元1b的第二半導體層22，通過第一上部絕緣層開口601電連接於發光單元1c的第一半導體層21，進而串聯連接發光單元1b，1c。連接部702全部或部分的覆蓋設置於發光單元1c之各凹部200上的第一上部絕緣層開口601及/或第一下部絕緣層開口301，但連接部702全部的覆蓋發光單元1b上的第二上部絕緣層開口602及/或第二下部絕緣層開口302。同一連接部702可以覆蓋發光單元1c之一個長邊上的第一上部絕緣層開口601及/或第一下部絕緣層開口301，以及另一個長邊上的一或多個第一上部絕緣層開口601及/或第一下部絕緣層開口301，以至於連接部702投影於發光單元1c之面積大於投影於發光單元1b之面積。如第1圖所示，於發光元件1之俯視圖中，第一延伸電極71包含一部分位於兩個連接部702之間。如第3圖所示，於發光元件之側視圖中，連接部702及第一延伸電極71(圖未示)係共形的批覆於發光單元1b，1c的側面及基板10的第一表面101上。
於發明之另一實施例中，如第1圖所示，相鄰的兩個發光單元1c，1d各包含兩個長邊與兩個短邊，且發光單元1c，1d分別以短邊相對。一個連接部703覆蓋發光單元1c，1d之短邊，通過第二上部絕緣層開口602電連接於發光單元1c的第二半導體層22，通過第一上部絕緣層開口601電連接於發光單元1d的第一半導體層21，進而串聯連接這些發光單元1c，1d。連接部703可全部或部分的覆蓋設置於發光單元1d之凹部200上的第一上部絕緣層開口601及/或第一下部絕緣層開口301，但連接部703全部的覆蓋發光單元1c上的第二上部絕緣層開口602。同一連接部703覆蓋發光單元1d之長邊及短邊上的多個第一上部絕緣層開口601，以至於連接部703投影於發光單元1d之面積大於投影於發光單元1c之面積。如第1圖所示，於發光元件1之俯視圖中，連接部703包圍第二延伸電極72的一部分。於發光元件之側視圖中，連接部703係共形的批覆於發光單元1c，1d的側面及基板10的第一表面101上。
如第1圖及第2圖所示，第二延伸電極72可全部或部分覆蓋發光單元1f上的第二上部絕緣層開口602，且延伸覆蓋於發光單元1d~1e之上。如第3圖所示，第一延伸電極71全部或部分覆蓋第一上部絕緣層開口601，且延伸覆蓋於發光單元1b~1c之上。
在設計第一延伸電極71及連接部701~705覆蓋暴露出於發光單元1a~1f之凹部200上的第一半導體層21的面積時，發光元件1的正向電壓(Vf)和電流分佈必須同時考慮且有所取捨。具體而言，第一延伸電極71及連接部701~705接觸第一半導體層21的面積越大，發光元件1的正向電壓越低。然而，若第一延伸電極71及連接部701~705接觸第一半導體層21的面積太大，發光元件1將產生電流壅塞效應。為了達到可接受的正向電壓(Vf)和較佳的電流分佈，第一延伸電極71及連接部701~705接觸第一半導體層21的面積需要被穩定的控制。第一延伸電極71及連接部701~705係經由第一上部絕緣層開口601接觸第一半導體層21，由於第一上部絕緣層開口601易因過度蝕刻(over etching)而不易控制開口的尺寸，因此通過第一延伸電極71及連接部701~705選擇性局部覆蓋鄰近分離區域ISO之第一上部絕緣層開口601，使第一延伸電極71及連接部701~705局部覆蓋第一上部絕緣層開口601之一側邊與第一半導體層21之一側邊具有一寬度大於5μm的間距，避免第一延伸電極71及連接部701~705覆蓋過多的第一半導體層21的面積。但，對於遠離分離區域ISO之第一上部絕緣層開口601，連接部701~705可以完全覆蓋第一上部絕緣層開口601。
在一實施例中，當第一延伸電極71及連接部701~705局部覆蓋第一上部絕緣層開口601時，後續製程形成的保護層80可包含分布式布拉格反射鏡(Distributed Bragg Reflector，DBR)結構。分布式布拉格反射鏡包括具有不同膜厚的多個疊層構造，相較於金屬材料，分布式布拉格反射鏡對較廣的波段、出光角度的光具有較高的反射率。分布式布拉格反射鏡可以覆蓋未被第一延伸電極71及連接部701~705披覆而露出的第一半導體層21以增加發光元件1的出光效率。
在另一實施例中，保護層80可包括透光性絕緣材料，例如可包括SiO 2、SiN x、TiO 2、MgF 2等。並且，保護層80可具有一厚度大於第一延伸電極71、第二延伸電極72、或連接部701~705的厚度。
為了電連接相鄰的發光單元1a~1f，連接部701~705局部性地覆蓋相鄰的發光單元1a~1f以及溝渠1000t。考慮電流分散的效率性及發光圖案的對稱性等來選擇，連接部701~705的數量或其佈置可以進行多種變更。
各個連接部701~705連接於一個發光單元1a~1f的第一半導體層21以及相鄰的發光單元1a~1f的第二半導體層22、導電接觸層40、或反射結構50，從而電連接於相鄰的發光單元1a~1f的第二半導體層22，進而串聯連接這些發光單元1a~1f。具體而言，各個連接部701~705電連接通過第一上部絕緣層開口601暴露的一個發光單元的第一半導體層21，並且可以通過第二上部絕緣層開口602電連接於相鄰的發光單元的第二半導體層22。於一些實施例中，連接部701~705還可以直接接觸第二半導體層22、導電接觸層40，及反射結構50之中的任一個或任意多個，進而電連接相鄰的發光單元的第二半導體層22。
各個連接部701~705較發光單元1a~1f遠離於分離區域ISO。在本實施例中，基於保護發光單元1a~1f的內部結構而免於外部滲入的水分的影響，連接部701~705設置為相比於發光單元1a~1f的邊緣而更遠離基板10的邊緣。
分離區域ISO及溝渠1000t是通過蝕刻半導體層疊20而使得基板10暴露的區域，其深度大於3μm，從而形貌的變化更明顯。因此，覆蓋分離區域ISO及溝渠1000t的下部絕緣層30、上部絕緣層60及連接部701~705在分離區域ISO及溝渠1000t附近顯著地發生表面的形貌變化，即高度變化。為了連接相鄰的兩個發光單元1a~1f，連接部701~705需要經過形貌變化大的溝渠1000t。因此，連接部701~705可能發生多種問題，尤其，可能易於發生由於外部環境導致的損傷。因此，通過減小位於溝渠1000t之上的連接部701~705的面積，能夠提高發光元件1的可靠性。例如，位於發光單元1a~1f之間的連接部701~705各包含一部分跨過覆蓋部分溝渠1000t，各連接部701~705這部分的面積可以為一長度與一寬度的乘積，各連接部701~705這部分的寬度與溝渠1000t之寬度W2大致相同。各連接部701~705之長度小於其鄰接之發光單元1a~1f之一邊的長度的70%，較佳為60%，更佳為50%，但大於20%。亦即各連接部701~705位於溝渠1000t相鄰的發光單元的一部份上，進而延伸跨越溝渠1000t的一部份上，例如發光單元及溝渠1000t的兩側，以減小連接部701~705跨過溝渠1000t的面積，進而減少連接部701~705失效的機率，來提高發光元件1的可靠性。
第一延伸電極71、第二延伸電極72及連接部701~705可以在形成上部絕緣層60之後在同一個製程中使用相同材料而一起形成，因此可以位於相同的水平位置。但並非一定局限於此。
第一延伸電極71、第二延伸電極72及連接部701~705可以包括鋁(A1)或銀(Ag)等反射層，且反射層可以在鈦(Ti)、鉻(Cr)或鎳(Ni)等的黏結層上形成。並且，在所述反射層上可以形成鎳(Ni)、鉻(Cr)、金(Au)等的單層或複合層結構的保護層。第一延伸電極71、第二延伸電極72及連接部701~705例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti或Cr/Al/Ti/Pt/Ti/Pt/Au/Pt的多層結構。在一些實施例中，第一延伸電極71、第二延伸電極72及連接部701~705的多層結構可以省略黏結層。
保護層80覆蓋第一延伸電極71、第二延伸電極72及連接部701~705。並且，保護層80可以沿發光單元1a~1f周圍覆蓋上部絕緣層60及/或下部絕緣層30的全部，或覆蓋上部絕緣層60及/或下部絕緣層30的部分，以暴露出上部絕緣層60及/或下部絕緣層30的邊緣部位。於一實施例中，保護層80可以沿基板10的邊緣部位設置以覆蓋基板10的部分，使基板10的第一表面101暴露，或露出鄰近基板10之邊緣的上部絕緣層60及/或下部絕緣層30，如第2圖及第3圖所示。因此，保護層80的邊緣部位位於發光單元1a~1f的邊緣部位與基板10的邊緣部位之間。從保護層80的邊緣到基板10的邊緣可以大約為2μm~12μm，優選為4μm~10μm。  另外，為了防止水分浸透而對連接部造成損傷，從保護層80的邊緣部位到連接部701~705的最短距離越大越好，可以大約為15μm以上，但小於50μm。在小於此距離的情況下，當使發光元件1在低電流，例如25mA下工作時，連接部701~705易於因水分而造成損傷。
保護層80具有使第一延伸電極71暴露的第一保護層開口801以及使第二延伸電極72暴露的第二保護層開口部802。第一保護層開口801及第二保護層開口部802分別佈置於第一個發光單元1a及最後一個發光單元1f之上。除了第一保護層開口801及第二保護層開口部802以外，發光單元1a~1f的其他區域可以全部被保護層80覆蓋。因此，連接部701~705的上表面及側面可以全部被保護層80覆蓋而密封。
在一實施例中，如第1圖所示，保護層80的第一保護層開口801可以與上部絕緣層60的第一上部絕緣層開口601不重疊地沿一方向隔開而佈置，且第二保護層開口802可以與上部絕緣層60的第二上部絕緣層開口602不重疊地沿一方向隔開而佈置。因此，即使焊料通過保護層80的第一保護層開口801及/或第二保護層開口802浸透，也能夠防止焊料向上部絕緣層60的第一上部絕緣層開口601及/或第二上部絕緣層開口602擴散，從而能夠防止焊料污染反射結構50。然而，本發明並不局限於此，還可以佈置成保護層80的第一保護層開口801及第二保護層開口802分別重疊於上部絕緣層60的第一上部絕緣層開口601及/或第二上部絕緣層開口602。
高壓晶片係藉由多個發光單元串聯連接而形成，並在高電壓低電流的條件下操作。在多個發光單元串聯連接的情況下，通過將N型電極墊和P型電極墊分別連續地跨過兩個或三個以上的發光單元及溝渠而設置。位於多個發光單元之間的溝渠使N型電極墊和P型電極墊相對的具有起伏表面，當利用焊料將N型電極墊和P型電極墊安裝於基座或印刷電路板時，源自封裝體的應力會通過電極墊傳達到高壓晶片的內部結構，使晶片的內部結構受損，也易於發生水氣從外部滲入。雖然可以藉由設置多個N型電極墊和多個P型電極墊使電極墊和發光單元形成一對一的配置，但分離設置的電極墊具有相對較小的面積，不利於封裝製程。在用錫膏對電極墊焊接時，在錫膏印刷、貼裝、回流焊接等製程後，錫膏不易在多個N型電極墊或多個P型電極墊上形成完整的外觀，部分區域的錫膏會凝聚，造成錫膏整體分布不均。因此，本發明一實施例，提供一整體的N型電極墊(例如第一電極墊91)及一整體的P型電極墊(例如第二電極墊92)，其分別覆蓋第一複數個發光單元1a~1c，及第二複數個發光單元1d~1f。藉由在第一電極墊91和第二電極墊92下方設置圖案犧牲層90或空腔，使得第一電極墊91及第二電極墊92在兩個相鄰且串聯連接的發光單元1a~1f之間的溝渠1000t上以懸空或部分懸空的方式跨接於其上。通過N型電極墊和P型電極墊浮置於發光單元1b~1c、1d~1e上，僅分別與發光單元1a及1f電性連接，使N型電極墊和P型電極墊具有較大且較平坦的表面，不僅易於進行封裝，且改善散熱功能。於發明之一實施例中，空腔包含一高度介於1μm~5μm之間，或圖案犧牲層包含一厚度介於1μm~5μm之間。
第6圖~第7圖係用於說明本發明之一實施例的犧牲層的形成方法的示意性剖面圖。如第6圖所示，在保護層80上通過旋塗、曝光、顯影等步驟於分離區域ISO及溝渠1000t上形成圖案犧牲層90。圖案犧牲層90填入溝渠1000t後，為後續第一電極墊91及第二電極墊92的形成提供平坦面。接續於圖案犧牲層90之後，藉由旋塗、曝光、顯影等步驟形成罩幕層(圖未示)，再於罩幕層上藉由化學氣相沉積或物理氣相沉積形成第一電極墊91及第二電極墊92，最後再移除罩幕層。 如第7圖所示，於形成第一電極墊91及第二電極墊92後，可以去除或部分去除圖案犧牲層90以形成空腔，或保留圖案犧牲層90。於一實施例中，當圖案犧牲層90係部分去除時，第一電極墊91及第二電極墊92之下方可同時存在圖案犧牲層90及空腔。於發光元件1之一側視圖中，第一電極墊91或第二電極墊92之一上表面及/或一下表面包含一如第7圖所示的弧面或如第2圖~第3圖所示的一平坦面。
罩幕層(圖未示)和圖案犧牲層90優選為易於被去除的材料，且去除罩幕層和圖案犧牲層90的製程對前述半導體疊層、金屬層、保護層等的影響小。圖案犧牲層90的材料為絕緣材料，從而實現電隔離，包含有機材料，例如光阻，或是無機材料，例如二氧化矽，氮化矽或碳氮化矽。本實施例中，圖案犧牲層90的材料為光阻，這使得圖案犧牲層90具有應力緩衝的作用。根據罩幕層和圖案犧牲層90的材料來採用相對應的去除方法，比如當罩幕層和圖案犧牲層90的材料為聚醯亞胺或光阻時，可採用電漿蝕刻的方法去除。當罩幕層和圖案犧牲層90的材料為二氧化矽時，可用氫氟酸溶劑和二氧化矽發生反應來去除。
在一實施例中，可以通過錫膏、高溫及/或超聲波將第一電極墊91及第二電極墊92接合到封裝基板上的電極。
在另一實施例中，如第2圖及第3圖所示，為了增加第一電極墊91及第二電極墊92的穩固性，通過蒸鍍、電鍍或網印在第一電極墊91及第二電極墊92上分別形成第一焊墊911及第二焊墊922。第一焊墊911及第二焊墊922的厚度分別大於第一電極墊91及第二電極墊92的厚度。第一焊墊911及第二焊墊922的厚度可以具有幾十微米或更大的厚度，例如20~100μm。可以通過錫膏、高溫及/或超聲波將第一焊墊911及第二焊墊922接合到封裝基板上的電極。
第一電極墊91接觸於通過保護層80的一或多個第一保護層開口801暴露的第一延伸電極71，第二電極墊92接觸於通過保護層80的一或多個第二保護層開口802暴露的第二延伸電極72。如第1圖所示，第一電極墊91將保護層80的第一保護層開口801全部覆蓋而密封，第二電極墊92將保護層的第二保護層開口802全部覆蓋而密封。並且，如第1圖所示，第一電極墊91及第二電極墊92可以跨過多個發光單元1a~1f而設置。在第1圖中，第一電極墊91跨過第一複數個發光單元1a~1c的上部區域而設置，第二電極墊92跨過第二複數個發光單元1d~1f的上部區域而設置。因此，可以相對較大地形成第一電極墊91及第二電極墊92，從而能夠有助於發光元件1的封裝製程。進而，可以利用第一電極墊91及第二電極墊92而將在各個發光單元1a~1f生成的熱散出到外部。
第一電極墊91及第二電極墊92是將發光元件1焊接於封裝基座或印刷電路基板等的部分，利用適合焊接的材料形成。例如，第一電極墊91及第二電極墊92可以包括Au層或AuSn層。
第一電極墊91及第二電極墊92具有不同的導電性，例如第一電極墊91可以是N型電極墊，第二電極墊92可以是P型電極墊。第一電極墊91位於第一複數個發光單元1a~1c上，沿著第一延伸電極71的周圍而設立，且具有與第一延伸電極71大致相同的形狀。第二電極墊92位於第二複數個發光單元1d~1f上，沿著第二延伸電極72的周圍而設立，且具有與第二延伸電極72大致相同的形狀。
第一延伸電極71，連接部701~705，第二延伸電極72，第一電極墊91，以及第二電極墊92包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬或上述材料之合金。第一延伸電極71，連接部701~705，第二延伸電極72，第一電極墊91，以及第二電極墊92可由單層或是多層所組成。例如，第一延伸電極71，連接部701~705，第二延伸電極72，第一電極墊91，以及第二電極墊92可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Ni/Ti/Ni/Ti/Au/Ti、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt層。第一電極墊91及第二電極墊92可做為外部電源供電至發光單元1a~1f之電流路徑。第一延伸電極71，連接部701~705，第二延伸電極72，第一電極墊91，或第二電極墊92包含一厚度介於1μm~100μm之間，較佳為1.2μm~60μm之間，更佳為1.5μm~6μm之間。
第一延伸電極71，連接部701~705，及第二延伸電極72可以在同一道製程中一同形成為具有相同的金屬疊層。第一電極墊91及第二電極墊92可以在同一道製程中一同形成為具有相同的金屬疊層。於本實施例中，不同道製程中的金屬疊層具有不同的厚度與疊層結構。
下部絕緣層30、上部絕緣層60、或保護層80可以由折射率低於第二半導體層22的折射率的材料形成。下部絕緣層30、上部絕緣層60、或保護層80可以為一單層結構，由氧化矽、氮化矽或是氮氧化矽所構成。下部絕緣層30、上部絕緣層60、或保護層80也可以藉由高折射率層和低折射率層交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO 2/TiO 2、SiO 2/Nb 2O 5、或MgF 2/Nb 2O 5等層來形成高反射率的絕緣反射結構。當SiO 2/TiO 2、SiO 2/Nb 2O 5或MgF 2/Nb 2O 5形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡(DBR)結構的每一個層被設計成活性層發出的光的波長的四分之一的光學厚度的一或整數倍，可形成為4對至20對。分布式布拉格反射鏡(DBR)結構的每一個層的光學厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡(DBR)結構的的每一個層的光學厚度會影響到反射率，因此優選地利用電子束蒸鍍(E-beam evaporation)來形成以穩定的控制分布式布拉格反射鏡(DBR)結構的每一個層的厚度。下部絕緣層30、上部絕緣層60、或保護層80優選的具有0.5μm~4μm的厚度，較佳具有2.5μm~3.5μm的厚度，更佳具有2.7μm~3.3μm的厚度。兩相鄰的高折射率層及低折射率層的光學厚度差小於0.05λ，更佳小於0.025λ。光學厚度(optical thickness)為物理厚度(physical thickness)與材料層折射率(n)的乘積。保護層80的最上層可由SiN x形成。由SiN x的防濕性優異，可保護發光元件1免受濕氣的影響。於一實施例中，保護層80的最上層可由原子層沉積(Atomic Layer Deposition, ALD)形成，其材料可選用氧化物，例如氧化鋁(Al 2O 3)、氧化鈦(TiO 2)，或氮化物，例如氮化鋁(AlN)、氮化矽(SiN x)、氮化鈦(TiN)。
第8圖係為依本發明一實施例之發光裝置2之示意圖。將前述實施例中的發光元件1以倒裝晶片之形式安裝於封裝基板51之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片之安裝係將第2圖~第3圖所示之發光元件1之基板10的第二表面102設為主要的光取出面。為了增加發光裝置2之光取出效率，可於發光元件1之周圍設置一反射單元54。發光元件1藉由第一電極墊91及第二電極墊92，或第一焊墊911及第二焊墊922分別電連接至封裝基板51之第一墊片511及第二墊片512。
第9圖係為依本發明一實施例之發光裝置3之示意圖。發光裝置3為一球泡燈，包括一燈罩603、一反射鏡604、一發光模組611、一燈座610、一散熱片614、一連接部616、以及一電連接元件618。發光模組611包含一承載部606，以及複數個發光體608位於承載部606上，其中複數個發光體608可為前述實施例中的發光元件1或發光裝置2。
第10圖係為依本發明一實施例之一背光模組4之示意圖。背光模組4包含一第一框架201；一液晶顯示屏202；一增亮膜300；一光學模組400；一發光模組組件500；以及一第二框架700，其中發光模組組件500包含複數個上述之發光元件1或發光裝置2之任一種，以側光式(edge type)或直下式(direct type)出光的方式配置於發光模組組件500中。於發明之另一實施例中，背光模組4更包含一波長轉換結構600位於發光模組組件500上。
第11圖係為依本發明一實施例之一顯示器5之示意圖。一種顯示器5，包含一LED發光板1000；一電流源(圖未示)；一支架2000以支撐LED發光板1000，其中LED發光板1000包含複數顆上述之發光元件1或發光裝置2。LED發光板1000中包含多個像素單元(Pixel)，每一像素單元包含複數顆分別發出不同顏色的發光元件或發光裝置，例如每一像素單元包含三顆分別發出紅光、綠光、藍光的發光元件。
本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。
1:發光元件
1a~1f:發光單元
10:基板
101:第一表面
102:第二表面
1000t:溝渠
1000:LED發光板
2:發光裝置
20:半導體疊層
21:第一半導體層
22:第二半導體層
23:活性層
200:凹部
201:第一框架
202:液晶顯示屏
210:環繞部
2000:支架
3:發光裝置
30:下部絕緣層
300:增亮膜
301:第一下部絕緣層開口
302:第二下部絕緣層開口
4:背光模組
40:導電接觸層
400:光學模組
5:顯示器
50:反射結構
51:封裝基板
500:發光模組組件
511:第一墊片
512:第二墊片
53:絕緣部
54:反射單元
60:上部絕緣層
600:波長轉換結構
601:第一上部絕緣層開口
602:第二上部絕緣層開口
603:燈罩
604:反射鏡
606:承載部
608:發光體
610:燈座
611:發光模組
614:散熱片
616:連接部
618:電連接元件
71:第一延伸電極
72:第二延伸電極
700:第二框架
701~705:連接部
710:第一延伸電極凸部
80:保護層
801:第一保護層開口
802:第二保護層開口
90:圖案犧牲層
91:第一電極墊
92:第二電極墊
911:第一焊墊
922:第二焊墊
d:間距
D1:第一間距
D2:第二間距
D3:第三間距
ISO:分離區域
M:台面
W1:第一寬度
W2:第二寬度
第1圖係本發明一實施例所揭示之一發光元件1的上視圖。
第2圖係沿著第1圖之切線A-A’的發光元件1的剖面圖。
第3圖係沿著第1圖之切線B-B’的發光元件1的剖面圖。
第4圖係沿著第1圖之切線C-C’的發光元件1的剖面圖。
第5圖係沿著第4圖之切線D-D’的發光元件1的剖面圖。
第6圖係用於說明本發明之一實施例的犧牲層的形成方法的示意性剖面圖。
第7圖係用於說明本發明之一實施例的犧牲層的形成方法的示意性剖面圖。
第8圖係為依本發明一實施例之發光裝置2之示意圖。
第9圖係為依本發明一實施例之發光裝置3之示意圖。
第10圖係為依本發明一實施例之發光裝置4之示意圖。
第11圖係為依本發明一實施例之發光裝置5之示意圖。
1:發光元件
1a~1f:發光單元
10:基板
101:第一表面
1000t:溝渠
20:半導體疊層
21:第一半導體層
22:第二半導體層
200:凹部
210:環繞部
30:下部絕緣層
301:第一下部絕緣層開口
302:第二下部絕緣層開口
40:導電接觸層
50:反射結構
60:上部絕緣層
601:第一上部絕緣層開口
602:第二上部絕緣層開口
71:第一延伸電極
72:第二延伸電極
701~705:連接部
710:第一延伸電極凸部
80:保護層
801:第一保護層開口
802:第二保護層開口部
90:圖案犧牲層
91:第一電極墊
92:第二電極墊
911:第一焊墊
922:第二焊墊
M:台面

Claims (10)

  1. 一發光元件，包含： 複數個發光單元，包含第一複數個發光單元及第二複數個發光單元； 一溝渠位於該複數個發光單元之間； 一第一電極墊覆蓋該第一複數個發光單元上並位於該溝渠上； 一第二電極墊覆蓋該第二複數個發光單元上並位於該溝渠上；以及 一空腔位於該第一電極墊及/或該第二電極墊下方。
  2. 如申請專利範圍第1項所述的發光元件，其中於該發光元件之一側視圖中，該第一電極墊或該第二電極墊之一下表面包含一弧面。
  3. 如申請專利範圍第1項所述的發光元件，更包含一圖案犧牲層位於該空腔中。
  4. 如申請專利範圍第3項所述的發光元件，其中該圖案犧牲層包含有機材料或無機材料。
  5. 如申請專利範圍第3項所述的發光元件，其中該空腔包含一高度介於1μm~5μm之間。
  6. 如申請專利範圍第3項所述的發光元件，其中該圖案犧牲層包含一厚度介於1μm~5μm之間。
  7. 如申請專利範圍第1項所述的發光元件，更包含一第一焊墊及一第二焊墊分別位於該第一電極墊及該第二電極墊之上。
  8. 如申請專利範圍第7項所述的發光元件，其中該第一焊墊及該第二焊墊包含錫膏。
  9. 如申請專利範圍第7項所述的發光元件，其中該第一焊墊及該第二焊墊的厚度分別大於該第一電極墊及該第二電極墊的厚度。
  10. 如申請專利範圍第1項所述的發光元件，更包含一保護層包含多個第一保護層開口位於該第一電極墊及該第一複數個發光單元之間，及多個第二保護層開口位於該第二電極墊及該第二複數個發光單元之間。
TW111112519A 2022-03-31 2022-03-31 發光元件 TW202341523A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111112519A TW202341523A (zh) 2022-03-31 2022-03-31 發光元件
US18/128,327 US20230317765A1 (en) 2022-03-31 2023-03-30 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111112519A TW202341523A (zh) 2022-03-31 2022-03-31 發光元件

Publications (1)

Publication Number Publication Date
TW202341523A true TW202341523A (zh) 2023-10-16

Family

ID=88193714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112519A TW202341523A (zh) 2022-03-31 2022-03-31 發光元件

Country Status (2)

Country Link
US (1) US20230317765A1 (zh)
TW (1) TW202341523A (zh)

Also Published As

Publication number Publication date
US20230317765A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
JP7505057B2 (ja) 発光素子
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
JP5949294B2 (ja) 半導体発光素子
KR102427642B1 (ko) 반도체 발광소자
KR20190091124A (ko) 반도체 발광소자
KR20160046538A (ko) 발광 소자 및 그 제조 방법
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
TW201818562A (zh) 發光元件及其製造方法
TWI789293B (zh) 發光元件
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR102724660B1 (ko) 발광 소자
TW202341523A (zh) 發光元件
TW202141814A (zh) 發光元件及其製造方法
TWI825465B (zh) 發光元件
TWI846638B (zh) 發光元件
TWI848299B (zh) 光電半導體元件
TWI805981B (zh) 半導體發光元件
TWI817129B (zh) 發光元件
TWI847869B (zh) 發光元件
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
TWI799231B (zh) 發光元件及其製造方法
KR20230024121A (ko) 반도체 발광소자
TW202439645A (zh) 光電半導體元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置