[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202324496A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202324496A
TW202324496A TW111128344A TW111128344A TW202324496A TW 202324496 A TW202324496 A TW 202324496A TW 111128344 A TW111128344 A TW 111128344A TW 111128344 A TW111128344 A TW 111128344A TW 202324496 A TW202324496 A TW 202324496A
Authority
TW
Taiwan
Prior art keywords
pattern
correction
width
correction pattern
clearing
Prior art date
Application number
TW111128344A
Other languages
English (en)
Inventor
吳興錫
韓奎斌
金尙昱
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202324496A publication Critical patent/TW202324496A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本發明提供一種使用曲線OPC方法來製造半導體裝置的方法。製造半導體裝置的方法包含：對佈局執行光學近接校正（OPC）步驟以產生校正圖案，校正圖案具有曲線形狀；對校正圖案執行遮罩規則檢查（MRC）步驟以產生遮罩資料；以及使用光遮罩在基底上形成光阻圖案，所述光遮罩是基於遮罩資料而製造。MRC步驟包含：在校正圖案中產生寬度構架；根據寬度構架產生滿足線寬的遮罩規則的規格的寬度輪廓；以及添加校正圖案及寬度輪廓以產生調整圖案。

Description

半導體裝置的製造方法
[相關申請案的交叉參考]
此美國非臨時專利申請案根據35 U.S.C. §119主張2021年12月8日在韓國智慧財產局申請的韓國專利申請案第10-2021-0174627號的優先權，所述申請案的全部內容以引用的方式併入本文中。
本發明概念是關於一種製造半導體裝置的方法，且更特定言之，是關於一種使用曲線OPC方法來製造半導體裝置的方法。
歸因於其小型、多功能性及/或低成本特性，半導體裝置在電子行業中視為重要的元件。可將半導體裝置分類成用於儲存資料的記憶體裝置、用於處理資料的邏輯裝置以及包含記憶體元件及邏輯元件兩者的混合裝置。隨著電子行業發展，對具有諸如例如高可靠性、高效能及/或多個功能的增強特性的半導體裝置的需求增加。為了滿足此需求，正增加半導體裝置的結構複雜度及/或整合密度。
本發明概念的實施例提供一種具有高準確度的曲線OPC方法。
本發明概念的實施例提供一種以快速及有效的方式檢查遮罩規則的方法。
根據本發明概念的實施例，一種製造半導體裝置的方法可包含：對佈局執行光學近接校正（optical proximity correction；OPC）步驟以產生校正圖案，校正圖案具有曲線形狀；對校正圖案執行遮罩規則檢查（mask rule check；MRC）以產生遮罩資料；以及使用光遮罩在基底上形成光阻圖案，光遮罩是基於遮罩資料而製造。MRC步驟可包含：在校正圖案中產生寬度構架；根據寬度構架產生滿足線寬的遮罩規則的規格的寬度輪廓；以及添加校正圖案及寬度輪廓以產生調整圖案。
根據本發明概念的實施例，一種製造半導體裝置的方法可包含：對佈局執行光學近接校正（optical proximity correction ，OPC）步驟以產生彼此鄰近的第一校正圖案及第二校正圖案，且第一校正圖案及第二校正圖案中的各者具有曲線形狀；對第一校正圖案及第二校正圖案執行遮罩規則檢查（mask rule check ，MRC）步驟以產生遮罩資料；以及使用光遮罩在基底上形成光阻圖案，光遮罩是基於遮罩資料而製造。MRC步驟可包含：在第一校正圖案與第二校正圖案之間產生空間構架；根據空間構架產生滿足第一校正圖案與第二校正圖案之間的空間的遮罩規則的規格的空間輪廓；以及自第一校正圖案及第二校正圖案減去空間輪廓以分別產生第一清除圖案及第二清除圖案。
根據本發明概念的實施例，一種製造半導體裝置的方法可包含：對佈局執行光學近接校正（OPC）步驟以產生彼此鄰近的第一校正圖案及第二校正圖案，且第一校正圖案及第二校正圖案中的各者具有曲線形狀；對第一校正圖案及第二校正圖案執行遮罩規則檢查（MRC）步驟以產生遮罩資料；以及使用光遮罩在基底上形成光阻圖案，光遮罩是基於遮罩資料而製造。MRC步驟可包含：根據遮罩規則，在第一校正圖案及第二校正圖案中分別產生第一寬度輪廓及第二寬度輪廓；根據遮罩規則，在第一校正圖案與第二校正圖案之間產生空間輪廓；以及基於第一寬度輪廓及第二寬度輪廓以及空間輪廓對第一校正圖案及第二校正圖案執行布林操作以分別產生第一清除圖案及第二清除圖案。
圖1為示出根據本發明概念的實施例的用於執行半導體設計製程的電腦系統的方塊圖。參考圖1，電腦系統可包含中央處理單元（central processing unit；CPU）10、工作記憶體30、輸入輸出單元50以及輔助儲存器70。在本發明概念的實施例中，電腦系統可為用於執行根據本發明概念的實施例的佈局設計製程的定製系統。此外，電腦系統可經組態以包含各種設計及驗證模擬程式。
CPU 10可經組態以運行將在電腦系統中執行的各種軟體程式，諸如例如應用程式、操作系統以及裝置驅動器。舉例而言，CPU 10可經組態以運行裝載於工作記憶體30上的操作系統（operating system；OS）。此外，CPU 10可經組態以運行將在操作系統（OS）上執行的各種應用程式。舉例而言，CPU 10可經組態以運行裝載於工作記憶體30上的佈局設計工具32及/或光學近接校正（OPC）工具34。
操作系統或應用程式可裝載於工作記憶體30上。舉例而言，當電腦系統開始啟動操作時，儲存於輔助儲存器70中的操作系統的影像可根據啟動序列裝載於工作記憶體30上。電腦系統的總體輸入/輸出操作可由操作系統（OS）管理。由使用者選擇或為基本服務提供的應用程式可裝載於工作記憶體30上。舉例而言，佈局設計工具32及/或OPC工具34可自輔助儲存器70裝載於工作記憶體30上。工作記憶體30可用於在待由CPU 10執行的指令的執行期間儲存暫時變數或其他中間資訊。
佈局設計工具32可提供能夠改變特定佈局圖案以具有不同於由設計規則界定的形狀及位置的形狀及位置的偏置功能。佈局設計工具32可經組態以在偏置資料的經改變條件下執行設計規則檢查（design rule check；DRC）。OPC工具34可經組態以對自佈局設計工具32輸出的佈局資料執行光學近接校正（OPC）製程。可自OPC工具34輸出遮罩資料，且經由對佈局資料執行的OPC製程獲得的遮罩資料可顯著地偏離初始佈局設計及使用用遮罩資料建構的光遮罩在晶圓上印刷的最終光阻圖案。工作記憶體30可為揮發性記憶體裝置（例如，靜態隨機存取記憶體（static random access memory；SRAM）或動態隨機存取記憶體（dynamic random access memory；DRAM）裝置）或非揮發性記憶體裝置（例如，相變RAM（phase-change RAM；PRAM）、磁性RAM（magnetic RAM；MRAM）、電阻式RAM（resistive RAM；ReRAM）、電可抹除及可程式化唯讀記憶體（electrically erasable and programmable read-only memory；EEPROM）、鐵電RAM（ferroelectric RAM；FRAM）以及NOR快閃記憶體裝置）中的一者。
輸入輸出單元50可經組態以控制待經由使用者介面裝置輸入及輸出的使用者的資料。舉例而言，輸入輸出單元50可包含用於接收來自設計者的相關資訊的鍵盤或監視器。藉由使用輸入輸出單元50，設計者可有可能接收關於需要經調整操作特性的半導體區或資料路徑的資訊。輸入輸出單元50可經組態以顯示由OPC工具34執行的製程的漸進狀態或結果。
輔助儲存器70可提供為電腦系統的儲存媒體，且可用於儲存應用程式、操作系統的影像以及各種類型的資料。輔助儲存器70可包含記憶卡（例如，多媒體卡（multimedia card；MMC）、嵌入式多媒體卡（embedded multimedia card；eMMC）、安全數位（secure digital；SD）卡、微安全數位（micro secure digital；MicroSD）卡等等）、硬碟驅動機（hard disk drive；HDD）或固態驅動機（solid state drive；SSD）中的一者。在本發明概念的實施例中，輔助儲存器70可包含具有大記憶體容量的NAND型快閃記憶體裝置。在本發明概念的實施例中，輔助儲存器70可包含下一代非揮發性記憶體裝置（例如，PRAM、MRAM、ReRAM、EEPROM以及FRAM裝置）或NOR快閃記憶體裝置。
系統互連器90可為為電腦系統的內部網路提供的系統匯流排。CPU 10、工作記憶體30、輸入輸出單元50以及輔助儲存器70可經由系統互連器90彼此電連接以彼此交換資料。舉例而言，CPU 10可與系統互連器90耦接以用於處理資訊。舉例而言，輸入輸出單元50可耦接至系統互連器90以用於將資訊及命令選擇傳送至CPU 10。然而，系統互連器90的結構可不限於此實例，且在本發明概念的實施例中，系統互連器90可更包含為有效管理提供的互連元件。
圖2為示出根據本發明概念的實施例的設計及製造半導體裝置的方法的流程圖。
參考圖2，可使用參考圖1描述的電腦系統來執行半導體積體電路的高層級設計製程（在S10中）。舉例而言，在高層級設計製程中，作為設計目標的積體電路可用高層級電腦語言來描述。高層級電腦語言的實例可為C語言或C++語言。由高層級設計製程設計的電路可由暫存器轉移層級（register-transfer-level；RTL）編碼或模擬來更具體地描述。此外，可將由RTL編碼產生的程式碼轉換成網路連線表且可經組合以描述半導體裝置的全部。舉例而言，自由RTL產生的程式碼轉換的網路連線表隨後可轉換成實體佈局。可由模擬工具驗證經組合的示意性電路，且可基於驗證步驟的結果進一步執行調整步驟。驗證製程將確保設計滿足目標規格。
可執行佈局設計步驟以在矽（Si）晶圓上實現邏輯上完成的半導體積體電路（在S20中）。舉例而言，可基於在高層級設計製程或對應其的網路連線表中製備的示意性電路而執行佈局設計步驟。佈局設計步驟可包含基於預定設計規則來置放及連接自單元庫提供的各種標準單元的路由步驟。
佈局設計步驟的單元庫可含有關於標準單元的操作、速度以及功率消耗的資訊。可在大多數佈局設計工具中界定用於表示閘極層級中的電路的佈局的單元庫。此處，佈局可經製備以界定構成電晶體及金屬線的圖案的形狀、位置或大小，所述圖案將實際上形成於矽（Si）晶圓上。舉例而言，為了在矽（Si）晶圓上實際上形成反相器電路，可有必要適當地置放佈局圖案（例如，p通道金屬氧化物半導體（p-channel metal oxide semiconductor；PMOS）、n通道金屬氧化物半導體（n-channel metal oxide semiconductor；NMOS）、N-WELL、閘極電極以及在其上的金屬線）。為此，可搜尋及選擇先前界定於單元庫中的反相器中的至少一者。
此外，可對經選擇及置放的標準單元執行路由步驟。詳言之，可執行路由步驟以將經選擇及置放的標準單元連接至上部層級線。由於路由步驟，標準單元可以經設計的方式彼此連接。此等步驟可在大多數佈局設計工具中自動地或手動地執行。另外，可使用置放及路由（Place & Routing）工具自動地執行置放及路由標準單元的步驟。經由置放及路由步驟，自由RTL產生的程式碼轉換的網路連線表可轉換成實體佈局。
在路由步驟之後，可對佈局執行驗證步驟以檢查是否存在違反給定的設計規則的部分。在本發明概念的實施例中，驗證步驟可包含評估驗證項目，諸如例如設計規則檢查（DRC）、電氣規則檢查（electrical rule check；ERC）以及佈局與示意圖（layout vs schematic；LVS）。可執行DRC的評估以評估佈局是否滿足給定的設計規則。舉例而言，DRC可驗證佈局是否滿足所有技術強加的約束。可執行ERC的評估以評估佈局中是否存在電斷連的問題。另外，ERC亦可檢查易受靜電放電（electrostatic discharge；ESD）損壞的結構。可執行LVS的評估以評估佈局是否經製備以與閘極層級網路連線表一致。舉例而言，LVS可驗證設計的功能性。
可執行資料製備（data preparation；DP）步驟以自經設計佈局獲得遮罩資料（在S30中）。資料製備步驟可包含對經設計佈局執行光學近接校正（OPC）步驟（在S31中）及對OPC步驟的結果執行遮罩規則檢查（MRC）步驟（在S32中）。
可經由微影製程在矽（Si）晶圓上實現由佈局設計步驟製備的佈局圖案。可執行OPC步驟以校正可在微影製程中發生的光學近接或失真效應。在OPC步驟中，可修改佈局以減小可由曝光步驟中的折射或製程效應引起的經設計圖案與實際形成的圖案之間的形狀差異。由於OPC步驟，可改變或偏置經設計佈局中的圖案的形狀及位置。舉例而言，在OPC步驟中，可修改原始光遮罩圖案以補償在微影製程期間發生的效應，以便增強晶圓上實際上經印刷圖案的品質。
可執行MRC步驟（在S32中）以檢查經由OPC步驟改變的圖案是否滿足遮罩規則。可調整違反遮罩規則的圖案以獲得清除結果，根據所述清除結果移除遮罩規則上的所有錯誤。清除結果可作為經由資料製備步驟S30獲得的遮罩資料。將參考圖4至圖11更詳細地描述根據本發明概念的實施例的資料製備步驟S30。
可基於經由資料製備步驟獲得的遮罩資料製造光遮罩（在S40中）。一般而言，可藉由使設置於玻璃基底上以描繪佈局圖案的鉻層圖案化來製造光遮罩。使鉻層圖案化可包含用於遮罩製作的微影製程。此處，用於遮罩製作的微影製程可為大體上包含電子束寫入、顯影、蝕刻、烘烤以及類似者的概念。
經製造光遮罩可用於製造半導體裝置（在S50中）。在實際製造製程中，可重複執行曝光及蝕刻步驟，且因此佈局設計步驟中界定的圖案可依序形成於矽基底上。
圖3為示出使用根據本發明概念的實施例的光遮罩的微影系統的概念圖。光微影系統1000可包含光源1200、光遮罩1400、減小投影設備1600以及基底載物台1800。一些元件可另外設置於圖3中繪示的光微影系統1000中。舉例而言，光微影系統1000可更包含用於量測基底SUB的頂部表面的高度及斜度的感測器。
光源1200可經組態以發射光。自光源1200發射的光可入射至光遮罩1400上。為了控制焦距，透鏡可設置於光源1200與光遮罩1400之間。光源1200可經組態以發射紫外（ultraviolet；UV）光。舉例而言，光源1200可為氟化氪（krypton fluoride；KrF）光源（在234奈米下）、氟化氬（argon fluoride；ArF）光源（在193奈米下）或極紫外線（extreme ultraviolet；EUV）光源（在13.5奈米下）。光源1200可包含單點光源P1，但本發明概念可不限於此實例。在本發明概念的實施例中，光源1200可經組態以具有多個點光源。
光遮罩1400可包含用於將經設計佈局轉錄或印刷至基底SUB上的影像圖案。可基於經由上文描述的資料製備步驟獲得的遮罩資料而形成影像圖案。影像圖案可由透明區及不透明區界定。可藉由蝕刻設置於光遮罩1400上的金屬層（例如鉻層）來形成透明區。透明區可透射自光源1200發射的光。相比之下，不透明區可經組態以防止或阻擋光。另外，為了增強微影中的影像解析度，光遮罩1400可為交替式相移遮罩或衰減式相移遮罩。在交替式相移遮罩中，使某些透明區變薄或變厚，而在衰減式相移遮罩中，將某些不透明區修改成允許少量光透射通過（通常僅百分之幾）。
穿過光遮罩1400的透明區的光可經由減小投影設備1600入射至形成於基底SUB上的光阻層上，且因此光阻圖案可形成於基底SUB上。亦即，光可經由減小投影設備1600入射至基底SUB上，且在此情況下，使用減小投影設備1600形成於基底SUB上的光阻圖案可具有對應於光遮罩1400的影像圖案的形狀。總之，藉由使用減小投影設備1600，可有可能在基底SUB上形成光阻圖案，所述光阻圖案的形狀由光遮罩1400的影像圖案界定。在光遮罩1400的影像圖案與在基底SUB上的光阻中產生的光阻圖案之間可存在4x或5x的減小。
基底載物台1800可經組態以支撐基底SUB。基底SUB可包含例如矽（Si）晶圓。減小投影設備1600可包含孔徑。孔徑可用於增加自光源1200發射的紫外光的焦深。作為實例，孔徑可包含偶極或四倍孔徑。減小投影設備1600可更包含用於控制焦距的透鏡。在本發明概念的實施例中，減小投影設備1600可具有4x的減小透鏡。
隨著半導體裝置的整合密度增加，光遮罩1400的影像圖案之間的距離可具有極小值。在此情況下，歸因於近接問題，形成於基底SUB上的圖案可具有失真形狀（即，不同於光遮罩1400的影像圖案的形狀）。圖案的失真可導致待形成於基底SUB上的電子裝置或電路的故障。
解析度增強技術可用於防止圖案的失真。用於圖2的步驟S31中的OPC技術可為解析度增強技術的實例。除OPC技術以外的其他解析度增強技術，諸如例如離軸照明、相移遮罩以及佈局約束）可用於增強經印刷圖案的品質。根據OPC技術，可由使用OPC模型的模擬製程預測由干擾及繞射引起的光學失真問題。可基於經預測結果校正或偏置經設計佈局。基於經校正佈局，影像圖案可形成於光遮罩1400上，且在此情況下，圖案可以所需形狀形成於基底SUB上。
半導體裝置的佈局可包含多個層。在本發明概念的實施例中，可執行OPC步驟以校正層中的各者的佈局。亦即，可對層中的各者獨立地執行OPC步驟。可藉由經由半導體製程在基底上依序實現多個層來製造半導體裝置。作為實例，半導體裝置可包含經堆疊以實現特定電路的多個金屬層。
圖4為示意性地示出根據本發明概念的實施例的光學近接校正製程中的一些步驟的流程圖。舉例而言，可在圖4中示出在佈局設計步驟S20與產生遮罩步驟S40之間執行的資料製備步驟S30的一些步驟。圖5至圖11為示出圖4的光學近接校正製程的佈局平面圖。
參考圖4及圖5，可提供經由先前參考圖2描述的佈局設計步驟S20產生的佈局LO。佈局LO可為單一層的佈局。
佈局LO可包含多個設計圖案DP1及設計圖案DP2。舉例而言，佈局LO可包含第一設計圖案DP1及第二設計圖案DP2。第一設計圖案DP1及第二設計圖案DP2中的各者可具有在第二方向D2上延伸的線形狀。第一設計圖案DP1及第二設計圖案DP2可在第一方向D1上彼此間隔開。換言之，第一設計圖案DP1及第二設計圖案DP2中的各者可為線及空間圖案。此處，佈局LO可界定包含將實際上形成於矽（Si）晶圓上的第一設計圖案DP1及第二設計圖案DP2的線及空間圖案的形狀、位置以及大小。
可對包含第一設計圖案DP1及第二設計圖案DP2的佈局LO執行資料製備步驟（在S30中）。可首先對第一設計圖案DP1及第二設計圖案DP2執行OPC步驟（在S31中），且此將在下文描述。
參考圖4及圖6，可分別產生第一設計圖案DP1及第二設計圖案DP2的第一目標圖案DTP1及第二目標圖案DTP2（在S311中）。第一目標圖案DTP1及第二目標圖案DTP2中的各者可經由表驅動佈局操作（table driven layout operation；TDLO）步驟根據對應設計圖案產生。
第一目標圖案DTP1及第二目標圖案DTP2中的各者可界定將經由微影製程自光阻層形成的圖案（下文中，光阻圖案）的大小。第一目標圖案DTP1及第二目標圖案DTP2中的各者可界定實際上待顯影的光阻圖案的所需大小及形狀。
根據本發明概念的實施例，第一設計圖案DP1及第二設計圖案DP2中的各者可界定將形成於光阻層下方的蝕刻目標層中的最終圖案的大小及形狀。蝕刻目標層中的最終圖案可形成為具有小於由微影製程形成的光阻圖案的大小的大小。此因為傾斜蝕刻剖面在將光阻圖案用作蝕刻遮罩來使蝕刻目標層圖案化期間出現。總之，目標圖案的產生（在S311中）可為經執行以減小藉由顯影光阻層形成的光阻圖案與藉由用光阻圖案作為蝕刻遮罩來蝕刻蝕刻目標層來形成於蝕刻目標層中的最終圖案之間的大小差異。
參考圖4及圖7，可藉由基於第一目標圖案DTP1及第二目標圖案DTP2對第一設計圖案DP1及第二設計圖案DP2執行曲線OPC步驟來分別產生第一校正圖案COP1及第二校正圖案COP2（在S312中）。
可基於以上產生的第一目標圖案DTP1及第二目標圖案DTP2中的各者對第一設計圖案DP1及第二設計圖案DP2執行OPC步驟。因此，可根據第一設計圖案DP1及第二設計圖案DP2分別產生第一校正圖案COP1及第二校正圖案COP2。
第一校正圖案COP1可具有經由使用OPC模型的模擬製程產生的第一模擬影像DIM1。可經由OPC模擬製程產生第一校正圖案COP1以使得第一模擬影像DIM1在其大小及位置上最大限度地符合第一目標圖案DTP1。舉例而言，可藉由基於第一校正圖案COP1將遮罩資料輸入至OPC模型中經由模擬提取第一模擬影像DIM1。
第二校正圖案COP2可具有經由使用OPC模型的模擬製程產生的第二模擬影像DIM2。可經由OPC模擬製程產生第二校正圖案COP2以使得第二模擬影像DIM2在其大小及位置上最大限度地符合第二目標圖案DTP2。舉例而言，可藉由基於第二校正圖案COP2將遮罩資料輸入至OPC模型中經由模擬提取第二模擬影像DIM2。
根據本實施例的OPC步驟可包含曲線OPC。詳言之，藉由使用作為OPC方法中的一者的反向微影技術（inverse lithography technology；ILT），可以曲線形狀產生第一校正圖案COP1及第二校正圖案COP2中的各者。換言之，根據本實施例的OPC校正圖案可具有曲線形狀，而非多邊形形狀。
在校正圖案由於曲線OPC而具有曲線形狀的情況下，與由曼哈頓（Manhattan）OPC獲得的常規（即多邊形）校正圖案相比，校正圖案擁有以下較佳技術特徵。首先，曲線圖案的使用可使得有可能在OPC步驟期間與曼哈頓形圖案相比有效地利用遮罩佈局的區域，且因此可更易於滿足遮罩規則。在製造光遮罩1400的製程中，與具有尖銳拐角的曼哈頓形圖案相比，可更精確地實現光遮罩1400上的曲線圖案。此因為曲線圖案而非曼哈頓形圖案可藉由對鉻層執行的且為製造光遮罩1400的製程的一部分的電子束圖案化製程來更精確地實現。此外，在曲線圖案而非曼哈頓形圖案的情況下，可更精確地實現由微影製程的顯影步驟形成的實際光阻圖案的所需大小及所需形狀。
第一校正圖案COP1可包含多個第一點CP1。可藉由依序連接第一點CP1來產生第一校正圖案COP1。第一點CP1可含有關於第一校正圖案COP1的位置的資訊。第一點CP1可界定第一校正圖案COP1的輪廓。藉由修改第一點CP1的位置及連接第一點CP1的方式，第一校正圖案COP1可以曲線形狀而非多邊形形狀實現。換言之，OPC步驟可包含根據佈局的第一設計圖案DP1產生第一目標圖案DTP1及產生允許OPC模擬影像對應於第一目標圖案DTP1的第一點CP1，其中第一點CP1可經連接以界定第一校正圖案COP1的曲線形狀。第二校正圖案COP2可包含多個第二點CP2。可以與第一點CP1相同或類似的方式提供第二點CP2。
可經由上述步驟產生作為OPC步驟的結果的第一校正圖案COP1及第二校正圖案COP2。此後，可對第一校正圖案COP1及第二校正圖案COP2執行MRC步驟（在S32中），且此將在下文描述。
參考圖4及圖8，可執行MRC步驟S32以檢查曲線形狀的第一校正圖案COP1及第二校正圖案COP2上的遮罩規則且校正違反遮罩規則的錯誤。根據本發明概念的實施例，第一校正圖案COP1及第二校正圖案COP2可具有由多個點界定的曲線形狀，且在此，若移動各點以校正錯誤，則MRC步驟可變為極複雜的，且此外可容易發生額外錯誤。因此，為方便及效率起見，寬度構架及空間構架可用於根據本發明概念的實施例的MRC步驟中。
可產生第一校正圖案COP1的第一寬度構架SK_W1，且可產生第二校正圖案COP2的第二寬度構架SK_W2（在S321中）。可基於第一點CP1產生第一寬度構架SK_W1，且可基於第二點CP2產生第二寬度構架SK_W2。舉例而言，可使用關於第一校正圖案COP1的第一點CP1的位置資訊來執行第一寬度構架SK_W1的產生，且可使用關於第二校正圖案COP2的第二點CP2的位置資訊來執行第二寬度構架SK_W2的產生。
第一寬度構架SK_W1可為穿過第一校正圖案COP1的中心的線。中心點可界定於面向彼此的第一點CP1之間，且可藉由依序連接第一校正圖案COP1的中心點來產生第一寬度構架SK_W1。類似地，第二寬度構架SK_W2可為穿過第二校正圖案COP2的中心的線。中心點可界定於面向彼此的第二點CP2之間，且可藉由依序連接第二校正圖案COP2的中心點來產生第二寬度構架SK_W2。
可在第一校正圖案COP1與第二校正圖案COP2之間產生空間構架SK_S（在S321中）。可基於面向彼此的第一點CP1及第二點CP2產生空間構架SK_S。舉例而言，可使用關於第一校正圖案COP1的第一點CP1及第二校正圖案COP2的第二點CP2的位置資訊來執行空間構架SK_S的產生。舉例而言，空間構架SK_S可為穿過第一校正圖案COP1與第二校正圖案COP2之間的區的中心的線。中心點可界定於面向彼此的第一點CP1與第二點CP2之間，且可藉由依序連接第一校正圖案COP1與第二校正圖案COP2之間的中心點來產生空間構架SK_S。
參考圖4及圖9，根據遮罩規則，第一寬度輪廓CT_W1及第二寬度輪廓CT_W2可根據第一寬度構架SK_W1及第二寬度構架SK_W2分別產生（在S322中）。詳言之，滿足線寬的遮罩規則的規格的第一寬度輪廓CT_W1可根據第一寬度構架SK_W1產生。在第一校正圖案COP1的遮罩規則的線寬規格為第一寬度WI1的情況下，第一寬度輪廓CT_W1可產生為具有滿足第一寬度WI1的線寬。可產生第一寬度輪廓CT_W1以使得第一寬度構架SK_W1在其法線方向，例如第一方向D1上的寬度變為第一寬度WI1。舉例而言，第一寬度WI1可為由遮罩規則界定的第一校正圖案COP1的最小線寬。
滿足線寬的遮罩規則的規格的第二寬度輪廓CT_W2可根據第二寬度構架SK_W2產生。在第二校正圖案COP2的遮罩規則的線寬規格為第二寬度WI2的情況下，第二寬度輪廓CT_W2可產生為具有滿足第二寬度WI2的線寬。可產生第二寬度輪廓CT_W2以使得第二寬度構架SK_W2在其法線方向，例如第一方向D1上的寬度變為第二寬度WI2。舉例而言，第二寬度WI2可為由遮罩規則界定的第二校正圖案COP2的最小線寬。第二寬度WI2可等於或不同於第一寬度WI1。
根據遮罩規則，可根據空間構架SK_S產生空間輪廓CT_S（在S323中）。詳言之，滿足第一校正圖案COP1與第二校正圖案COP2中的鄰近者之間的空間的遮罩規則的規格的空間輪廓CT_S可根據空間構架SK_S產生。在第一校正圖案COP1與第二校正圖案COP2之間的空間的遮罩規則的空間規格為第一空間SP1的情況下，空間輪廓CT_S可產生為具有滿足第一空間SP1的線寬。可產生空間輪廓CT_S以使得空間構架SK_S在其法線方向上的寬度變為第一空間SP1。舉例而言，第一空間SP1可為由遮罩規則界定第一校正圖案COP1與第二校正圖案COP2之間的最小空間。
參考圖4及圖10，可藉由添加第一校正圖案COP1及第一寬度輪廓CT_W1來產生第一調整圖案COP_A1，且可藉由添加第二校正圖案COP2及第二寬度輪廓CT_W2來產生第二調整圖案COP_A2（在S324中）。
可對第一校正圖案COP1及第一寬度輪廓CT_W1執行布林「OR」操作以產生第一調整圖案COP_A1，其中添加第一校正圖案COP1及第一寬度輪廓CT_W1。
曲線形狀的第一校正圖案COP1可包含其線寬小於第一寬度WI1的區。然而，由於添加第一校正圖案COP1及第一寬度輪廓CT_W1，第一調整圖案COP_A1的最小線寬可滿足第一寬度WI1。舉例而言，第一調整圖案COP_A1的最小線寬可滿足線寬的遮罩規則的規格。舉例而言，由於第一校正圖案COP1的遮罩規則的線寬規格為第一寬度WI1，經由「OR」操作產生的第一調整圖案COP_A1可具有第一寬度WI1作為其最小線寬以滿足線寬的遮罩規則的規格。
曲線形狀的第二校正圖案COP2可包含其線寬小於第二寬度WI2的區。然而，由於添加第二校正圖案COP2及第二寬度輪廓CT_W2，第二調整圖案COP_A2的最小線寬可滿足第二寬度WI2。舉例而言，第二調整圖案COP_A2的最小線寬可滿足線寬的遮罩規則的規格。舉例而言，由於第二校正圖案COP2的遮罩規則的線寬規格為第二寬度WI2，經由「OR」操作產生的第二調整圖案COP_A2可具有第二寬度WI2作為其最小線寬以滿足線寬的遮罩規則的規格。
第一調整圖案COP_A1及第二調整圖案COP_A2可滿足遮罩規則的線寬規格。換言之，第一調整圖案COP_A1及第二調整圖案COP_A2可為藉由自第一校正圖案COP1及第二校正圖案COP2移除違反線寬的遮罩規則的錯誤而獲得的結果。
參考圖4及圖11，可藉由自第一調整圖案COP_A1及第二調整圖案COP_A2減去空間輪廓CT_S來分別產生第一清除圖案COP_B1及第二清除圖案COP_B2（在S325中）。
可對第一調整圖案COP_A1及空間輪廓CT_S執行布林「SUB」操作。「SUB」操作可包含自第一調整圖案COP_A1移除與空間輪廓CT_S交疊的第一調整圖案COP_A1的區。第一清除圖案COP_B1可經由「SUB」操作根據第一調整圖案COP_A1產生。
可對第二調整圖案COP_A2及空間輪廓CT_S執行布林「SUB」操作。「SUB」操作可包含自第二調整圖案COP_A2移除與空間輪廓CT_S交疊的第二調整圖案COP_A2的區。第二清除圖案COP_B2可經由「SUB」操作根據第二調整圖案COP_A2產生。
第一校正圖案COP1與第二校正圖案COP2之間的最小空間可小於第一空間SP1。然而，由於移除與空間輪廓CT_S交疊的第一調整圖案COP_A1及第二調整圖案COP_A2的區，故第一清除圖案COP_B1與第二清除圖案COP_B2之間的最小空間可滿足第一空間SP1。由於第一空間SP1可為由遮罩規則界定的第一校正圖案COP1與第二校正圖案COP2之間的最小空間，故第一清除圖案COP_B1與第二清除圖案COP_B2之間的最小空間（即，第一空間SP1）可滿足第一校正圖案COP1與第二校正圖案COP2之間的空間的遮罩規則的規格。
第一清除圖案COP_B1及第二清除圖案COP_B2可滿足鄰近圖案之間的空間的遮罩規則的規格。換言之，第一清除圖案COP_B1及第二清除圖案COP_B2可為藉由自第一調整圖案COP_A1及第二調整圖案COP_A2移除違反空間的遮罩規則的錯誤而獲得的結果。舉例而言，第一清除圖案COP_B1及第二清除圖案COP_B2可為藉由自第一校正圖案COP1及第二校正圖案COP2移除違反遮罩規則的部分而獲得的結果。第一清除圖案COP_B1及第二清除圖案COP_B2可作為遮罩資料MD輸出，自作為結果的所述遮罩資料移除違反遮罩規則的所有錯誤。
遮罩資料MD的第一清除圖案COP_B1可包含在第一方向D1上彼此相對的第一側LE1及第二側LE2。第一側LE1及第二側LE2中的各者可為由使用第一寬度輪廓CT_W1的修改而獲得的結果，且可具有線性形狀而非曲線形狀。第一側LE1與第二側LE2之間的空間可具有第一寬度WI1。由於第一側LE1及第二側LE2可不與空間輪廓CT_S交疊，且可不受「SUB」操作影響，因此第一調整圖案COP_A1亦可包含彼此相對的第一側LE1及第二側LE2，且第一側LE1與第二側LE2之間的空間可對應於最小線寬，且第一側LE1及第二側LE2可具有線性形狀。
第一清除圖案COP_B1及第二清除圖案COP_B2可分別包含彼此相對的第三側LE3及第四側LE4。第三側LE3及第四側LE4中的各者可為由使用空間輪廓CT_S的修改而獲得的結果，且可具有線性形狀而非曲線形狀。第三側LE3與第四側LE4之間的空間可為第一空間SP1。
第一清除圖案COP_B1可包含在第一方向D1上與第四側LE4相對的第五側LE5。第五側LE5可為由第二寬度輪廓CT_W2修改的結果，且可具有線性形狀而非曲線形狀。第四側LE4與第五側LE5之間的空間可具有第二寬度WI2。可基於可包含經由資料製備步驟獲得的第一清除圖案COP_B1及第二清除圖案COP_B2的輸出的遮罩資料MD來製造光遮罩（在S40中）。
圖12為示出根據比較實例的MRC步驟的佈局平面圖。參考圖12，可對作為圖7的曲線OPC的結果的第一校正圖案COP1及第二校正圖案COP2執行遮罩規則檢查（MRC）步驟。根據比較實例，可由偏置第一點CP1及第二點CP2中的各者的方法來修改經由MRC步驟的圖案的錯誤。
可改變第一校正圖案COP1的第一點CP1中的一些的位置。可針對每一點執行第一點CP1的位置的改變或修改。在此情況下，第一校正圖案COP1的輪廓可改變為波紋形狀。舉例而言，當與MRC規格相比產生極小曲線形狀時，可經常發生清除之後的非預期的形狀改變。作為實例，可移動第一點CP1以使得連接第一點的線彼此相交，且在此情況下，可發生引起輪廓的扭結的相交問題ITP。
對於第二校正圖案COP2，可以相同方式改變第二點CP2中的一些的位置。因此，第二校正圖案COP2的輪廓可改變為波紋形狀，且在某些情況下可發生相交問題ITP。
如在比較實例中，在執行移動各點CP1或點CP2的步驟以移除遮罩規則中的錯誤的情況下，清除圖案的最終形狀中可存在錯誤。為了解決此問題，若考慮到相鄰點之間的關係而修改各點，則操作可變為太複雜的，且因此可降低MRC步驟中的效率。
相比之下，在根據本發明概念的實施例的MRC步驟中，不同於圖12的比較實例，相鄰點之間的相交問題ITP可不發生，且經執行以獲得清除圖案的操作可為簡單及有效的。換言之，根據本發明概念的實施例，可以簡單及有效的方式對曲線OPC結果執行MRC清除步驟。
圖13為示出根據本發明概念的實施例的光遮罩的平面圖。參考圖2及圖13，可基於經由資料製備步驟S30獲得的圖11的遮罩資料MD來製造光遮罩1400（在S40中）。光遮罩1400可包含影像圖案IM。可基於圖11的第一清除圖案COP_B1及第二清除圖案COP_B2來形成影像圖案IM。可藉由使設置於玻璃基底上的鉻層圖案化以包含影像圖案IM來製造光遮罩1400。舉例而言，在遮罩資料製備步驟S30之後且在微影製程之前，可執行將遮罩資料轉換成像素資料的製程。在產生像素資料之後，可基於像素資料藉由在遮罩基底上照射電子束或多個電子束來執行諸如電子束寫入製程的微影製程。在微影製程之後，可執行諸如例如顯影、蝕刻以及清潔的一系列製程以完成光遮罩1400。
光遮罩1400可包含透明區及不透明區。不透明區可經組態以防止光從中穿過。相比之下，透明區可經組態以傳輸自圖3的光源1200發射的光。可將穿過光遮罩1400的光提供至圖3的基底SUB。舉例而言，當使用負型光阻來執行微影製程時，影像圖案IM可為光遮罩1400的透明區。
圖14及圖15為示出使用圖13的光遮罩1400執行的微影製程的概念圖。參考圖14，圖3的光源1200可經組態以將光發射至光遮罩1400。發射的光可穿過影像圖案IM的透明區，且可提供至基底SUB上的光阻層PRL（例如，經由曝光製程）。光阻層PRL的區可變為光阻圖案PRP，光照射至所述光阻層上。光阻圖案PRP可形成為與先前參考圖7描述的模擬影像DIM1及模擬影像DIM2具有相同的形狀及大小。
參考圖15，可執行顯影製程以保留光阻圖案PRP且移除光阻層PRL的剩餘部分。基底SUB上的蝕刻目標層TGL可使用左側光阻圖案PRP作為蝕刻遮罩來圖案化。因此，可實現基底SUB上的所需圖案TGP。圖案TGP可形成為具有與先前參考圖5描述的設計圖案DP1及設計圖案DP2相同的形狀及大小。因此，藉由使用此方法在各層中形成目標圖案，可製造半導體裝置（在圖2的S50中）。
圖16及圖18為示出根據本發明概念的實施例的製造半導體裝置的方法的平面圖。圖17A、圖17B、圖17C以及圖17D為橫截面圖，其沿著圖16的線A-A'、線B-B'、線C-C'以及線D-D'分別截取。圖19A、圖19B、圖19C以及圖19D為橫截面圖，其沿著圖18的線A-A'、線B-B'、線C-C'以及線D-D'分別截取。
參考圖16及圖17A至圖17D，邏輯單元LC可設置於基底SUB上。構成邏輯電路的邏輯電晶體可形成於邏輯單元LC上。
基底SUB可包含第一主動區PR及第二主動區NR。在本發明概念的實施例中，第一主動區PR可為p通道金屬氧化物半導體場效電晶體（p-channel metal oxide semiconductor field effect transistor；PMOSFET）區，且第二主動區NR可為n通道金屬氧化物半導體場效電晶體（n-channel metal oxide semiconductor field effect transistor；NMOSFET）區。基底SUB可為由矽（Si）、鍺（Ge）或矽鍺（SiGe）製成的半導體基底或由化合物半導體材料製成的基底。作為實例，基底SUB可為矽（Si）晶圓。替代地，基底SUB可包含但不限於絕緣體上矽（silicon-on-insulator；SOI）、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦（InSb）、鉛碲（PbTe）化合物、砷化銦（InAs）、磷化銦（InP）、砷化鎵（GaAs）、磷化鎵（GaP）或銻化鎵（GaSb）。此外，基底SUB可包含一或多個半導體層或結構且可包含半導體裝置的主動或可操作部分。
第二溝渠TR2可形成於基底SUB的上部部分中以界定第一主動區PR及第二主動區NR。第二溝渠TR2可定位於第一主動區PR與第二主動區NR之間。可在第一方向D1上彼此間隔開，其中第二溝渠TR2插入於第一主動區PR與第二主動區NR之間。第一主動區PR及第二主動區NR中的各者可在不同於（例如垂直於）第一方向D1的第二方向D2上延伸。
第一主動圖案AP1及第二主動圖案AP2可分別形成於第一主動區PR及第二主動區NR上。第一主動圖案AP1及第二主動圖案AP2可在第一方向D1上配置，且可在第二方向D2上彼此平行延伸。第一主動圖案AP1及第二主動圖案AP2中的各者可為基底SUB的豎直突出部分。第一溝渠TR1可形成於第一主動圖案AP1的鄰近者之間及第二主動圖案AP2的鄰近者之間以分別界定第一主動圖案AP1及第二主動圖案AP2。第一溝渠TR1可比第二溝渠TR2淺。
裝置隔離層ST可經形成以填充第一溝渠TR1及第二溝渠TR2。裝置隔離層ST可包含氧化矽（SiO 2）層。第一主動圖案AP1及第二主動圖案AP2的上部部分可在裝置隔離層ST上方豎直地突出（例如，參見圖17D）。第一主動圖案AP1及第二主動圖案AP2的上部部分中的各者可為鰭形圖案。裝置隔離層ST可不覆蓋第一主動圖案AP1及第二主動圖案AP2的上部部分，且可覆蓋第一主動圖案AP1及第二主動圖案AP2的下部側表面。在本發明概念的實施例中，襯墊絕緣層可設置於裝置隔離層ST與第一主動圖案AP1及第二主動圖案AP2之間。
第一源極/汲極區SD1可形成於第一主動圖案AP1的上部部分中。第一源極/汲極區SD1可為第一導電型（例如p型）的雜質區。第一通道區CH1可插入於一對第一源極/汲極區SD1之間，且可將一對第一源極/汲極區SD1彼此連接。第二源極/汲極區SD2可形成於第二主動圖案AP2的上部部分中。第二源極/汲極區SD2可為第二導電型（例如n型）的雜質區。第二通道區域CH2可插入於一對第二源極/汲極區SD2之間，且可將一對第二源極/汲極區SD2彼此連接。
可由選擇性磊晶生長（selective epitaxial growth；SEG）製程形成第一源極/汲極區SD1及第二源極/汲極區SD2。亦即，第一源極/汲極區SD1及第二源極/汲極區SD2可為磊晶圖案。
第一源極/汲極區SD1可由半導體材料（例如，SiGe）形成或包含半導體材料，所述半導體材料的晶格常數大於基底SUB的半導體材料的晶格常數。在此情況下，第一源極/汲極區SD1可將壓縮應力施加於第一通道區域CH1上。舉例而言，PMOSFET源極及汲極區（例如，第一源極/汲極區SD1）中的矽鍺（SiGe）引起通道（例如，第一通道區CH1）中的單軸壓縮應變，進而增加電洞遷移率。作為實例，第二源極/汲極區SD2可由與基底SUB相同的半導體材料（例如，Si）形成或包含與基底SUB相同的半導體材料。在本發明概念的實施例中，第二源極/汲極區SD2可由單晶矽（sc-Si）形成或包含單晶矽。替代地，第二源極/汲極圖案SD2可包含碳化矽（SiC）。
閘極電極GE可經形成以跨越第一主動圖案AP1及第二主動圖案AP2且在第一方向D1上延伸，且可在第二方向D2上以固定間距配置。閘極電極GE可與第一通道區CH1及第二通道區CH2豎直交疊。閘極電極GE中的各者可經設置以面向第一通道區CH1及第二通道區CH2中的各者的頂部表面及相對側表面。
返回參考圖17D，閘極電極GE可形成於第一通道區CH1的第一頂部表面TS1及第一通道區CH1的至少一個第一側表面SW1上。閘極電極GE可形成於第二通道區CH2的第二頂部表面TS2及第二通道區CH2的至少一個第二側表面SW2上。換言之，根據本實施例的電晶體可為三維鰭場效電晶體（例如，FinFET），其中閘極電極GE經設置以三維方式環繞通道區CH1及通道區域CH2。
返回參考圖16及圖17A至圖17D，一對閘極間隔件GS可形成於閘極電極GE中的各者的相對側表面上。閘極間隔件GS可在第一方向D1上沿著閘極電極GE延伸。閘極間隔件GS可用於使閘極電極GE與將在下文描述的主動觸點AC電分離。閘極間隔件GS的頂部表面可高於閘極電極GE的頂部表面。閘極間隔件GS的頂部表面可與將在下文描述的第一層間絕緣層ILD1的頂部表面共面。閘極間隔件GS可由碳氮化矽（SiCN）、氮氧矽碳（SiCON）或氮化矽（Si 3N 4）中的至少一者形成或包含碳氮化矽（SiCN）、氮氧矽碳（SiCON）或氮化矽（Si 3N 4）中的至少一者。作為另一實例，閘極間隔件GS可包含含有碳氮化矽（SiCN）、氮氧化矽碳（SiCON）或氮化矽（Si 3N 4）中的至少兩者的多層。
閘極封蓋圖案GP可設置於閘極電極GE中的各者上。閘極封蓋圖案GP可在第一方向D1上沿著閘極電極GE延伸。閘極封蓋圖案GP可由將在下文描述的相對於第一層間絕緣層ILD1及第二層間絕緣層ILD2具有蝕刻選擇性的材料形成或包含相對於第一層間絕緣層ILD1及第二層間絕緣層ILD2具有蝕刻選擇性的材料。舉例而言，閘極封蓋圖案GP可由氮氧化矽（SiON）、碳氮化矽（SiCN）、氮氧化矽碳（SiCON）或氮化矽（Si 3N 4）中的至少一者形成或包含氮氧化矽（SiON）、碳氮化矽（SiCN）、氮氧化矽碳（SiCON）或氮化矽（Si 3N 4）中的至少一者。
閘極絕緣層GI可形成於閘極電極GE與第一主動圖案AP1之間及閘極電極GE與第二主動圖案AP2之間。閘極絕緣層GI可沿著在其上的閘極電極GE的底部表面延伸。作為實例，閘極絕緣層GI可覆蓋第一通道區CH1的第一頂部表面TS1及第一側表面SW1。閘極絕緣層GI可覆蓋第二通道區CH2的第二頂部表面TS2及第二側表面SW2。閘極絕緣層GI可覆蓋閘極電極GE下方的裝置隔離層ST的頂部表面（例如，參見圖17D）。
在本發明概念的實施例中，閘極絕緣層GI可由高k介電材料形成或包含高k介電材料，高k介電材料的介電常數高於氧化矽（SiO 2）層的介電常數。作為實例，高k介電材料可包含例如以下中的至少一者：氧化鉿（HfO 2）、氧化鉿矽（HfSiO 4）、氧化鉿鋯（HfZrO 4）、氧化鉿鉭（Hf 2Ta 2O 9）、氧化鉿鋁（HfAlO 3）、氧化鑭（La 2O 3）、氧化鑭鋁（LaAlO 3）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSiO 4）、氧化鉭（Ta 2O 5）、氧化鈦（TiO 2）、氧化鋇鍶鈦（BaSrTi 2O 6）、氧化鋇鈦（BaTiO 3）、氧化鍶鈦（SrTiO 3）、氧化鋰（Li 2O）、氧化鋁（Al 2O 3）、氧化鉛鈧鉭（Pb(Sc,Ta)O 3）或鈮酸鉛鋅[Pb(Zn 1/3Nb 2/3)O 3]。
閘極電極GE可包含第一金屬圖案及形成於第一金屬圖案上的第二金屬圖案。第一金屬圖案可設置於閘極絕緣層GI上且靠近第一通道區CH1及第二通道區CH2。第一金屬圖案可包含功可用於調整電晶體的臨限電壓的功函數金屬。藉由調整第一金屬圖案的厚度及組成物，可獲得具有所需臨限電壓的電晶體。
第一金屬圖案可包含金屬氮化物層。舉例而言，第一金屬圖案可由氮（N）及至少一種金屬材料形成或包含氮（N）及至少一種金屬材料，金屬材料選自包含例如鈦（Ti）、鉭（Ta）、鋁（Al）、鎢（W）以及鉬（Mo）的族群。在本發明概念的實施例中，第一金屬圖案可更包含碳（C）。在本發明概念的實例實施例中，第一金屬圖案可控制功函數，且可包含選自例如以下的一或多個：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、碳氮化鈦鋁（TiAlCN）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、氮化鈮（NbN）、碳化鈮（NbC）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）以及其組合。第一金屬圖案可包含多個堆疊的功函數金屬層。
第二金屬圖案可由金屬材料形成或包含金屬材料，金屬材料的電阻低於第一金屬圖案。舉例而言，第二金屬圖案可包含選自包含例如鎢（W）、鋁（Al）、鈦（Ti）、鉭（Ta）、釕（Ru）、鈦鋁（TiAl）、銅（Cu）、鈷（Co）、鎳（Ni）、鉑（Pt）、鎳鉑（NiPt）、鈮（Nb）、鉬（Mo）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）以及其組合的族群的至少一種金屬材料。
第一層間絕緣層ILD1可形成於基底SUB上。第一層間絕緣層ILD1可經形成以覆蓋閘極間隔件GS及第一源極/汲極區SD1及第二源極/汲極區SD2。第一層間絕緣層ILD1的頂部表面可與閘極封蓋圖案GP的頂部表面及閘極間隔件GS的頂部表面大體上共面。第二層間絕緣層ILD2可形成於第一層間絕緣層ILD1上以覆蓋閘極封蓋圖案GP。在本發明概念的實施例中，第一層間絕緣層ILD1及第二層間絕緣層ILD2可由氧化矽（SiO 2）形成或包含氧化矽。
在第二方向D2上彼此相對的一對劃分結構DB可形成於邏輯單元LC的兩側處。劃分結構DB可在第一方向D1上延伸且可平行於閘極電極GE。劃分結構DB可經設置以穿透第一層間絕緣層ILD1及第二層間絕緣層ILD2且可延伸至第一主動圖案AP1及第二主動圖案AP2中。劃分結構DB可經設置以穿透第一主動圖案AP1及第二主動圖案AP2中的各者的上部部分。劃分結構DB可將邏輯單元LC的第一主動區PR及第二主動區NR與相鄰邏輯單元的主動區分離。
主動觸點AC可經形成以穿透第一層間絕緣層ILD1及第二層間絕緣層ILD2且電連接及分別連接至第一源極/汲極區SD1及第二源極/汲極區SD2。主動觸點AC中的各者可設置於一對閘極電極GE之間。一對主動觸點AC可在第二方向D2上配置，且可與插入在一對主動觸點AC之間的閘極電極GE彼此間隔開。
主動觸點AC可為自對準觸點。舉例而言，主動觸點AC可由使用閘極封蓋圖案GP及閘極間隔件GS的自對準製程來形成。在本發明概念的實施例中，主動觸點AC可覆蓋閘極間隔件GS的側表面的至少一部分。在本發明概念的實施例中，主動觸點AC可經設置以覆蓋閘極封蓋圖案GP的頂部表面的一部分。
矽化圖案SC可形成於主動觸點AC與第一源極/汲極區SD1之間及主動觸點AC與第二源極/汲極區SD2之間以提供可靠的金屬半導體觸點且降低主動觸點AC與第一源極/汲極區SD1之間及主動觸點AC與第二源極/汲極區SD2之間的電阻。主動觸點AC可經由矽化圖案SC電連接至源極/汲極區SD1或源極/汲極區SD2。主動觸點AC的底部表面可低於第一源極/汲極區SD1及第二源極/汲極區SD2的頂部表面。然而，本發明概念不限於此。舉例而言，在本發明概念的實例實施例中，主動觸點AC的底部表面可形成於與第一源極/汲極區SD1及第二源極/汲極區SD2的頂部表面的平面相同的平面上。矽化圖案SC可由金屬矽化物材料中的至少一者或包含金屬矽化物材料中的至少一者（例如，矽化鈦（TiSi 2）、矽化鉭（TaSi 2）、矽化鎢（WSi 2）、矽化鎳（NiSi 2）或矽化鈷（CoSi 2））。
閘極觸點GC可經形成以穿透第二層間絕緣層ILD2及閘極封蓋圖案GP且電連接至閘極電極GE。在本發明概念的實施例中，上部絕緣圖案UIP可形成於鄰近閘極觸點GC的主動觸點AC中的各者上，如圖17B中所繪示。在此情況下，可防止閘極觸點GC與鄰近於其的主動觸點AC接觸且從而防止在閘極觸點GC與主動觸點AC之間發生短路問題。
主動觸點AC及閘極觸點GC中的各者可包含導電圖案FM及封閉導電圖案FM的障壁圖案BM。舉例而言，導電圖案FM可由金屬材料中的至少一者形成或包含金屬材料中的至少一者（例如，鋁（Al）、銅（Cu）、鎢（W）、鉬（Mo）以及鈷（Co））。障壁圖案BM可經設置以覆蓋導電圖案FM的側表面及底部表面。在本發明概念的實施例中，障壁圖案BM可包含兩個層，諸如金屬層及金屬氮化物層。金屬層可由例如鈦（Ti）、鉭（Ta）、鎢（W）、鎳（Ni）、鈷（Co）或鉑（Pt）中的至少一者形成或包含鈦（Ti）、鉭（Ta）、鎢（W）、鎳（Ni）、鈷（Co）或鉑（Pt）中的至少一者。金屬氮化物層可由例如氮化鈦（TiN）、氮化鉭（TaN）、氮化鎢（WN）、氮化鎳（NiN）、氮化鈷（CoN）或氮化鉑（PtN）中的至少一者形成或包含氮化鈦（TiN）、氮化鉭（TaN）、氮化鎢（WN）、氮化鎳（NiN）、氮化鈷（CoN）或氮化鉑（PtN）中的至少一者。
在本發明概念的實施例中，主動觸點AC及閘極觸點GC的形成可包含使層間絕緣層ILD1及層間絕緣層ILD2圖案化以形成接觸孔且用障壁圖案BM及導電圖案FM填充接觸孔。可使用先前參考圖14及圖15描述的微影製程來執行用於形成接觸孔的圖案化製程。可經由先前參考圖4至圖13描述的資料製備步驟S30來製造用於形成主動觸點AC及閘極觸點GC（即，接觸孔）的光遮罩。換言之，可經由參考圖4至圖13描述的曲線OPC步驟S31及MRC步驟S32來製造用於形成主動觸點AC及閘極觸點GC的光遮罩。
參考圖18及圖19A至圖19D，第三層間絕緣層ILD3可形成於第二層間絕緣層ILD2上。第一通孔VI1可形成於第三層間絕緣層ILD3中。第四層間絕緣層ILD4可形成於第三層間絕緣層ILD3上。互連線M1_R1、互連線M1_R2以及互連線M1_I可形成於第四層間絕緣層ILD4中。互連線M1_R1、互連線M1_R2以及互連線M1_I可包含第一電力線M1_R1、第二電力線M1_R2以及下部互連線M1_I。
返回參考圖18，第一電力線M1_R1及第二電力線M1_R2可在第二方向D2上延伸以跨越邏輯單元LC。在本發明概念的實施例中，下部互連線M1_I可安置於第一下部電力線M1_R1與第二下部電力線M1_R2之間。在本發明概念的實施例中，汲極電壓VDD及源極電壓VSS可分別施加至第一下部電力線M1_R1及第二下部電力線M1_R2。下部互連線M1_I可為在第二方向D2上延伸的線形或條形圖案。
互連線M1_R1、互連線M1_R2以及互連線M1_I以及其下的第一通孔VI1可構成第一金屬層M1。在本發明概念的實施例中，互連線M1_R1、互連線M1_R2以及互連線M1_I以及其下的第一通孔VI1可由金屬材料中的至少一者形成或包含金屬材料中的至少一者（例如，鋁（Al）、銅（Cu）、鎢（W）、鉬（Mo）以及鈷（Co））。第一通孔VI1可插入於互連線與主動觸點AC或閘極觸點GC之間以使其彼此電連接。在本發明概念的實施例中，額外金屬層可進一步形成於第一金屬層M1上。
在本發明概念的實施例中，先前參考圖14及圖15描述的微影製程可作為圖案化製程的一部分來執行以形成互連線M1_R1、互連線M1_R2以及互連線M1_I。舉例而言，為了形成互連線M1_R1、互連線M1_R2以及互連線M1_I，電晶體可形成於基底SUB上，第四層間絕緣層ILD4可形成於電晶體上，且互連線M1_R1、互連線M1_R2以及互連線M1_I可形成於第四層間絕緣層ILD4中。光阻圖案PRP可界定用於在圖案化製程期間形成互連線M1_R1、互連線M1_R2以及互連線M1_I的遮罩圖案。可經由先前參考圖4至圖13描述的資料製備步驟S30來製造用於形成互連線M1_R1、互連線M1_R2以及互連線M1_I的光遮罩。換言之，可經由參考圖4至圖13描述的曲線OPC步驟S31及MRC步驟S32來製造用於形成互連線M1_R1、互連線M1_R2以及互連線M1_I的光遮罩。
在根據本發明概念的實施例的資料製備步驟中，曲線OPC可用於提供高度精確的遮罩資料。在根據本發明概念的實施例的資料製備步驟中，藉由使用曲線校正圖案的寬度構架及空間構架，可以有效及快速的方式執行遮罩規則檢查。因此，可快速地產生高度精確的遮罩資料。
儘管已特定繪示及描述本發明概念的實例實施例，但所屬領域中具有通常知識者將理解，在不脫離如在隨附申請專利範圍中所限定的本發明概念的精神及範疇的情況下，可對此等實施例進行形式及細節上的變化。
10:中央處理單元 30:工作記憶體 32:佈局設計工具 34:光學近接校正工具 50:輸入輸出單元 70:輔助儲存器 90:系統互連器 1000:光微影系統 1200:光源 1400:光遮罩 1600:減小投影設備 1800:基底載物台 A-A'、B-B'、C-C'、D-D':線 AC:主動觸點 AP1:第一主動圖案 AP2:第二主動圖案 BM:障壁圖案 CH1:第一通道區 CH2:第二通道區 COP_A1:第一調整圖案 COP_A2:第二調整圖案 COP_B1:第一清除圖案 COP_B2:第二清除圖案 COP1:第一校正圖案 COP2:第二校正圖案 CP1:第一點 CP2:第二點 CT_S:空間輪廓 CT_W1:第一寬度輪廓 CT_W2:第二寬度輪廓 D1:第一方向 D2:第二方向 DB:劃分結構 DIM1:第一模擬影像 DIM2:第二模擬影像 DP1:第一設計圖案 DP2:第二設計圖案 DTP1:第一目標圖案 DTP2:第二目標圖案 FM:導電圖案 GC:閘極觸點 GE:閘極電極 GI:閘極絕緣層 GP:閘極封蓋圖案 GS:閘極間隔件 ILD1:第一層間絕緣層 ILD2:第二層間絕緣層 ILD3:第三層間絕緣層 ILD4:第四層間絕緣層 IM:影像圖案 ITP:相交問題 LC:邏輯單元 LE1:第一側 LE2:第二側 LE3:第三側 LE4:第四側 LE5:第五側 LO:佈局 M1:第一金屬層 M1_I:下部互連線 M1_R1:第一電力線 M1_R2:第二電力線 MD:遮罩資料 NR:第二主動區 P1:單點光源 PR:第一主動區 PRL:光阻層 PRP:光阻圖案 S10、S20、S30、S31、S311、S312、S32、S321、S322、S323、S324、S325、S30、S40、S50:步驟 SC:矽化圖案 SD1:第一源極/汲極區 SD2:第二源極/汲極區 SK_S:空間構架 SK_W1:第一寬度構架 SK_W2:第二寬度構架 SP1:第一空間 ST:裝置隔離層 SUB:基底 SW1:第一側表面 SW2:第二側表面 TGL:蝕刻目標層 TGP:圖案 TR1:第一溝渠 TR2:第二溝渠 TS1:第一頂部表面 TS2:第二頂部表面 UIP:上部絕緣圖案 VDD:汲極電壓 VI1:第一通孔 VSS:源極電壓 WI1:第一寬度 WI2:第二寬度
自結合隨附圖式進行的以下詳細描述將更清楚地理解本發明概念的實施例，在隨附圖式中： 圖1為示出根據本發明概念的實施例的用於執行半導體設計製程的電腦系統的方塊圖。 圖2為示出根據本發明概念的實施例的設計及製造半導體裝置的方法的流程圖。 圖3為示出根據本發明概念的實施例的使用光遮罩的微影系統的概念圖。 圖4為示意性地示出根據本發明概念的實施例的光學近接校正製程的一些步驟的流程圖。 圖5至圖11為示出圖4的光學近接校正製程的佈局平面圖。 圖12為示出根據比較實例的遮罩規則檢查（MRC）步驟的佈局平面圖。 圖13為示出根據本發明概念的實施例的光遮罩的平面圖。 圖14及圖15為示出使用圖13的光遮罩執行的微影製程的概念圖。 圖16及圖18為示出根據本發明概念的實施例的製造半導體裝置的方法的平面圖。 圖17A、圖17B、圖17C以及圖17D為橫截面圖，其沿著圖16的線A-A'、線B-B'、線C-C'以及線D-D'分別截取。 圖19A、圖19B、圖19C以及圖19D為橫截面圖，其沿著圖18的線A-A'、線B-B'、線C-C'以及線D-D'分別截取。 由於圖1至圖19D中的圖式意欲出於說明性目的，因此圖式中的元件未必按比例繪製。舉例而言，元件中的一些可出於清楚的目的增大或放大。
S10、S20、S30、S31、S32、S40、S50:步驟

Claims (20)

  1. 一種製造半導體裝置的方法，包括： 對佈局執行光學近接校正步驟以產生校正圖案，所述校正圖案具有曲線形狀； 對所述校正圖案執行遮罩規則檢查步驟以產生遮罩資料；以及 使用光遮罩在基底上形成光阻圖案，所述光遮罩是基於所述遮罩資料而製造， 其中所述遮罩規則檢查步驟包括： 在所述校正圖案中產生寬度構架； 根據所述寬度構架產生滿足線寬的遮罩規則的規格的寬度輪廓；以及 添加所述校正圖案及所述寬度輪廓以產生調整圖案。
  2. 如請求項1所述的製造半導體裝置的方法，其中所述調整圖案的最小線寬滿足所述線寬的所述遮罩規則的所述規格。
  3. 如請求項2所述的製造半導體裝置的方法，其中所述調整圖案包括彼此相對的第一側及第二側， 所述第一側與所述第二側之間的空間對應於所述最小線寬，且 所述第一側及所述第二側各自具有線性形狀。
  4. 如請求項1所述的製造半導體裝置的方法，其中所述光學近接校正步驟包括： 根據所述佈局的設計圖案產生目標圖案；以及 產生允許光學近接校正模擬影像對應於所述目標圖案的多個點， 其中所述點連接以界定所述校正圖案的所述曲線形狀。
  5. 如請求項4所述的製造半導體裝置的方法，其中使用位置資訊對所述校正圖案的所述點執行產生所述寬度構架。
  6. 如請求項1所述的製造半導體裝置的方法，其中所述校正圖案包括彼此鄰近的第一校正圖案及第二校正圖案，且 所述遮罩規則檢查步驟更包括： 在所述第一校正圖案與所述第二校正圖案之間產生空間構架； 根據所述空間構架產生滿足所述第一校正圖案與所述第二校正圖案之間的空間的所述遮罩規則的規格的空間輪廓；以及 藉由自所述調整圖案減去所述空間輪廓來產生清除圖案。
  7. 如請求項6所述的製造半導體裝置的方法，其中所述清除圖案包括根據所述第一校正圖案及所述第二校正圖案分別產生的第一清除圖案及第二清除圖案，且 所述第一清除圖案與所述第二清除圖案之間的最小空間滿足所述第一校正圖案與所述第二校正圖案之間的所述空間的所述遮罩規則的所述規格。
  8. 如請求項7所述的製造半導體裝置的方法，其中所述第一清除圖案及所述第二清除圖案分別包括面向彼此的第一側及第二側， 所述第一側與所述第二側之間的空間對應於所述最小空間，且 所述第一側及所述第二側各自具有線性形狀。
  9. 如請求項1所述的製造半導體裝置的方法，其中添加所述校正圖案及所述寬度輪廓包括執行布林（Boolean）「OR」操作。
  10. 如請求項1所述的製造半導體裝置的方法，更包括： 在所述基底上形成電晶體； 在所述電晶體上形成層間絕緣層；以及 在所述層間絕緣層中形成互連線， 其中所述光阻圖案界定用於形成所述互連線的遮罩。
  11. 一種製造半導體裝置的方法，包括： 對佈局執行光學近接校正步驟以產生彼此鄰近的第一校正圖案及第二校正圖案，且所述第一校正圖案及所述第二校正圖案中的每一者具有曲線形狀； 對所述第一校正圖案及所述第二校正圖案執行遮罩規則檢查步驟以產生遮罩資料；以及 使用光遮罩在基底上形成光阻圖案，所述光遮罩是基於所述遮罩資料而製造， 其中所述遮罩規則檢查步驟包括： 在所述第一校正圖案與所述第二校正圖案之間產生空間構架； 根據所述空間構架產生滿足所述第一校正圖案與所述第二校正圖案之間的空間的遮罩規則的規格的空間輪廓；以及 自所述第一校正圖案及所述第二校正圖案減去所述空間輪廓以分別產生第一清除圖案及第二清除圖案。
  12. 如請求項11所述的製造半導體裝置的方法，其中所述光學近接校正步驟包括： 根據所述佈局的第一設計圖案及第二設計圖案分別產生第一目標圖案及第二目標圖案；以及 產生允許第一光學近接校正模擬影像及第二光學近接校正模擬影像分別對應於所述第一目標圖案及所述第二目標圖案的第一點及第二點， 其中所述第一點連接以界定所述第一校正圖案的所述曲線形狀，且 所述第二點連接以界定所述第二校正圖案的所述曲線形狀。
  13. 如請求項12所述的製造半導體裝置的方法，其中使用位置資訊對所述第一校正圖案的所述第一點及所述第二校正圖案的所述第二點執行產生所述空間構架。
  14. 如請求項11所述的製造半導體裝置的方法，其中所述遮罩規則檢查步驟更包括： 在所述第一校正圖案及所述第二校正圖案中分別產生第一寬度構架及第二寬度構架； 根據所述第一寬度構架及所述第二寬度構架分別產生滿足線寬的所述遮罩規則的規格的第一寬度輪廓及第二寬度輪廓； 添加所述第一校正圖案及所述第一寬度輪廓；以及 添加所述第二校正圖案及所述第二寬度輪廓。
  15. 如請求項11所述的製造半導體裝置的方法，其中所述第一清除圖案與所述第二清除圖案之間的最小空間滿足所述第一校正圖案與所述第二校正圖案之間的所述空間的所述遮罩規則的所述規格。
  16. 一種製造半導體裝置的方法，包括： 對佈局執行光學近接校正步驟以產生彼此鄰近的第一校正圖案及第二校正圖案，且所述第一校正圖案及所述第二校正圖案中的每一者具有曲線形狀； 對所述第一校正圖案及所述第二校正圖案執行遮罩規則檢查步驟以產生遮罩資料；以及 使用光遮罩在基底上形成光阻圖案，所述光遮罩是基於所述遮罩資料而製造， 其中所述遮罩規則檢查步驟包括： 根據遮罩規則，在所述第一校正圖案及所述第二校正圖案中分別產生第一寬度輪廓及第二寬度輪廓； 根據所述遮罩規則，在所述第一校正圖案與所述第二校正圖案之間產生空間輪廓；以及 基於所述第一寬度輪廓及所述第二寬度輪廓以及所述空間輪廓對所述第一校正圖案及所述第二校正圖案執行布林操作以分別產生第一清除圖案及第二清除圖案。
  17. 如請求項16所述的製造半導體裝置的方法，其中對所述第一校正圖案及所述第二校正圖案執行所述布林操作包括： 將所述第一寬度輪廓及所述第二寬度輪廓分別添加至所述第一校正圖案及所述第二校正圖案，以分別產生第一調整圖案及第二調整圖案；以及 自所述第一調整圖案及所述第二調整圖案減去所述空間輪廓以分別產生所述第一清除圖案及所述第二清除圖案。
  18. 如請求項16所述的製造半導體裝置的方法，其中所述第一清除圖案包括彼此相對的第一側及第二側， 根據所述遮罩規則，所述第一側與所述第二側之間的空間對應於最小線寬，且 所述第一側及所述第二側各自具有線性形狀。
  19. 如請求項18所述的製造半導體裝置的方法，其中所述第一清除圖案更包括第三側，且所述第二清除圖案包括面向所述第三側的第四側， 根據所述遮罩規則，所述第三側與所述第四側之間的空間對應於最小空間，且 所述第三側及所述第四側各自具有線性形狀。
  20. 如請求項16所述的製造半導體裝置的方法，其中所述第一清除圖案及所述第二清除圖案為藉由自所述第一校正圖案及所述第二校正圖案移除違反所述遮罩規則的部分而獲得的結果。
TW111128344A 2021-12-08 2022-07-28 半導體裝置的製造方法 TW202324496A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210174627A KR20230086844A (ko) 2021-12-08 2021-12-08 반도체 소자의 제조 방법
KR10-2021-0174627 2021-12-08

Publications (1)

Publication Number Publication Date
TW202324496A true TW202324496A (zh) 2023-06-16

Family

ID=86608547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128344A TW202324496A (zh) 2021-12-08 2022-07-28 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230176469A1 (zh)
KR (1) KR20230086844A (zh)
CN (1) CN116300298A (zh)
TW (1) TW202324496A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116661236B (zh) * 2023-07-28 2023-10-20 合肥晶合集成电路股份有限公司 图形修正方法及系统、光掩模版的制备方法

Also Published As

Publication number Publication date
CN116300298A (zh) 2023-06-23
KR20230086844A (ko) 2023-06-16
US20230176469A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US11398499B2 (en) Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same
US11302636B2 (en) Semiconductor device and manufacturing method of the same
US20170032074A1 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semicondutor device using the same
US20210134785A1 (en) Semiconductor device and method of fabricating the same
US20230299071A1 (en) Integrated circuit device and method
TW202324496A (zh) 半導體裝置的製造方法
TWI806282B (zh) 積體電路裝置
CN118112881A (zh) 制造光掩模的方法和制造半导体器件的方法
US20220292245A1 (en) Method of manufacturing a semiconductor device
US11921419B2 (en) Optical proximity correction method and method of fabricating a semiconductor device using the same
US11854976B2 (en) Methods of designing and fabricating a semiconductor device based on determining a least common multiple between select layout pitches
US20220179323A1 (en) Optical proximity correction method and method of fabricating a semiconductor device using the same
US20230055365A1 (en) Lithography and method of fabricating semiconductor device using the same
TW202310320A (zh) 半導體裝置及其製造方法
US20240176227A1 (en) Optical proximity correction method and photomask fabrication method using the same
US20230194974A1 (en) Methods for optical proximity correction and methods of fabricating semiconductor devices using the same
US11733604B2 (en) Optical proximity correction method and method of fabricating a semiconductor device using the same
US20240030290A1 (en) Semiconductor device having active regions of different dimensions and method of manufacturing the same
TWI847137B (zh) 積體電路裝置及其修改方法和形成方法
US11862620B2 (en) Power gating cell structure
US20230386994A1 (en) Semiconductor devices and methods of manufacturing thereof
DE102024100078A1 (de) Integrierte schaltungsvorrichtung, system und verfahren
DE102024100221A1 (de) Ic-bauteil und fertigungsverfahren