[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202145495A - 包括電容器的半導體封裝件 - Google Patents

包括電容器的半導體封裝件 Download PDF

Info

Publication number
TW202145495A
TW202145495A TW109130014A TW109130014A TW202145495A TW 202145495 A TW202145495 A TW 202145495A TW 109130014 A TW109130014 A TW 109130014A TW 109130014 A TW109130014 A TW 109130014A TW 202145495 A TW202145495 A TW 202145495A
Authority
TW
Taiwan
Prior art keywords
sub
redistribution
substrate
semiconductor
semiconductor package
Prior art date
Application number
TW109130014A
Other languages
English (en)
Inventor
嚴柱日
朴眞敬
裵漢儁
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202145495A publication Critical patent/TW202145495A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2205—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝件包括：設置在基板上方的子半導體封裝件，子半導體封裝件包括：上表面上具有晶片墊的子半導體晶片，圍繞子半導體晶片的側表面的模製層，以及形成在子半導體晶片和模製層上方的重分佈層，重分佈層包括重分佈傳導層，重分佈傳導層連接至子半導體晶片的晶片墊並延伸到模製層的邊緣，同時在其端部具有重分佈墊；第一子封裝件互連件，其連接至重分佈墊，以電連接子半導體晶片和基板；電容器，其形成在模製層中，並且包括第一電極、第二電極以及主體部分，第一電極和第二電極具有分別連接至重分佈傳導層的上表面。

Description

包括電容器的半導體封裝件
本申請案涉及半導體封裝件，並且更具體地，涉及包括電容器的半導體封裝件。 相關申請的交叉引用
本申請案主張於2020年5月22日提交的韓國專利申請案第10-2020-0061540號的優先權，其全部內容通過引用合併於此。
近來，對半導體裝置的高速操作和大容量數據處理的需求已經增加。為此，需要增加同時向半導體裝置發送的信號數量或信號傳輸速度。
然而，存在的問題在於隨著半導體裝置以高速操作以及同時發送的信號數量增加，電源/接地雜訊增加。因此，當前使用一種向電力傳輸路徑添加用於穩定電源/接地供電的電容器（即，去耦合電容器）的方法。
在實施方式中，一種半導體封裝件可以包括：基板；子半導體封裝件，其設置於基板上方，子半導體封裝件包括：子半導體晶片，其上表面上具有晶片墊；模製層，其圍繞子半導體晶片的側表面；以及重分佈層，其形成在子半導體晶片和模製層上方，重分佈層包括重分佈傳導層，重分佈傳導層連接至子半導體晶片的晶片墊並延伸到模製層的邊緣，同時在其端部具有重分佈墊；第一子封裝件互連件，其連接至重分佈墊，以電連接子半導體晶片和基板；電容器，其形成在模製層中並且包括第一電極、第二電極以及在第一電極和第二電極之間的主體部分，第一電極和第二電極具有分別連接至重分佈傳導層的上表面；以及至少一個主半導體晶片，其形成在子半導體封裝件上方並電連接至基板。
在下文中，將參照附圖詳細描述本揭示內容的各種實施方式。
附圖不一定按比例繪製。在一些情況下，附圖中的至少一些結構的比例可能已經被誇大，以便清楚地例示所描述的實施方式的一些特徵。在具有多層結構的兩個或更多個層的附圖或描述中呈現特定示例時，所示的這樣的層的相對位置關係或這些層的佈置順序反映了所描述或例示的示例的特定實現，並且這些層的不同相對位置關係或佈置順序可以是可能的。另外，多層結構的所描述或例示的示例可能沒有反映存在於特定多層結構中的所有層（例如，在兩個示出層之間可以存在一個或更多個附加層）。作為特定示例，當所描述或所例示的多層結構中的第一層稱為在第二層“上”或“上方”或在基板“上”或“上方”時，第一層可以直接形成在第二層或基板上，但是也可以表示在第一層與第二層或基板之間可以存在一個或更多個其它中間層的結構。
圖1是例示根據本揭示內容的實施方式的半導體封裝件的平面圖。圖2是例示圖1所示的省略了第一晶片層疊物、第二晶片層疊物以及與第一晶片層疊物和第二晶片層疊物連接的互連件的半導體封裝件的一部分的平面圖。圖3是例示圖1的半導體封裝件的截面圖。圖1和圖2分別是半導體封裝件及其一部分的頂面圖。圖3例示了沿著圖1和圖2的線A1-A1′截取的截面。圖4是例示圖1的子半導體封裝件的平面圖，圖5是沿著圖4的線A2-A2′截取的截面圖，並且圖6是沿著圖4的線A3-A3′截取的截面圖。
首先，參照圖1至圖3，根據本揭示內容的實施方式的半導體封裝件可以包括基板100、設置在基板100上方的子半導體封裝件110、以及設置在子半導體封裝件110上方的第一晶片層疊物120和第二晶片層疊物130。
基板100可以是用於半導體封裝件的諸如印刷電路板（PCB）之類的基板，其具有電路和/或佈線結構以傳送電信號。
基板100可以具有上表面和位於與上表面相對的下表面。子半導體封裝件110、第一晶片層疊物120和第二晶片層疊物130可以設置在基板100的上表面上方。用於將半導體封裝件與外部連接的外部連接端子140可以設置在基板100的下表面上方。作為參考，以下要描述的上表面和下表面是指示構件的各個表面的相對位置的表述，並非指示絕對位置。例如，在與圖示不同，將半導體封裝件上下倒置的情況下，上面設置有子半導體封裝件110以及第一晶片層疊物120和第二晶片層疊物130的表面可以是基板100的下表面，並且上面設置有外部連接端子140的表面可以是基板100的上表面。
基板100可以包括上表面基板墊102和下表面基板墊104。上表面基板墊102可以設置在基板100的上表面上，以將子半導體封裝件110、第一晶片層疊物120和第二晶片層疊物130與基板100電連接。下表面基板墊104可以設置在基板100的下表面上，以將外部連接端子140與基板100電連接。作為參考，基板墊可以意味著暴露在基板100的表面上以將基板100與其它構件電連接的導電元件或端子。作為示例，上表面基板墊102可以是用於佈線接合的接合指，並且下表面基板墊104可以是用於與焊球接合的球座（ball land）。上表面基板墊102和下表面基板墊104可以與基板100內部的電路和/或佈線結構連接。
上表面基板墊102可以設置在基板100的與子半導體封裝件110不交疊的兩個側邊緣。例如，上表面基板墊102可以設置於基板100在第一方向上的兩個側邊緣。作為參考，在第一方向上的兩側中的第一側可以對應於圖1和圖2的上側，以及圖3的左側。此外，在第一方向上的兩側中的第二側可以對應於圖1和圖2的下側，以及圖3的右側。在本實施方式中，上表面基板墊102可以在與第一方向交叉的第二方向上在基板100的兩側邊緣中的每側處佈置成一排。然而，本實施方式不限於此。上表面基板墊102的數量、佈置等可以在基板100的兩側邊緣中的每側處以各種方式改變。
子半導體封裝件110可以比基板100的上表面具有更小的平面面積。子半導體封裝件110可以被設置為至少暴露出基板100的在第一方向上的兩側邊緣和/或上表面基板墊102。作為示例，子半導體封裝件110可以設置在基板100的中央區域。子半導體封裝件110可以通過諸如晶粒附接膜（DAF）之類的絕緣黏合材料（未示出）附接至基板100的上表面。
子半導體封裝件110可以包括子半導體晶片114、圍繞子半導體晶片114的下表面和側表面的子模製層116、以及形成在子半導體晶片114和子模製層116的上表面上方的重分佈結構118。
子半導體晶片114可以是執行第一主半導體晶片124和/或第二主半導體晶片134的操作所需的各種功能的半導體晶片。作為示例，在第一主半導體晶片124和第二主半導體晶片124中的每個包括諸如反及型快閃記憶體之類的非揮發性記憶體的情況下，子半導體晶片114可以包括用於控制第一主半導體晶片124和第二主半導體晶片134的控制器。然而，本實施方式不限於此，並且子半導體晶片114可以包括諸如動態隨機存取記憶體（DRAM）和靜態RAM（SRAM）之類的揮發性記憶體，諸如反及型快閃記憶體、電阻RAM（RRAM）、相變RAM（PRAM）、磁阻RAM（MRAM）和鐵電RAM（FRAM）之類的非揮發性記憶體，或其它各種主動元件或被動元件。
子半導體晶片114可以具有面對基板100的上表面的下表面、位於與其下表面相對的上表面、以及連接其上表面和下表面的側表面。在本實施方式中，子半導體晶片114可以具有四個側表面。四個側表面可以分別位於在第一方向上的兩側和在第二方向上的兩側。作為參考，在第二方向上的兩側中的第一側可以對應於圖1和圖2的右側，而在第二方向上的兩側中的第二側可以對應於圖1和圖2的左側。
子半導體晶片114可以位於子半導體封裝件110的中央區域。這是為了使稍後將描述的重分佈傳導層118B的長度彼此盡可能相似。
子晶片墊115可以設置在子半導體晶片114的上表面上。子半導體晶片114可以具有相對小的平面面積，而子晶片墊115的數量可以相對大。作為示例，可以假設子半導體晶片114是記憶體控制器並且第一主半導體晶片124和第二主半導體晶片134是記憶體的情況。在這種情況下，雖然子半導體晶片114的尺寸隨著技術的發展而減小，但是可能需要與大量輸入/輸出信號相對應的大量子晶片墊115，以便將相應的第一晶片層疊物120和第二晶片層疊物130通過獨立通道與子半導體晶片114連接。由於此事實，子晶片墊115可以沿著子半導體晶片114的整個邊緣佈置。也就是說，子晶片墊115可以沿著子半導體晶片114在第一方向上的第一側邊緣和第二側邊緣佈置，並且沿著子半導體晶片114在第二方向上的第一側邊緣和第二側邊緣佈置。
子模製層116可以具有與子半導體晶片114的上表面基本相同高度的上表面，同時圍繞子半導體晶片114的側表面。因此，子模製層116可以暴露出子晶片墊115和子半導體晶片114的上表面。在本實施方式中，子模製層116可以覆蓋子半導體晶片114的下表面。然而，本實施方式不限於此。在另一實施方式中，子模製層116可以具有與子半導體晶片114的下表面具有基本相同高度的下表面。子模製層116可以包括諸如環氧模製化合物（EMC）之類的各種模製材料。
重分佈結構118可以在與子晶片墊115電連接的同時延伸到子模製層116的上表面上。換句話說，根據本實施方式的子半導體封裝件110可以是扇出封裝件。
詳細地，重分佈結構118可以包括第一重分佈絕緣層118A、重分佈傳導層118B和第二重分佈絕緣層118C。第一重分佈絕緣層118A可以形成在子半導體晶片114和子模製層116的上表面上方。第一重分佈絕緣層118A可以具有暴露出子晶片墊115的開口。重分佈傳導層118B可以形成在第一重分佈絕緣層118A上方。重分佈傳導層118B可以通過第一重分佈絕緣層118A的開口與子晶片墊115電連接。第二重分佈絕緣層118C可以覆蓋第一重分佈絕緣層118A和重分佈傳導層118B。第二重分佈絕緣層118C可以具有暴露出重分佈傳導層118B的端部的開口。第一重分佈絕緣層118A和第二重分佈絕緣層118C可以包括諸如氧化物、氮化物或氮氧化物之類的絕緣材料。另選地，第一重分佈絕緣層118A和第二重分佈絕緣層118C可以包括諸如環氧樹脂、聚醯亞胺、聚苯並噁唑（PBO）、苯並環丁烯（BCB）、矽酮或丙烯酸酯之類的樹脂材料。重分佈傳導層118B可以包括諸如金、銅或銅合金之類的金屬材料。
具體地，重分佈傳導層118B的通過第二重分佈絕緣層118C的開口暴露出的部分在下文中將稱為重分佈墊118BP。重分佈傳導層118B可以從子晶片墊115延伸，並且每個重分佈傳導層118B可以具有寬度相對小的線狀部分和寬度相對大並位於線狀部分的端部的板狀端部。第二重分佈絕緣層118C的開口可以暴露出重分佈傳導層118B的板狀端部，並且可以在與板狀端部交疊的同時具有小於或等於板狀端部的平面面積的平面面積。在圖1和圖2的頂面圖中，為了便於說明，未例示重分佈結構118的第一重分佈絕緣層118A和第二重分佈絕緣層118C。與上表面基板墊102的佈置相似，重分佈墊118BP可以設置在子模製層116在第一方向上的第一側邊緣和第二側邊緣。此外，重分佈墊118BP可以在子模製層116的第一側邊緣和第二側邊緣中的每個處在第二方向上佈置成一排。然而，本揭示內容不限於此，並且在子模製層116的第一側邊緣和第二側邊緣中的每個處，重分佈墊118BP的數量、佈置等可以以各種方式改變。
根據重分佈墊118BP的佈置，重分佈傳導層118B可以從設置於子半導體晶片114在第一方向和第二方向上的第一側邊緣的子晶片墊115延伸到在第一方向上設置於子模製層116的第一側邊緣處的重分佈墊118BP。此外，重分佈傳導層118B可以從設置於子半導體晶片114在第一方向和第二方向上的第二側邊緣處的子晶片墊115延伸到在第一方向上設置於子模製層116的第二側邊緣處的重分佈墊118BP。從子半導體晶片114在第二方向上的兩側邊緣延伸的重分佈傳導層118B可以具有朝向重分佈墊118BP的彎曲形狀。此外，從子半導體晶片114在第一方向上的兩側邊緣延伸的重分佈傳導層118B可以不需要彎曲，這是因為這些重分佈傳導層118B面對重分佈墊118BP。然而，為了具有與從子半導體晶片114在第二方向上的兩側邊緣延伸的重分佈傳導層118B的長度相似的長度，從子半導體晶片114在第一方向上的兩側邊緣延伸的重分佈傳導層118B也可以具有彎曲的形狀。結果，重分佈傳導層118B可以具有以子半導體晶片114為中心的類似於龍捲風的形狀，例如，螺旋形狀。通過這種連接方案，可以減小重分佈傳導層118B在長度上的變化。
子封裝件互連件117可以連接重分佈墊118BP和上表面基板墊102。通過這個事實，子半導體晶片114和基板100可以電連接。子封裝件互連件117可以是接合佈線，接合佈線具有與上表面基板墊102連接的第一端以及與重分佈墊118BP連接的第二端。然而，本實施方式不限於此，並且各種類型的電互連件可以用作子封裝件互連件117。
第一晶片層疊物120可以包括多個第一主半導體晶片124。第一主半導體晶片124可以形成在子半導體封裝件110上方，並且可以相對於基板100的上表面在垂直方向上層疊。雖然本實施方式例示了第一晶片層疊物120包括四個第一主半導體晶片124的情況，但是本揭示內容不限於此，並且第一晶片層疊物120中所包括的第一主半導體晶片124的數量可以以各種方式改變為一個或更多個第一主半導體晶片124。
每個第一主半導體晶片124可以包括如上所述的反及型快閃記憶體。然而，本揭示內容不限於此，並且每個第一主半導體晶片124可以包括諸如動態隨機存取記憶體（DRAM）和靜態RAM（SRAM）之類的揮發性記憶體，或諸如電阻RAM（RRAM）、相變RAM（PRAM）、磁阻RAM（MRAM）和鐵電RAM（FRAM）之類的非揮發性記憶體。
第一主半導體晶片124可以在朝向在第一方向上的第二側的方向上（例如，在朝向圖1中的下側和圖3中的右側的方向上）以預定偏移層疊。通過這個事實，可以形成當整體上觀看時具有階梯形狀的第一晶片層疊物120。第一主半導體晶片124的偏移層疊方向可以稱為第一偏移方向。根據這樣的偏移層疊，除了第一主半導體晶片124當中的最上的第一主半導體晶片124之外，每個其餘第一主半導體晶片124的上表面的第一側邊緣可以被暴露出來，而不被緊接著置於其上的第一主半導體晶片124覆蓋。例如，圖1中的每個其餘第一主半導體晶片124的上表面的上側和圖3中每個其餘第一主半導體晶片124的上表面的左側可以暴露出來。最上的第一主半導體晶片124的上表面的第一側邊緣可以暴露出來，而不被將在稍後描述的第二晶片層疊物130的最下的第二主半導體晶片134覆蓋。第一晶片墊125可以設置在第一主半導體晶片124的這樣的暴露部分上。多個第一晶片墊125可以在第二方向上在每個第一主半導體晶片124的上表面的第一側邊緣處佈置成一排。然而，本揭示內容不限於此，並且每個第一主半導體晶片124的上表面的第一側邊緣處的第一晶片墊125的數量和佈置可以進行各種改變。作為參考，因為在圖1的頂面圖中未例示出第一晶片層疊物120中被第二晶片層疊物130所隱藏的部分，所以例示了第一晶片層疊物120的一部分，例如，最下的第一主半導體晶片124的第一側邊緣部分。
每個第一主半導體晶片124可以通過第一黏合層122附接到子半導體封裝件110或緊接著置於其下方的第一主半導體晶片124。第一黏合層122可以形成在每個第一主半導體晶片124的下表面上，以具有與下表面交疊的形狀。
第一晶片層疊物120或第一主半導體晶片124可以比子半導體封裝件110具有更小的平面面積，並且可以比子半導體晶片114具有更大的平面面積。第一晶片層疊物120可以設置為至少暴露出設置於子半導體封裝件110在第一方向上的兩側邊緣處的重分佈墊118BP。
第一互連件127可以將在垂直方向上相鄰的第一晶片墊125彼此連接，並且可以將最下的第一主半導體晶片124的第一晶片墊125與設置於基板100在第一方向上的第一側邊緣處的上表面基板墊102電連接。通過這個事實，第一主半導體晶片124可以彼此電連接，並且第一晶片層疊物120可以與基板100電連接。第一互連件127可以是接合佈線。然而，本實施方式不限於此，並且各種類型的電互連件可以用作第一互連件127。
第二晶片層疊物130可以包括多個第二主半導體晶片134。第二主半導體晶片134可以形成在第一晶片層疊物120上方，並且可以在垂直方向上層疊。雖然本實施方式例示了第二晶片層疊物130包括四個第二主半導體晶片134的情況，但是本揭示內容不限於此，並且第二晶片層疊物130中所包括的第二主半導體晶片134的數量可以以各種方式改變為一個或更多個第二主半導體晶片134。此外，雖然在本實施方式中，第二晶片層疊物130中包括的第二主半導體晶片134的數量與第一晶片層疊物120中包括的第一主半導體晶片124的數量相同，但是應當注意，這些數量可以彼此不同。
每個第二主半導體晶片134可以包括如上所述的反及型快閃記憶體。然而，本揭示內容不限於此，並且每個第二主半導體晶片134可以包括諸如動態隨機存取記憶體（DRAM）和靜態RAM（SRAM）之類的揮發性記憶體，或者諸如電阻RAM（RRAM）、相變RAM（PRAM）、磁阻RAM（MRAM）和鐵電RAM（FRAM）之類的非揮發性記憶體。在本實施方式中，第二主半導體晶片134是與第一主半導體晶片124相同的半導體晶片。然而，在另一實施方式中，第二主半導體晶片134可以是與第一主半導體晶片124不同的半導體晶片。
第二主半導體晶片134可以在朝向在第一方向上的第一側的方向上（例如，在朝向在圖1中的上側和圖3中左側的方向上）以預定偏移層疊。通過這個事實，可以形成當整體上觀看時具有階梯形狀的第二晶片層疊物130。第二主半導體晶片134的偏移層疊方向可以稱為第二偏移方向。第二偏移方向可以與第一偏移方向相反。根據這種偏移層疊，除了第二主半導體晶片134當中的最上的第二主半導體晶片134之外，每個其餘第二主半導體晶片134的上表面的第二側可以暴露出來，而不被緊接著置於其上的第二主半導體晶片134覆蓋。例如，圖1中的每個其餘第二主半導體晶片134的上表面的下側邊緣和圖3中每個其餘第二主半導體晶片134的上表面的右側邊緣可以暴露出來。最上的第二主半導體晶片134可以處於其整個上表面暴露出來的狀態。第二晶片墊135可以設置在除最上的第二主半導體晶片134之外的其餘第二主半導體晶片134的暴露部分上，並且最上的第二主半導體晶片134的第二晶片墊135也可以設置在與其餘第二主半導體晶片134的第二晶片墊135相同的位置。多個第二晶片墊135可以在第二方向上在每個第二主半導體晶片134的上表面的第二側邊緣處佈置成一排。然而，本揭示內容不限於此，並且在每個第二主半導體晶片134的上表面的第二側邊緣處的第二晶片墊135的數量和佈置可以以各種方式改變。
在第二主半導體晶片134是與第一主半導體晶片124相同的半導體晶片的情況下，每個第二主半導體晶片134可以對應於其中每個第一主半導體晶片124繞在垂直方向上延伸的軸旋轉180度的狀態。
每個第二主半導體晶片134可以通過第二黏合層132附接到緊接著置於其下方的第二主半導體晶片134或第一晶片層疊物120的最上的第一主半導體晶片124。第二黏合層132可以形成在每個第二主半導體晶片134的下表面上，以具有與下表面交疊的形狀。
第二晶片層疊物130或第二主半導體晶片134可以比子半導體封裝件110具有更小的平面面積，並且可以比子半導體晶片114具有更大的平面面積。第二晶片層疊物130可以設置為至少暴露出子半導體封裝件110在第一方向上的兩個側邊緣。也就是說，第二晶片層疊物130可以設置為暴露出重分佈墊118BP。
第二互連件137可以將在垂直方向上相鄰的第二晶片墊135彼此連接，並且可以將最下的第二主半導體晶片134的第二晶片墊135與設置在基板100在第一方向上的第二側邊緣處的上表面基板墊102電連接。通過這樣事實，第二主半導體晶片134可以彼此電連接，並且第二晶片層疊物130可以與基板100電連接。第二互連件137可以是接合佈線。然而，本實施方式不限於此，並且各種類型的電互連件可以用作第二互連件137。
在圖1和圖2的頂面圖中，為了便於區分，用實線和虛線例示了子封裝件互連件117、第一互連件127和第二互連件137。然而，應注意，當然，這樣的實線和虛線並不反映互連件117、127和137的實際形狀。
子半導體封裝件110、第一晶片層疊物120和第二晶片層疊物130可以被形成在基板100上方的模製層150覆蓋。模製層150可以包括諸如EMC之類的各種模製材料。
上述外部連接端子140可以包括焊球。然而，本揭示內容不限於此，並且諸如凸塊之類的各種導電端子可以用作外部連接端子140。
在上述半導體封裝件中，第一晶片層疊物120可以被識別為單個半導體晶片，同時通過第一互連件127與基板100的上表面基板墊102連接。此外，第二晶片層疊物130可以被識別為與第一晶片層疊物120不同的另一單個半導體晶片，同時通過第二互連件137與基板100的上表面基板墊102連接。子半導體晶片114可以通過重分佈結構118和子封裝件互連件117與基板100的上表面基板墊102連接。
此外，在上述半導體封裝件中，子封裝件互連件117可以單獨連接至上表面基板墊102，第一互連件127可以單獨連接至上表面基板墊102，第二互連件137可以單獨連接至上表面基板墊102，子封裝件互連件117和第一互連件127可以共同連接至上表面基板墊102，或者子封裝件互連件117和第二互連件137可以共同地連接至上表面基板墊102。單獨連接至子封裝件互連件117的上表面基板墊102可以用作子半導體晶片114的電源電壓供應墊或信號傳輸墊。單獨連接至第一互連件127的上表面基板墊102可以用作第一晶片層疊物120的電源電壓供應墊或信號傳輸墊。單獨連接至第二互連件137的上表面基板墊102可以用作第二晶片層疊物130的電源電壓供應墊或信號傳輸墊。共同連接至子封裝件互連件117和第一互連件127的上表面基板墊102、和/或共同連接至子封裝件互連件117和第二互連件137的上表面基板墊102可以用作接地電壓供應墊。這可以意味著從基板100向子半導體晶片114、第一晶片層疊物120和第二晶片層疊物130中的每個供電或傳輸信號。
具體地，可以通過重分佈傳導層118B來執行向子半導體晶片114供電或傳輸信號。然而，因為大量的重分佈傳導層118B設置在有限空間中，所以可能會減小重分佈傳導層118B的間距和/或線寬。在這種情況下，重分佈傳導層118B的阻抗可能增加，並且因此可能引起中斷供電的問題。為了解決該問題，如圖2的平面圖所示，子半導體封裝件110可以還包括連接至重分佈傳導層118B的電容器（參見虛線方形）。下面將參照圖4至圖6更詳細地描述電容器。
參照圖4至圖6，子半導體晶片114的上表面上的子晶片墊115可以包括信號子晶片墊115-S、接地子晶片墊115-G和電源子晶片墊115-P。重分佈傳導層118B可以包括連接至信號子晶片墊115-S的信號重分佈傳導層118B-S、連接至接地子晶片墊115-G的接地重分佈傳導層118B-G、和連接至電源子晶片墊115-P的電源重分佈傳導層118B-P。信號重分佈墊118BP-S可以設置在信號重分佈傳導層118B-S的端部，接地重分佈墊118BP-G可以設置在接地重分佈傳導層118B-G的端部，並且電源重分佈墊118BP-P可以設置在電源重分佈傳導層118B-P的端部。子半導體晶片114可以通過信號重分佈傳導層118B-S從基板（參見圖1至圖3中的100）接收信號。此外，可以通過接地重分佈傳導層118B-G從基板（參見圖1至圖3中的100）為子半導體晶片114提供接地電壓。此外，可以通過電源重分佈傳導層118B-P從基板（參見圖1至圖3中的100）為子半導體晶片114提供電源電壓。也就是說，接地重分佈傳導層118B-G和電源重分佈傳導層118B-P可以對應於從基板100到子半導體晶片114的供電路徑。
包括第一電極162、第二電極164以及其間的主體部分166的電容器160可以設置在子模製層116中。主體部分166可以具有各種結構，只要它可以根據施加到第一電極162和第二電極164的電壓存儲電荷即可。作為示例，電容器160可以是MLCC（多層陶瓷電容器）。在這種情況下，主體部分166可以具有其中多層陶瓷介電層和多層內部電極交替層疊的結構。
電容器160可以與子半導體晶片114一起嵌入子模製層116中。也就是說，電容器160的側表面和下表面可以被子模製層116圍繞。另一方面，電容器160的上表面（具體而言，第一電極162和第二電極164的上表面）可以通過位於與子模製層116的上表面基本相同的高度而暴露出來。第一電極162的上表面可以連接至接地重分佈傳導層118B-G，並且第二電極164的上表面可以連接至電源重分佈傳導層118B-P。更具體地，接地重分佈傳導層118B-G和電源重分佈傳導層118B-P可以通過第一重分佈絕緣層118A的開口分別連接至第一電極162的上表面和第二電極164的上表面。另一方面，主體部分166可以與重分佈傳導層118B絕緣。為此，在第一重分佈絕緣層118A中與主體部分166相對應的部分中可以不存在開口。作為參考，為了便於描述，電容器160的第一電極162由非陰影矩形表示，並且電容器160的第二電極164由帶陰影的矩形表示。然而，陰影僅用於區分第一電極162和第二電極164。另外，第一電極162和第二電極164的平面形狀也可以以各種方式改變。
如上所述，重分佈傳導層118B也可以通過第一重分佈絕緣層118A的開口連接至子晶片墊115。因此，第一電極162的上表面和第二電極164的上表面可以位於與子晶片墊115的上表面基本相同的高度。主體部分166的上表面可以位於比第一電極162和/或第二電極164的上表面更低的水平，如圖所示。在這種情況下，第一重分佈絕緣層118A和子模製層116可以介於主體部分166和重分佈傳導層118B之間。然而，在另一實施方式中，主體部分166的上表面可以位於與第一電極162和/或第二電極164的上表面基本相同的高度。
電容器160可以連接至向子半導體晶片114供應電源電壓和接地電壓的子晶片墊115，並且可以起到防止在子半導體晶片114的操作期間發生電力短缺的作用。當電容器160與子半導體晶片114相鄰設置時，可以縮短供電路徑以更有效地執行該功能。在本實施方式中，電容器160可以佈置成比重分佈墊118BP更靠近子晶片墊115。
在本實施方式中，四個電容器160可以分別設置為面對子半導體晶片114的四個側表面。然而，本揭示內容不限於此，並且電容器160的數量和位置可以以各種方式修改。
此外，一個或更多個信號重分佈傳導層118B-S可以設置在接地重分佈傳導層118B-G與電源重分佈傳導層118B-P之間。接地重分佈傳導層118B-G和電源重分佈傳導層118B-P可以用於屏蔽在它們之間的信號重分佈傳導層118B-S。因此，可以抑制設置於接地重分佈傳導層118B-G與電源重分佈傳導層118B-P之間的信號重分佈傳導層118B-S與另一信號重分佈傳導層118B-S之間的干擾。作為參考，在這種情況下，主體部分166可以與設置在接地重分佈傳導層118B-G和電源重分佈傳導層118B-P之間的一個或更多個信號重分佈傳導層118B-S交疊。
根據上述半導體封裝件，可以實現以下效果。
首先，由於子晶片墊115沿著子半導體晶片114的整個邊緣設置，所以與子半導體晶片114的尺寸相比，可以設置相對大量的子晶片墊115。另外，通過使用扇出技術重分佈子晶片墊115，可以容易地實現子晶片墊115與主半導體晶片124和134的晶片墊125和135之間的連接。例如，如果接合佈線直接連接至子半導體晶片114，則子晶片墊115的設置可能由於諸如佈線毛細管的尺寸和移動半徑的物理限制而受到限制。另一方面，如在本實施方式中，如果通過扇出技術使用重分佈墊118BP來重分佈子晶片墊115，則設計可以不受這種限制的影響。
此外，因為通過使用扇出技術將比第一主半導體晶片124大的子半導體封裝件110設置在第一晶片層疊物120下方，因此可以穩定地形成第一晶片層疊物120。在第一晶片層疊物120形成在子半導體晶片114上的結構中，如果子半導體晶片114小於第一主半導體晶片124，則可能引起第一晶片層疊物120傾斜的問題。通過使用扇出技術實質上增加子半導體晶片114的面積，可以不引起這樣的問題。
此外，通過調整連接子晶片墊115和重分佈墊118BP的重分佈傳導層118B的形狀和/或佈置，使得重分佈傳導層118B具有相似的長度，可以確保半導體封裝件的操作特性。例如，當存在從第一晶片層疊物120連接至基板100的第一通道和從第二晶片層疊物130連接至基板100的第二通道時，第一通道的路徑和第二通道的路徑可以具有相似的長度。因此，可以最大程度地防止信號（例如，數據）的傳送速率變得逐通道而不同。
此外，通過在子模製層116中與子半導體晶片114相鄰地佈置電容器160，即使重分佈傳導層118B的間距和/或線寬減小，也可以輔助向子半導體晶片114供電。
此外，通過將一個或更多個信號重分佈傳導層118B-S置於接地重分佈傳導層118B-G與電源重分佈傳導層118B-P之間，可以抑制信號重分佈傳導層118B-S之間的干擾。
此外，與在子半導體封裝件110周圍佈置電容器的情況相比，當如本實施方式中那樣將電容器160設置為連接至子半導體封裝件110中的重分佈傳導層118B時，可以縮短通過電容器160的交流路徑。因此，可以進一步減小供電路徑的阻抗。這將參照圖7A和圖7B進一步描述。
圖7A是用於說明根據本揭示內容的實施方式的半導體封裝件的效果的示例的圖，並且圖7B是用於說明根據比較例的半導體封裝件的效果的圖。圖7B例示了與本實施方式不同的情況，其中電容器160′單獨地設置在子半導體封裝件110周圍。
參照圖7A，因為電容器160連接至接地重分佈傳導層118B-G和電源重分佈傳導層118B-P中的每個的某一點，所以可以形成穿過電源重分佈傳導層118B-P的一部分、電容器160和接地重分佈傳導層118B-G的一部分的短的交流路徑（見虛線箭頭）。
另一方面，參照圖7B，可以形成穿過整個電源重分佈傳導層118-P、子封裝件互連件117、基板100、用於提供電源電壓的外部連接端子140、基板100、電容器160′、基板100、用於提供接地電壓的外部連接端子140、基板100、子封裝件互連件117、以及整個接地重分佈傳導層118B-G的長的交流路徑（見虛線箭頭）。
結果，如圖7A所示根據本實施方式，可以形成穿過電容器160的短的交流路徑，因此，可以減小供電路徑的阻抗。因此，可以容易地執行供電。
圖8是例示根據本揭示內容的另一實施方式的半導體封裝件的截面圖，圖9是例示圖8的子半導體封裝件的平面圖，圖10是沿著圖9的線A4-A4′截取的截面圖，並且圖11是沿著圖9的線A5-A5′截取的截面圖。圖8基於沿著圖1的線A1-A1′的截面。下文中，將主要描述與上述實施方式的不同之處。
首先，參照圖9至圖11，本實施方式的子半導體封裝件210可以包括子半導體晶片214、至少圍繞子半導體晶片214的側表面的子模製層216、包括第一重分佈絕緣層218A、重分佈傳導層218B和第二重分佈絕緣層218C並形成在子半導體晶片214和子模製層216的上表面上方的重分佈結構、以及設置在子模製層216中並包括第一電極262、第二電極264以及它們之間的主體部分266的電容器260。子晶片墊215可以設置在子半導體晶片214的上表面上。子晶片墊215可以包括信號子晶片墊215-S、接地子晶片墊215-G和電源子晶片墊215-P。重分佈傳導層218B可以包括連接至信號子晶片墊215-S的信號重分佈傳導層218B-S、連接至接地子晶片墊215-G的接地重分佈傳導層218-G、和連接至電源子晶片墊215-P的電源重分佈傳導層218B-P。信號重分佈墊218BP-S可以設置在信號重分佈傳導層218B-S的端部，接地重分佈墊218BP-G可以設置在接地重分佈傳導層218B-G的端部，並且電源重分佈墊218BP-P可以設置在電源重分佈傳導層218B-P的端部。接地重分佈傳導層218B-G可以通過第一重分佈絕緣層218A的開口連接至接地子晶片墊215-G和電容器260的第一電極262。電源重分佈傳導層218B-P可以通過第一重分佈絕緣層218A的開口連接至電源子晶片墊215-P和電容器260的第二電極264。
此外，子半導體封裝件210可以還包括分別連接至電容器260的第一電極262和第二電極264的子通孔270。
子通孔270的上表面可以分別連接至第一電極262和第二電極264的下表面。子通孔270可以通過穿過子模製層216而從第一電極262和第二電極264的下表面延伸至子模製層216的下表面。子通孔270的下表面可以通過位於與子模製層216的下表面相同高度而暴露出來。
子半導體封裝件210可以通過連接至子通孔270的暴露的下表面的互連件280而電連接至基板（參見圖8中的200）。連接至子通孔270的互連件280將被稱為第二子封裝件互連件280，以將它們與稍後描述的第一子封裝件互連件區分開。第二子封裝件互連件280可以包括具有諸如球和柱之類的各種三維形狀的導體，而不是具有諸如佈線之類的二維形狀的導體。例如，第二子封裝件互連件280可以包括焊球或金屬凸塊。儘管未示出，但是在子模製層216的下表面和第二子封裝件互連件280之間可以設置附加的絕緣層。可以在附加的絕緣層中形成開口以暴露出子通孔270，以連接至第二子封裝件互連件280。
在下文中，將參照圖8一起更詳細地描述子半導體封裝件210與基板200之間的電連接。作為參考，基於對應於圖1的線A1-A1′的截面示出了圖8，使得電容器260、以及連接至其的子通孔270和第二子封裝件互連件280實際上是不可見的。然而，為了便於描述，例示了一個電容器260以及連接至其的子通孔270和第二子封裝件互連件280。
參照圖8與圖9至圖11一起，子半導體封裝件210可以通過第一子封裝件互連件217和第二子封裝件互連件280電連接至基板200。
第一子封裝件互連件217可以與上述實施方式的子封裝件互連件117基本相同。也就是說，第一子封裝件互連件217可以將重分佈墊218BP和基板200彼此連接，從而提供子半導體晶片214和基板200之間的電連接。第一子封裝件互連件217可以是接合佈線。
另一方面，第二子封裝件互連件280可以通過子通孔270以及電容器260的第一電極262和第二電極264中的每個連接至重分佈傳導層218B。具體而言，第二子封裝件互連件280可以連接至重分佈傳導層218B中除重分佈墊218BP之外的某一點。因此，可以提供子半導體晶片214和基板200之間的電連接。
因為第二子封裝件互連件280介於子半導體封裝件210和基板200之間，所以與上述實施方式的子模製層116不同，子模製層216可以在不附接到基板200的同時與基板200以預定距離間隔開。該距離可以對應於第二子封裝件互連件280的高度。第二子封裝件互連件280可以提供子半導體封裝件210和基板200之間的電連接，並且還可以起到支撐子半導體封裝件210的作用。多個第二子封裝件互連件280可以設置為與電容器260的第一電極262和第二電極264中的每個交疊。因為電容器260的第一電極262和第二電極264沿著子半導體晶片214的外圍設置，第二子封裝件互連件280可以充分地支撐子半導體封裝件210。此外，可以在子模製層216的下表面上方附加地設置未連接至子通孔270的一個或更多個虛設第二子封裝件互連件281。虛設第二子封裝件互連件281可以防止子半導體封裝件210在一方向上傾斜，或者可以承受在將第一晶片層疊物220和第二晶片層疊物230安裝在子半導體封裝件210上方時產生的壓力。
圖8還可以包括設置在子半導體封裝件210上方的第一晶片層疊物220和第二晶片層疊物230。第一晶片層疊物220可以包括多個第一主半導體晶片224和用於將每個第一主半導體晶片224附接至其下結構的第一黏合層222。第一主半導體晶片224可以在第一偏移方向上偏移地層疊，使得暴露出設置於每個第一主半導體晶片224的上表面上的第一晶片墊225。第一晶片層疊物220可以通過第一互連件227電連接至基板200。第二晶片層疊物230包括多個第二主半導體晶片234和用於將每個第二主半導體晶片234附接至其下結構的第二黏合層232。第二主半導體晶片234可以在第二偏移方向上偏移層疊，使得暴露出設置於每個第二主半導體晶片234的上表面上的第二晶片墊235。第二晶片層疊物230可以通過第二互連件237電連接至基板200。可以用模製層250覆蓋第一晶片層疊物220和第二晶片層疊物230。外部連接端子240可以設置在基板200的下表面上方。
根據本實施方式的半導體封裝件，可以具有上述實施方式的半導體封裝件的所有優點。
此外，如本實施方式中那樣，當連接至電容器260的第一電極262和第二電極264中的每個的子通孔270設置在子半導體封裝件210中，並且設置了連接子半導體封裝件210和基板200的第二子封裝件互連件280時，可以縮短子半導體封裝件210和基板200之間的直流路徑，從而減小供電路徑的阻抗。此外，可以形成多個直流路徑，使得可以減小供電路徑的電感。結果，在子半導體封裝件210和基板200之間的供電可以更容易。這將參照圖12A和圖12B進一步描述。
圖12A是用於說明根據本揭示內容的另一實施方式的半導體封裝件的效果的示例的圖；而圖12B是用於說明根據比較例的半導體封裝件的效果的圖。與本實施方式不同，圖12B例示了不存在電容器和子通孔的情況。
參照圖12A，通過重分佈傳導層218B、第一子封裝件互連件217和基板200可以形成相對長的直流路徑（參見虛線箭頭①）。此外，通過重分佈傳導層218B的一部分、電容器260、子通孔270、第二子封裝件互連件280和基板200可以形成相對短的直流路徑（參見虛線箭頭②）。
也就是說，可以如虛線箭頭②所示獲得短的直流路徑，並且，可以如虛線箭頭①和②所示形成多個直流路徑。
另一方面，參照圖12B，在比較例中，僅可以形成穿過重分佈傳導層218B′、第一子封裝件互連件217′和基板200′的相對長的直流路徑（參見虛線箭頭）。
結果，如圖12A所示根據本實施方式，可以形成短直流路徑和多條直流路徑，從而可以減小供電路徑的阻抗和電感。因此，可以容易地執行供電。
圖13是例示根據本揭示內容的另一實施方式的半導體封裝件的截面圖，圖14是例示根據本揭示內容的另一實施方式的半導體封裝件的子半導體封裝件的平面圖，圖15是沿著圖14的線A6-A6′截取的截面圖，並且圖16是沿著圖14的線A7-A7′截取的截面圖。以下，將主要描述與上述實施方式的不同之處。
首先，參照圖14至圖16，與上述實施方式類似，本實施方式的子半導體封裝件310可以包括子半導體晶片314、至少圍繞子半導體晶片314的側表面的子模製層316、包括第一重分佈絕緣層318A、重分佈傳導層318B和第二重分佈絕緣層318C並且形成在子半導體晶片314和子模製層316的上表面上方的重分佈結構、以及設置在子模製層316中並包括第一電極362、第二電極364、以及它們之間的主體部分（未示出）的電容器360。子晶片墊315可以設置在子半導體晶片314的上表面上。子晶片墊315可以包括信號子晶片墊315-S、接地子晶片墊315-G和電源子晶片墊315-P。重分佈傳導層318B可以包括連接至信號子晶片墊315-S的信號重分佈傳導層318B-S、連接至接地子晶片墊315-G的接地重分佈傳導層318B-G、和連接至電源子晶片墊315-P的電源重分佈傳導層318B-P。信號重分佈墊318BP-S可以設置在信號重分佈傳導層318B-S的端部，接地重分佈墊318BP-G可以設置在接地重分佈傳導層318B-G的端部，並且電源重分佈墊318BP-P可以設置在電源重分佈傳導層318B-P的端部。接地重分佈傳導層318B-G可以通過第一重分佈絕緣層318A的開口連接至接地子晶片墊315-G和電容器360的第一電極362。電源重分佈傳導層318B-P可以通過第一重分佈絕緣層318A的開口連接至電源子晶片墊315-P和電容器360的第二電極364。
此外，子半導體封裝件310可以還包括分別連接至接地重分佈傳導層318B-G和電源重分佈傳導層318B-P的子通孔370。
子通孔370可以形成為與電容器360的第一電極362和第二電極364中的每個間隔開。然而，如稍後所描述的，子通孔370也可以設置成比重分佈墊318BP更靠近子晶片墊315，以縮短直流路徑。此外，子通孔370可以位於第一電極362和接地重分佈墊318BP-G之間以及第二電極364和電源重分佈墊318BP-P之間。
子通孔370可以形成為貫穿子模製層316並且從子模製層316的上表面延伸到下表面。就是說，子通孔370的上表面可以通過與子模製層316的上表面位於基本上相同的高度而暴露出來，並且子通孔370的下表面可以通過與子模製層316的下表面位於基本上相同的高度而暴露出來。接地重分佈傳導層318B-G和電源重分佈傳導層318B-P中的每個可以通過第一重分佈絕緣層318A中的開口連接至子通孔370的上表面。
子半導體封裝件310可以通過連接至子通孔370的下表面的第二子封裝件互連件380電連接至基板（參見圖13的300）。第二子封裝件互連件380可以包括具有各種三維形狀（諸如球和柱）而不是二維形狀（諸如佈線）的導體。例如，第二子封裝件互連件380可以包括焊球或金屬凸塊。儘管未示出，但是在子模製層316的下表面和第二子封裝件互連件380之間可以設置有附加絕緣層。可以在附加絕緣層中形成有開口以暴露出子通孔370，以連接至第二子封裝件互連件380。
在下文中，將參照圖13一起更詳細地描述子半導體封裝件310與基板300之間的電連接。作為參考，基於對應於圖1的線A1-A1′的截面示出了圖13，使得電容器360、子通孔370和第二子封裝件互連件380實際上是不可見的。然而，為了便於描述，例示了一個電容器360以及在一個電容器360附近的子通孔370和第二子封裝件互連件380。
參照圖13與圖14至圖16一起，子半導體封裝件310可以通過第一子封裝件互連件317和第二子封裝件互連件380電連接至基板300。
第一子封裝件互連件317可以與上述實施方式的第一子封裝件互連件217基本上相同。也就是說，第一子封裝件互連件317可以通過將重分佈墊318BP和基板300彼此連接來提供子半導體晶片314和基板300之間的電連接。第一子封裝件互連件317可以是接合佈線。
另一方面，第二子封裝件互連件380可以通過子通孔370連接至重分佈傳導層318B。具體而言，第二子封裝件互連件380可以連接至重分佈傳導層318B中除了重分佈墊318BP之外的某一點。因此，可以提供子半導體晶片314和基板300之間的電連接。
因為第二子封裝件互連件380介於子半導體封裝件310和基板300之間，所以子模製層316可以不附接到基板300，並且可以與基板300間隔開預定距離。該距離可以對應於第二子封裝件互連件380的高度。第二子封裝件互連件380提供子半導體封裝件310和基板300之間的電連接，並且還可以支撐子半導體封裝件310。多個第二子封裝件互連件380可以分別與電容器360的第一電極362和第二電極364相鄰設置。也就是說，因為第二子封裝件互連件380沿著子半導體晶片314的外圍設置，所以第二子封裝件互連件380可以充分地支撐子半導體封裝件310。未連接至子通孔370的虛設第二子封裝件互連件381可以附加地設置在子模製層316的下表面上方。虛設第二子封裝件互連件381可以防止子半導體封裝件310在一方向上傾斜，或者可以承受將第一晶片層疊物320和第二晶片層疊物330安裝在子半導體封裝件310上方時產生的壓力。
圖13還可以包括設置在子半導體封裝件310上方的第一晶片層疊物320和第二晶片層疊物330。第一晶片層疊物320可以包括多個第一主半導體晶片324和用於將第一主半導體晶片324附接至其下結構的第一黏合層322。第一主半導體晶片324可以在第一偏移方向上偏移層疊，使得暴露出設置於每個第一主半導體晶片324的上表面上的第一晶片墊325。第一晶片層疊物320可以通過第一互連件327電連接至基板300。第二晶片層疊物330包括多個第二主半導體晶片334和用於將每個第二主半導體晶片334附接至其下結構的第二黏合層332。第二主半導體晶片334可以在第二偏移方向上偏移層疊，使得暴露出設置於每個第二主半導體晶片334的上表面上的第二晶片墊335。第二晶片層疊物330可以通過第二互連件337電連接至基板300。可以用模製層350覆蓋第一晶片層疊物320和第二晶片層疊物330。外部連接端子340可以設置在基板300的下表面上方。
根據本實施方式的半導體封裝件，可以具有上述實施方式的半導體封裝件的所有優點。
具體而言，與在子半導體封裝件310中不存在子通孔的情況相比，當在子半導體封裝件310中設置有連接至接地重分佈傳導層318B-G和電源重分佈傳導層318B-P中的每個的子通孔370，以及設置有連接子通孔370和基板300的第二子封裝件互連件380時，可以縮短子半導體封裝件310和基板300之間的直流路徑，從而可以減小電源的供電路徑。此外，可以形成多個直流路徑，從而可以減小供電路徑的電感。結果，可以更容易地在子半導體封裝件310和基板300之間供電。這將參照圖17A和圖17B進一步描述。
圖17A是用於說明根據本揭示內容的另一實施方式的半導體封裝件的效果的示例的圖，並且圖17B是用於說明比較例的半導體封裝件的效果的圖。與本實施方式不同，圖17B示出了在子半導體封裝件310中不存在子通孔的情況。
參照圖17A，可以通過重分佈傳導層318B、第一子封裝件互連件317和基板300形成相對長的直流路徑（參見虛線箭頭①）。此外，可以通過重分佈傳導層318B的一部分、子通孔370、第二子封裝件互連件380和基板300形成相對短的直流路徑（參見虛線箭頭②）。
也就是說，可以如虛線箭頭②所示獲得短的直流路徑，並且此外，可以如虛線箭頭①和②所示形成多個直流路徑。
另一方面，參照圖17B，在比較例中，僅形成穿過重分佈傳導層318B′、第一子封裝件互連件317′和基板300′的相對長的直流路徑（參見虛線箭頭）。
結果，如圖17A所示根據本實施方式，可以形成短的直流路徑和多條直流路徑，從而可以減小供電路徑的阻抗和電感。因此，可以容易地執行供電。
通過本揭示內容的實施方式，可以通過在子半導體封裝件上方形成包括一個或更多個主半導體晶片的晶片層疊物來實現高容量和多功能的半導體封裝件。此外，可以通過在子半導體封裝件中設置電容器來輔助半導體封裝件中的供電。
圖18示出了例示電子系統的方塊圖，該電子系統包括採用根據實施方式的半導體封裝件中的至少一個的記憶卡7800。記憶卡7800包括諸如非揮發性記憶體裝置之類的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲數據或讀出所存儲的數據。記憶體7810和記憶體控制器7820中的至少一個可以包括根據所描述的實施方式的半導體封裝件中的至少一個。
記憶體7810可以包括應用了本揭示內容的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，使得響應於來自主機7830的讀/寫請求，讀出所存儲的數據或存儲數據。
圖19示出了例示電子系統8710的方塊圖，電子系統8710包括根據所描述的實施方式的半導體封裝件中的至少一個。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供數據移動路徑的匯流排8715彼此聯接。
在實施方式中，控制器8711可以包括能夠執行與這些構件相同功能的一個或更多個微處理器、數位信號處理器、微控制器和/或邏輯裝置。控制器8711或記憶體8713可以包括根據本揭示內容的實施方式的一個或更多個半導體封裝件。輸入/輸出裝置8712可以包括從小鍵盤、鍵盤、顯示裝置、觸控螢幕等中選擇的至少一個。記憶體8713是用於存儲數據的裝置。記憶體8713可以存儲要由控制器8711執行的命令和/或數據等。
記憶體8713可以包括諸如DRAM之類的揮發性記憶體裝置和/或諸如快閃記憶體之類的非揮發性記憶體裝置。例如，快閃記憶體可以安裝到諸如移動終端或桌上型電腦之類的信息處理系統。快閃記憶體可以組成固態硬碟（SSD）。在這種情況下，電子系統8710可以在快閃記憶體系統中穩定地存儲大量數據。
電子系統8710可以還包括被配置為向通信網絡發送數據和從通信網絡接收數據的介面8714。介面8714可以是有線或無線類型。例如，介面8714可以包括天線或者有線或無線收發器。
電子系統8710可以被實現為執行各種功能的移動系統、個人電腦、工業電腦或邏輯系統。例如，移動系統可以是個人數位助理（PDA）、便攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和信息發送/接收系統中的任何一種。
如果電子系統8710表示能夠執行無線通信的裝備，則電子系統8710可以用於使用分碼多重存取（CDMA）、全球移動通信系統（GSM）、北美數位行動電話NADC（NADC）、強化分時多重存取（E-TDMA）、寬頻分碼多重存取（WCDMA）、CDMA2000、長期演進技術（LTE）或無線寬頻網際網路（Wibro）的技術的通信系統中。
儘管已經出於示例性目的描述了各種實施方式，但是對於本領域技術人員將顯而易見的是，在不脫離如所附申請專利範圍所限定的本教導的精神和範圍的情況下，可以進行各種改變和修改。
100:基板 102:上表面基板墊 104:下表面基板墊 110:子半導體封裝件 114:子半導體晶片 115:子晶片墊 115-G:接地子晶片墊 115-P:電源子晶片墊 115-S:信號子晶片墊 116:子模製層 117:子封裝件互連件 118:重分佈結構 118A:第一重分佈絕緣層 118B:重分佈傳導層 118B-G:接地重分佈傳導層 118BP:重分佈墊 118B-P:電源重分佈傳導層 118BP-G:接地重分佈墊 118BP-P:電源重分佈墊 118BP-S:信號重分佈墊 118B-S:信號重分佈傳導層 118C:第二重分佈絕緣層 120:第一晶片層疊物 122:第一黏合層 124:第一主半導體晶片 125:第一晶片墊 127:第一互連件 130:第二晶片層疊物 132:第二黏合層 134:第二主半導體晶片 135:第二晶片墊 137:第二互連件 140:外部連接端子 150:模製層 160:電容器 160':電容器 162:第一電極 164:第二電極 166:主體部分 200:基板 200':基板 210:子半導體封裝件 214:子半導體晶片 215:子晶片墊 215-G:接地子晶片墊 215-P:電源子晶片墊 215-S:信號子晶片墊 216:子模製層 217:第一子封裝件互連件 217':第一子封裝件互連件 218A:第一重分佈絕緣層 218B:重分佈傳導層 218B':重分佈傳導層 218B-G:接地重分佈傳導層 218BP:重分佈墊 218B-P:電源重分佈傳導層 218BP-G:接地重分佈墊 218BP-P:電源重分佈墊 218BP-S:信號重分佈墊 218B-S:信號重分佈傳導層 218C:第二重分佈絕緣層 220:第一晶片層疊物 222:第一黏合層 224:第一主半導體晶片 225:第一晶片墊 227:第一互連件 230:第二晶片層疊物 232:第二黏合層 234:第二主半導體晶片 235:第二晶片墊 237:第二互連件 240:外部連接端子 240':外部連接端子 250:模製層 260:電容器 262:第一電極 264:第二電極 266:主體部分 270:子通孔 280:第二子封裝件互連件 281:虛設第二子封裝件互連件 300:基板 300':基板 310:子半導體封裝件 314:子半導體晶片 315:子晶片墊 315-G:接地子晶片墊 315-S:信號子晶片墊 316:子模製層 317:第一子封裝件互連件 317':第一子封裝件互連件 318A:第一重分佈絕緣層 318B:重分佈傳導層 318B':重分佈傳導層 318B-G:接地重分佈傳導層 318BP:重分佈墊 318B-P:電源重分佈傳導層 318BP-G:接地重分佈墊 318BP-P:電源重分佈墊 318BP-S:信號重分佈墊 318B-S:信號重分佈傳導層 318C:第二重分佈絕緣層 320:第一晶片層疊物 322:第一黏合層 324:第一主半導體晶片 325:第一晶片墊 327:第一互連件 330:第二晶片層疊物 332:第二黏合層 334:第二主半導體晶片 335:第二晶片墊 337:第二互連件 340:外部連接端子 350:模製層 360:電容器 362:第一電極 364:第二電極 370:子通孔 380:第二子封裝件互連件 381:虛設第二子封裝件互連件 7800:記憶卡 7810:記憶體 7820:記憶體控制器 7830:主機 8710:電子系統 8711:控制器 8712:輸入/輸出裝置 8713:記憶體 8714:介面 8715:匯流排
[圖1]是例示根據本揭示內容的實施方式的半導體封裝件的平面圖。
[圖2]是例示圖1所示的省略了第一晶片層疊物、第二晶片層疊物以及與第一晶片層疊物和第二晶片層疊物連接的互連件的半導體封裝件的一部分的平面圖。
[圖3]是例示圖1所示的半導體封裝件的截面圖。
[圖4]是例示圖1的子半導體封裝件的平面圖。
[圖5]是沿著圖4的線A2-A2′截取的截面圖。
[圖6]是沿著圖4的線A3-A3′截取的截面圖。
[圖7A]是用於說明根據本揭示內容的實施方式的半導體封裝件的效果的示例的圖。
[圖7B]是用於說明根據比較例的半導體封裝件的效果的圖。
[圖8]是例示根據本揭示內容的另一實施方式的半導體封裝件的截面圖。
[圖9]是例示圖8的子半導體封裝件的平面圖。
[圖10]是沿著圖9的線A4-A4′截取的截面圖。
[圖11]是沿著圖9的線A5-A5′截取的截面圖。
[圖12A]是用於說明根據本揭示內容的另一實施方式的半導體封裝件的效果的示例的圖。
[圖12B]是用於說明根據比較例的半導體封裝件的效果的圖。
[圖13]是例示根據本揭示內容的另一實施方式的半導體封裝件的截面圖。
[圖14]是例示根據本揭示內容的另一實施方式的半導體封裝件中的子半導體封裝件的平面圖。
[圖15]是沿著圖14的線A6-A6′截取的截面圖。
[圖16]是沿著圖14的線A7-A7′截取的截面圖。
[圖17A]是用於說明根據本揭示內容的另一實施方式的半導體封裝件的效果的示例的圖。
[圖17B]是用於說明比較例的半導體封裝件的效果的圖。
[圖18]示出了例示電子系統的方塊圖，該電子系統採用包括根據實施方式的半導體封裝件的記憶卡。
[圖19]示出了例示包括根據實施方式的半導體封裝件的另一電子系統的方塊圖。
116:子模製層
118A:第一重分佈絕緣層
118B-G:接地重分佈傳導層
118B-P:電源重分佈傳導層
118B-S:信號重分佈傳導層
118C:第二重分佈絕緣層
160:電容器
162:第一電極
164:第二電極
166:主體部分

Claims (22)

  1. 一種半導體封裝件，所述半導體封裝件包括： 基板； 子半導體封裝件，所述子半導體封裝件設置在所述基板上方，所述子半導體封裝件包括：子半導體晶片，所述子半導體晶片的上表面上具有晶片墊；模製層，所述模製層圍繞所述子半導體晶片的側表面；以及重分佈層，所述重分佈層形成在所述子半導體晶片和所述模製層上方，所述重分佈層包括重分佈傳導層，所述重分佈傳導層連接至所述子半導體晶片的所述晶片墊並且延伸到所述模製層的邊緣，同時在所述重分佈傳導層的端部具有重分佈墊； 第一子封裝件互連件，所述第一子封裝件互連件連接至所述重分佈墊，以電連接所述子半導體晶片和所述基板； 電容器，所述電容器形成在所述模製層中，並且包括第一電極、第二電極以及在所述第一電極和所述第二電極之間的主體部分，所述第一電極和所述第二電極具有分別連接至所述重分佈傳導層的上表面；以及 至少一個主半導體晶片，所述至少一個主半導體晶片形成在所述子半導體封裝件上方並且電連接至所述基板。
  2. 根據請求項1所述的半導體封裝件，其中，所述重分佈傳導層包括施加接地電壓的接地重分佈傳導層和施加電源電壓的電源重分佈傳導層，並且 其中，所述第一電極連接至所述接地重分佈傳導層，並且所述第二電極連接至所述電源重分佈傳導層。
  3. 根據請求項2所述的半導體封裝件，其中，所述重分佈傳導層還包括至少一個信號重分佈傳導層，所述至少一個信號重分佈傳導層位於所述接地重分佈傳導層與所述電源重分佈傳導層之間。
  4. 根據請求項3所述的半導體封裝件，其中，所述主體部分與所述至少一個信號重分佈傳導層交疊。
  5. 根據請求項2所述的半導體封裝件，其中，所述第一電極和所述第二電極中的每一者被設置為比所述重分佈墊更靠近所述晶片墊。
  6. 根據請求項1所述的半導體封裝件，其中，所述重分佈層還包括形成在所述重分佈傳導層與所述子半導體晶片和所述模製層的上表面之間的重分佈絕緣層，並且 其中，所述重分佈傳導層通過形成在所述重分佈絕緣層中的開口連接至所述晶片墊、所述第一電極和所述第二電極。
  7. 根據請求項1所述的半導體封裝件，其中，所述子半導體封裝件還包括子通孔，所述子通孔在連接至所述第一電極和所述第二電極中的每個的下表面的同時貫穿所述模製層，並且 其中，所述半導體封裝件還包括： 第二子封裝件互連件，所述第二子封裝件互連件設置在所述模製層和所述基板之間，所述第二子封裝件互連件連接至所述子通孔。
  8. 根據請求項7所述的半導體封裝件，其中，所述第一子封裝件互連件包括接合佈線，並且 其中，所述第二子封裝件互連件包括焊球和導電凸塊中的至少一種。
  9. 根據請求項7所述的半導體封裝件，所述半導體封裝件還包括： 虛設第二子封裝件互連件，所述虛設第二子封裝件互連件設置在所述模製層和所述基板之間，而未連接至所述子通孔。
  10. 根據請求項7所述的半導體封裝件，其中，第一直流路徑穿過所述重分佈傳導層、所述第一子封裝件互連件和所述基板，並且 其中，第二直流路徑穿過所述重分佈傳導層、所述第一電極或所述第二電極、所述子通孔、所述第二子封裝件互連件和所述基板。
  11. 根據請求項1所述的半導體封裝件，其中，所述子半導體封裝件還包括子通孔，所述子通孔貫穿所述模製層並且具有連接至所述重分佈傳導層的上表面，並且 其中，所述半導體封裝件還包括： 第二子封裝件互連件，所述第二子封裝件互連件設置在所述模製層和所述基板之間，所述第二子封裝件互連件連接至所述子通孔。
  12. 根據請求項11所述的半導體封裝件，其中，所述子通孔連接至與所述第一電極連接的所述重分佈傳導層，同時與所述第一電極間隔開，並且 其中，所述子通孔連接至與所述第二電極連接的所述重分佈傳導層連接，同時與所述第二電極間隔開。
  13. 根據請求項11所述的半導體封裝件，其中，所述子通孔設置在所述第一電極與所述重分佈墊之間或者設置在所述第二電極與所述重分佈墊之間。
  14. 根據請求項11所述的半導體封裝件，其中，所述第一子封裝件互連件包括接合佈線，並且 其中，所述第二子封裝件互連件包括焊球和導電凸塊中的至少一種。
  15. 根據請求項11所述的半導體封裝件，所述半導體封裝件還包括： 虛設第二子封裝件互連件，所述虛設第二子封裝件互連件設置在所述模製層和所述基板之間，而未連接至所述子通孔。
  16. 根據請求項11所述的半導體封裝件，其中，第一直流路徑穿過所述重分佈傳導層、所述第一子封裝件互連件和所述基板，並且 其中，第二直流路徑穿過所述重分佈傳導層、所述子通孔、所述第二子封裝件互連件和所述基板。
  17. 根據請求項1所述的半導體封裝件，其中，所述至少一個主半導體晶片包括記憶體，並且 所述子半導體晶片包括記憶體控制器。
  18. 根據請求項1所述的半導體封裝件，其中，所述基板包括設置於所述基板在第一方向上的第一側邊緣和第二側邊緣中的每一個處的基板墊，並且 其中，所述至少一個主半導體晶片包括： 至少一個第一主半導體晶片，所述至少一個第一主半導體晶片通過第一互連件連接至設置於所述基板的所述第一側邊緣處的所述基板墊；以及 至少一個第二主半導體晶片，所述至少一個第二主半導體晶片通過第二互連件連接至設置於所述基板的所述第二側邊緣處的所述基板墊。
  19. 根據請求項18所述的半導體封裝件，其中，所述至少一個第一主半導體晶片包括在所述第一方向上從第一側朝向第二側偏移地層疊的多個第一主半導體晶片，並且 其中，所述至少一個第二主半導體晶片包括在所述第一方向上從所述第二側朝向所述第一側偏移地層疊的多個第二主半導體晶片。
  20. 根據請求項18所述的半導體封裝件，其中，所述重分佈墊設置於所述模製層在所述第一方向上的第一側邊緣和第二側邊緣中的每一個處，並且 其中，所述第一子封裝件互連件將設置於所述模製層的第一側邊緣處的所述重分佈墊與設置於所述基板的第一側邊緣處的所述基板墊彼此連接，並且將設置於所述模製層的第二側邊緣處的所述重分佈墊和設置於所述基板的第二側邊緣處的所述基板墊彼此連接。
  21. 根據請求項20所述的半導體封裝件，其中，所述子半導體晶片的所述晶片墊沿著所述子半導體晶片在所述第一方向上的第一側邊緣和第二側邊緣設置，並且沿著所述子半導體晶片在第二方向上的第一側邊緣和第二側邊緣設置，所述第二方向垂直於所述第一方向。
  22. 根據請求項21所述的半導體封裝件，其中，設置於所述子半導體晶片在所述第一方向上和所述第二方向上的第一側邊緣處的所述晶片墊朝向設置於所述模製層在所述第一方向上的第一側邊緣處的所述重分佈墊延伸，並且 其中，設置於所述子半導體晶片在所述第一方向上和所述第二方向上的第二側邊緣處的所述晶片墊朝向設置於所述模製層在所述第一方向上的第二側邊緣處的所述重分佈墊延伸。
TW109130014A 2020-05-22 2020-09-02 包括電容器的半導體封裝件 TW202145495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0061540 2020-05-22
KR1020200061540A KR20210144329A (ko) 2020-05-22 2020-05-22 캐패시터를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
TW202145495A true TW202145495A (zh) 2021-12-01

Family

ID=78607640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130014A TW202145495A (zh) 2020-05-22 2020-09-02 包括電容器的半導體封裝件

Country Status (4)

Country Link
US (1) US11270958B2 (zh)
KR (1) KR20210144329A (zh)
CN (1) CN113707645A (zh)
TW (1) TW202145495A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015632A (ko) * 2020-07-31 2022-02-08 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172786B1 (ko) * 2013-11-01 2020-11-02 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US9583417B2 (en) * 2014-03-12 2017-02-28 Invensas Corporation Via structure for signal equalization
KR102605617B1 (ko) 2016-11-10 2023-11-23 삼성전자주식회사 적층 반도체 패키지
KR101922885B1 (ko) * 2017-12-22 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102026132B1 (ko) 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
KR102509644B1 (ko) * 2018-11-20 2023-03-15 삼성전자주식회사 패키지 모듈
KR20200114084A (ko) * 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20210366847A1 (en) 2021-11-25
KR20210144329A (ko) 2021-11-30
CN113707645A (zh) 2021-11-26
US11270958B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US10985106B2 (en) Stack packages including bridge dies
US11380651B2 (en) Semiconductor package including stacked semiconductor chips
US20120068306A1 (en) Semiconductor package including decoupling semiconductor capacitor
CN112786565A (zh) 具有中介层桥的层叠封装
US10971452B2 (en) Semiconductor package including electromagnetic interference shielding layer
CN113921513B (zh) 包括层叠的半导体芯片的半导体封装
US11133288B2 (en) Semiconductor package including stacked semiconductor chips
CN111883489B (zh) 包括扇出子封装件的层叠封装件
US11227858B2 (en) Semiconductor package including stacked semiconductor chips
CN112103283B (zh) 包括支撑基板的层叠封装件
US11996392B2 (en) Semiconductor package including stacked semiconductor chips
TW202145495A (zh) 包括電容器的半導體封裝件
US11309303B2 (en) Semiconductor package including stacked semiconductor chips
US11742340B2 (en) Semiconductor package including stacked semiconductor chips