[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202022952A - 加工基板的方法 - Google Patents

加工基板的方法 Download PDF

Info

Publication number
TW202022952A
TW202022952A TW108129840A TW108129840A TW202022952A TW 202022952 A TW202022952 A TW 202022952A TW 108129840 A TW108129840 A TW 108129840A TW 108129840 A TW108129840 A TW 108129840A TW 202022952 A TW202022952 A TW 202022952A
Authority
TW
Taiwan
Prior art keywords
substrate
protective film
recess
wafer
opposite
Prior art date
Application number
TW108129840A
Other languages
English (en)
Other versions
TWI718633B (zh
Inventor
卡爾 Ｈ 皮拉瓦瑟
長岡健輔
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202022952A publication Critical patent/TW202022952A/zh
Application granted granted Critical
Publication of TWI718633B publication Critical patent/TWI718633B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

本發明涉及加工基板的方法。基板具有一個面和與該面相反的面。基板在所述面上或者在與該面相反的面上具有至少一個凹部。該方法包括：提供保護膜，並將保護膜施加至基板的具有至少一個凹部的面上，使得保護膜的正表面的至少中央區域與基板的具有至少一個凹部的面直接接觸。該方法還包括：向保護膜施加壓力，使得保護膜沿所述至少一個凹部的深度的至少一部分進入凹部中；以及對基板的所述面和/或與該面相反的面進行加工。

Description

加工基板的方法
發明領域 本發明涉及一種加工諸如晶片(例如半導體晶片)的基板的方法，在所述基板的一個面上具有至少一個凹部。
發明背景 在加工基板(舉例來說，如半導體晶片)時，重要的是保護基板的面免受損壞和污染。在將器件(例如，半導體器件)形成在基板的面上時該要求尤其明顯。
例如，在半導體器件製造工序中，對作為基板的具有一般由多條分割線劃分的包括多個器件的器件區域的晶片進行加工，以便將其分割成單個晶粒(die)。該製造工序通常包括用於調整晶片厚度的研磨步驟和沿著分割線切割晶片以獲得單個晶粒的切割步驟。該研磨步驟是從晶片的背面執行的，該背面與在上面形成器件區域的晶片正面相反。此外，在晶片的背面上還可以執行其它加工步驟，例如拋光和/或蝕刻。可以從晶片的正面或晶片的背面沿著分割線對晶片進行切割。
可以藉由將保護膜或保護薄片附著至基板面來提供對該基板面的保護。尤其是，為了在晶片加工期間保護形成在晶片上的器件例如不被碎屑、研磨水或切割水破壞、變形和/或污染，在加工之前，可以將這種保護膜或保護薄片施加至晶片的正面。
如果基板的面上存在凹部(例如溝槽、凹槽、切口等)，則對該面的這種保護尤其重要。首先，這種凹部易於受例如可能積累在其中的碎屑或水的污染。其次，凹部的存在可能導致加工(例如研磨、拋光或切割)期間壓力的不均勻分佈，因此增加了對基板造成機械損壞的風險，例如基板斷裂。
因此，當對其面上具有一個或更多個凹部的基板進行加工時，使用保護膜或保護薄片是特別重要的。
然而，保護膜或保護薄片所附著至的基板面可能被形成在該保護膜或保護薄片上的黏合劑層的黏合力損壞，或者在將所述膜或薄片從基板剝離時可能被黏合劑殘留物污染。尤其是，這樣的殘留物可能殘留在形成在基板面上的凹部中。如果將敏感器件(舉例來說，如MEMS)形成在施加有保護膜或保護薄片的基板面上，那麼該問題尤其成問題。在這種情況下，器件結構可能嚴重受損。
因此，仍然需要一種對其一面上具有凹部的基板進行加工的可靠且有效的方法，該方法使得能夠最小化對基板造成污染和損壞的任何風險。
發明概要 因此，本發明的目的是提供一種對其一面上具有凹部的基板進行加工的可靠且有效的方法，該方法使得能夠最小化對基板造成污染和損壞的任何風險。該目標藉由具有請求項1的技術特徵的基板加工方法來實現。本發明的優選實施方式根據從屬申請專利範圍得出。
本發明提供了一種加工基板的方法。該基板具有一個面(例如，正面)和與所述一個面相反的一面(例如，背面)。該基板在所述一個面上或者在與所述一個面相反的面上具有至少一個凹部。所述方法包括：提供保護膜或保護薄片，並將該保護膜或保護薄片施加至該基板的具有至少一個凹部的面上，使得保護膜或保護薄片的正表面的至少中央區域與該基板的具有所述至少一個凹部的面直接接觸。此外，所述方法還包括：向保護膜或保護薄片施加壓力，使得該保護膜或保護薄片沿著所述至少一個凹部的深度的至少一部分進入該凹部中，並且對該基板的所述一個面和/或該基板的與所述一個面相反的面進行加工。
將保護膜施加至基板的具有至少一個凹部的面上，使得該保護膜或保護薄片的正表面的至少中央區域與該基板的具有所述至少一個凹部的面直接接觸。因此，在該保護膜的正表面的至少中央區域與該基板的具有所述至少一個凹部的面之間不存在材料，尤其是不存在黏合劑。
因此，可以顯著降低或者甚至消除例如因黏合劑層的黏合力或基板上的黏合劑殘留物而可能污染或損壞該基板的風險。
在將保護膜施加至基板的具有至少一個凹部的面上期間和/或之後，向該保護膜施加壓力，使得該保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。以這種方式，可以將保護膜附著到基板的具有至少一個凹部的面上。保護膜與基板之間的用來將保護膜保持於其在該基板上的位置的附著力可以藉由施加壓力來產生。因此，不需要額外的黏合劑材料來將保護膜附著到基板的具有至少一個凹部的面上。
尤其是，藉由向保護膜施加壓力，可以在保護膜與基板之間形成形狀匹配(例如正匹配)和/或材料鍵合(bond)(例如黏合劑鍵合)。術語“材料鍵合”和“黏合劑鍵合”定義了保護膜與基板之間的、因在這兩種組分之間起作用的原子力和/或分子力而形成的附著或連接。
術語“黏合劑鍵合”涉及這些原子力和/或分子力的存在，其作用是將保護膜附著或黏附至基板，而不是暗示保護膜與基板之間存在額外的黏合劑。相反，保護膜的正表面的至少中央區域與基板的具有至少一個凹部的面直接接觸，如上面已經詳細描述的。
基板在一個面上或者在與所述一個面相反的面上具有至少一個凹部。基板可以在所述一個面上或者在與所述一個面相反的面上具有多個凹部。所述至少一個凹部例如可以是溝槽、凹槽或切口，例如沿該基板的厚度的一部分延伸的局部切口。所述至少一個凹部可以從基板的平面表面向內延伸，即，從所述表面朝向該基板的主體的方向延伸。
向保護膜施加壓力，使得該保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。因此，將所述至少一個凹部特別可靠地密封，由此可以安全地防止污染。而且，所述至少一個凹部的側壁的至少一部分被所述保護膜保護。
因此，本發明的方法能夠可靠且有效地對在其一面上具有凹部的基板進行加工，從而最小化對基板造成污染和損壞的任何風險。
可以將保護膜施加至基板的具有至少一個凹部的面上，使得該保護膜的正表面與該基板的具有所述至少一個凹部的面在存在所述至少一個凹部的整個區域直接接觸。以這種方式，尤其可以可靠地避免凹部受任何污染，尤其是由於黏合劑殘留物而造成的污染。
可以在對基板的一個面和/或該基板的與所述一個面相反的面進行加工之前向所述保護膜施加壓力。
可以藉由壓力施加裝置(例如輥、輥座(roller mount)、壓板、印模(stamp)、壓膜(membrane)等)將壓力施加至保護膜。
向保護膜施加壓力可以包括以下步驟或由以下步驟組成：在將保護膜施加至基板的具有至少一個凹部的面上期間和/或之後，向該保護膜施加真空。可以向保護膜施加真空，使得該保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。以這種方式，可以特別可靠地確保保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
可以在真空室中將壓力施加至保護膜，如下面將進一步詳述的。
可以在減壓氣氛中，特別是在真空下，將保護膜施加至和/或附著到基板的具有至少一個凹部的面上。以這種方式，可以特別可靠地確保保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中，並且在保護膜與基板之間不存在空隙和/或氣泡。因此，避免了在對基板的一個面和/或該基板的與所述一個面相反的面進行加工期間，例如由於這種氣泡膨脹(例如，在加熱工序中)而造成該基板上的任何應力或應變。
例如，可以在真空室中執行將保護膜施加至和/或附著到基板的具有至少一個凹部的面上的一個或多個步驟。尤其是，可以利用真空層壓機將保護膜施加至和/或附著到基板的具有至少一個凹部的面上。在這種真空層壓機中，將基板按以下狀態放置在真空室中的卡盤臺上：該基板的不具有所述至少一個凹部的面與卡盤台的上表面接觸並且該基板的具有所述至少一個凹部的面向上取向。所述卡盤台例如可以是被加熱的卡盤台。
施加至基板的具有至少一個凹部的面的保護膜在真空室中藉由環形框架保持在該基板的外周部分處並且放置在該基板側的上方。位於所述卡盤台和所述環形框架上方的所述真空室的上部設置有由可膨脹的橡膠隔膜封閉的空氣入口。
在將基板和保護膜裝入真空室之後，將該真空室抽空，並且空氣藉由空氣入口提供至所述橡膠隔膜，從而使該橡膠隔膜膨脹到該真空室中。以這種方式，該橡膠隔膜在該真空室中向下移動，以致抵著該基板的具有至少一個凹部的面推動保護膜，從而利用該保護膜密封外周基板部分，並使該保護膜壓抵著該基板的具有至少一個凹部的面。因此，可以可靠地確保該保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
在將保護膜施加至基板的具有至少一個凹部的面上期間和/或之後，可以例如藉由加熱卡盤台來加熱保護膜。
隨後，釋放真空室中的真空，從而藉由該真空室中的正壓並且可選地藉由加熱工序產生的附著力將保護膜保持於其在基板的具有至少一個凹部的面上的位置中。下面將對這種加熱工序進行更詳細的描述。
另選地，所述橡膠隔膜可以用軟印模或軟輥代替，例如，加熱的軟印模或加熱的軟輥。
所述基板可以是晶片。所述基板例如可以是半導體晶片、玻璃晶片、藍寶石晶片、陶瓷晶片(如氧化鋁(Al2 O3 )陶瓷晶片)、石英晶片、氧化鋯晶片、PZT(鋯鈦酸鉛)晶片、聚碳酸酯晶片、金屬(例如，銅、鐵、不銹鋼、鋁等)晶片或金屬化材料晶片、鐵氧體晶片、光學晶體材料晶片、樹脂(例如，環氧樹脂)、塗層晶片或模製晶片等。
尤其是，所述基板例如可以是Si晶片、GaAs晶片、GaN晶片、GaP晶片、InAs晶片、InP晶片、SiC晶片、SiN晶片、LT(鉭酸鋰晶片)、LN(鈮酸鋰)晶片等。
所述基板可以由單一材料製成或者由不同材料的組合(例如，上述材料中的兩種或更多種)製成。例如，所述基板可以是Si和玻璃鍵合的基板(例如，Si和玻璃鍵合的晶片)，其中，將由Si製成的晶片單元鍵合至由玻璃製成的基板單元。
所述基板可以是半導體尺寸的晶片。在此，術語“半導體尺寸的晶片”是指具有半導體晶片的外形尺寸(標準化外形尺寸)的晶片，特別是具有半導體晶片的直徑(標準化直徑)(即，外徑)的晶片。半導體晶片的外形尺寸特別是直徑(即，外徑)是按SEMI標準定義的。例如，所述半導體尺寸的晶片可以是Si晶片。拋光後的單晶Si晶片的外形尺寸是按SEMI標準M1和M76定義的。所述半導體尺寸的晶片可以是3英吋、4英吋、5英吋、6英吋、8英吋、12英吋或18英吋的晶片。
所述基板可以具有任何類型的形狀。在針對所述基板的俯視圖中，所述基板例如可以具有圓形形狀、卵圓形狀、橢圓形狀或多邊形形狀(例如，矩形形狀或正方形形狀)。
所述保護膜可以具有任何類型的形狀。在針對所述保護膜的俯視圖中，所述保護膜例如可以具有圓形形狀、卵圓形狀、橢圓形狀或多邊形形狀(例如，矩形形狀或正方形形狀)。
所述保護膜可以具有與所述基板大致相同的形狀或相同的形狀。
所述保護膜可以具有比所述基板的外徑大的外徑。以這種方式，可以有助於對所述基板的加工、處理和/或運輸。尤其是，可以將所述保護膜的外周部分附著至環形框架，如下面將詳細描述的。
所述保護膜可以具有比所述基板的外徑小的外徑。
所述保護膜可以具有與所述基板的外徑大致相同的外徑。
所述基板可以在一個面上具有包括多個器件的器件區域。尤其是，所述基板可以是在一個面上具有包括多個器件的器件區域的晶片。
所述至少一個凹部可以存在於所述基板的一個面上。本發明的方法使得能夠以有效且可靠的方式保護形成在所述器件區域中的器件免受損壞和污染。
所述基板還可以在其一個面上具有外周邊緣(marginal)區域，所述外周邊緣區域沒有器件並且圍繞所述器件區域形成。
可以在所述基板的一個面上形成至少一條分割線。所述至少一個凹部可以沿著所述至少一條分割線延伸。可以在所述基板的一個面上形成多條分割線。多個凹部可以存在於所述基板的一個面上。所述多個凹部中的每一個可以沿著所述多條分割線中的相應一條分割線延伸。所述一條或更多條分割線可以劃分可以形成在所述基板的一個面上的器件。本發明的方法使得能夠以有效且可靠的方式保護所述器件特別是所述器件的正表面和側表面免受損壞和污染。
所述至少一條分割線的寬度可以處於30 μm至200 μm的範圍內，優選為30 μm至150 μm的範圍內，更優選為30 μm至100 μm的範圍內。
本發明的方法還可以包括：在將保護膜施加至基板的具有至少一個凹部的面上期間和/或之後加熱該保護膜。尤其是，所述方法可以包括：加熱保護膜並且向該保護膜施加真空。在這種情況下，可以在加熱保護膜期間和/或之前和/或之後向該保護膜施加真空。
所述方法還可以包括：使得保護膜能夠在加熱工序之後冷卻。尤其是，可以使得保護膜能夠被冷卻至其初始溫度，即，冷卻至其在加熱工序之前的溫度。可以使得保護膜能夠例如冷卻至其在對基板的一個面(例如，基板正面)和/或該基板的與所述一個面相反的面(例如，基板背面)進行加工之前的初始溫度。
可以藉由加熱工序來產生保護膜與基板之間的附著力。可以在加熱工序本身中和/或在使得保護膜能夠被冷卻的後續工序中使保護膜附著至基板。
可以藉由加熱工序軟化保護膜。在例如冷卻至保護膜的初始溫度時，該保護膜可重新硬化，例如，以便形成與基板的形狀匹配和/或材料鍵合。
藉由加熱工序軟化保護膜，可以特別可靠地確保該保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
所述保護膜可以耐熱高達180℃或更高的溫度，優選為高達220℃或更高的溫度，更優選為高達250℃或更高的溫度，甚至更優選為高達300℃或更高的溫度。
所述保護膜可以被加熱至30℃至250℃的範圍內的溫度，優選為50℃至200℃的範圍內的溫度，更優選為60℃至150℃的範圍內的溫度，甚至更優選為70℃至110℃的範圍內的溫度。特別優選地，將所述保護膜加熱至約80℃的溫度。
可以在將保護膜施加至基板的具有至少一個凹部的面上期間和/或之後對該保護膜進行加熱，持續時間的範圍為30秒至10分鐘，優選為1分鐘至8分鐘，更優選為1分鐘至6分鐘，甚至更優選為1分鐘至4分鐘，更進一步優選為1分鐘至3分鐘。
可以直接和/或間接對保護膜進行加熱。
可以藉由例如利用熱施加裝置(例如加熱的輥，加熱的印模等)或者熱輻射裝置直接向保護膜施加熱來對該保護膜進行加熱。可以將保護膜和基板放置在容器或腔室(例如真空室)中，並且可以對該容器或腔室的內部容積進行加熱，以加熱所述保護膜。所述容器或腔室可以設有熱輻射裝置。
在將保護膜施加至基板的具有至少一個凹部的面上之前和/或期間和/或之後，可以例如藉由對所述基板進行加熱來間接加熱所述保護膜。例如，可以藉由將所述基板放置在支承件或承載體(例如卡盤台)上並對所述支承件或承載體進行加熱來加熱所述基板。
例如，可以將所述支承件或承載體(例如卡盤台)加熱至30℃至250℃的範圍內的溫度，優選為50℃至200℃的範圍內的溫度，更優選為60℃至150℃的範圍內的溫度，甚至更優選為70℃至110℃的範圍內的溫度。特別優選地，可以將所述支承件或承載體加熱至約80℃的溫度。
還可以將利用用於直接加熱所述保護膜的熱施加裝置(諸如加熱的輥等)或者熱輻射裝置以及藉由所述基板間接加熱所述保護膜的這些方法進行組合。
所述保護膜優選為易彎的、有彈性的、柔韌的、可拉伸的、柔軟的和/或可壓縮的。所述保護膜在室溫下(例如，在18℃至23℃的溫度範圍內)和/或在處於加熱的狀態時，可以是易彎的、有彈性的、柔韌的、可拉伸的、柔軟的和/或可壓縮的。特別優選地，所述保護膜在室溫下是易彎的、有彈性的、柔韌的、可拉伸的、柔軟的和/或可壓縮的，並且當所述保護膜處於加熱的狀態時，進一步增強了該保護膜的可彎性、彈性、柔韌性、拉伸性、柔軟性和/或可壓縮性。
以這種方式，可以特別可靠地確保保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
優選地，所述保護膜在冷卻時發生至少某種程度的硬化或變硬，以便在冷卻的狀態下變得更有剛性和/或更穩固。以這種方式，可以確保在基板的後續加工(例如研磨和/或切割基板)期間特別可靠地保護該基板。
可以在對保護膜進行加熱之前和/或期間和/或之後向該保護膜施加壓力。
特別優選地，可以使用組合的熱和壓力施加裝置，如加熱的輥、加熱的壓板或加熱的印模。在這種情況下，可以在向保護膜施加壓力的同時對該保護膜進行加熱。
可以向保護膜施加壓力，使得該保護膜進入所述至少一個凹部的深度為3 μm至500 μm，優選為5 μm至300 μm，特別是5 μm至50 μm。
所述至少一個凹部可以具有這樣的深度，即，沿著基板的厚度方向延伸，處於5 μm至1500 μm的範圍內或者處於50μm至1000μm的範圍內或者處於100μm至800μm的範圍內。所述至少一個凹部所具有的深度可以處於基板厚度的2%至90 %的範圍內，或者5%至70 %的範圍內，或者8%至50%的範圍內，或者10 %至40 %的範圍內，或者12 %至30%的範圍內。
可以向保護膜施加壓力，使得該保護膜進入所述至少一個凹部的深度為所述至少一個凹部的深度的2 %至100 %，優選為5 %至90 %的範圍內，更優選為10 %至80 %，甚至更優選為15 %至70 %並且更進一步優選為20 %至60 %。
本發明的方法還可以包括：將基板的一個面上的或該基板的與所述一個面相反的面上的基板材料去除，以便形成所述至少一個凹部。
例如，去除基板材料可以藉由機械切割(例如藉由刀切或鋸切)和/或藉由雷射切割和/或藉由電漿切割和/或藉由蝕刻(例如，濕法蝕刻或乾法蝕刻)和/或光刻(例如光學式光刻或電子束式光刻)來執行。可以在單個機械切割步驟、單個雷射切割步驟、單個電漿切割步驟、單個蝕刻步驟或者單個光刻步驟中去除所述基板材料。另選地，可以藉由上述步驟中的一序列兩個或更多個步驟來去除所述基板材料。
雷射切割可以例如藉由燒蝕雷射切割和/或藉由隱形雷射切割來執行，即，藉由施加雷射光束在基板內形成改性區域和/或藉由施加雷射光束在基板中形成多個孔區域來執行。這些孔區域中的每一個可以由改性區域和所述改性區域中的向基板的表面敞開的空間構成。
所述至少一個凹部可以藉由沿著至少一條分割線去除基板材料來形成，假設存在這樣的至少一條分割線。如果存在多條分割線，則藉由沿著所述多條分割線中的每一條分割線去除基板材料，可以形成多個凹部。
所述基板材料可以沿著基板的厚度的一部分去除，例如，沿著基板的厚度的5 %或更多、10 %或更多、20 %或更多、30 %或更多、40 %或更多、50 %或更多、60 %或更多、70 %或更多、80 %或更多或者90 %或更多去除。所述基板材料可以沿著基板的厚度的90 %或更少、80 %或更少、70 %或更少、60 %或更少、50 %或更少、40 %或更少、30 %或更少、20 %或更少、10 %或更少或者5%或更少來去除。
本發明的方法可以包括：對所述基板的與所述一個面相反的面進行加工。對所述基板的與所述一個面相反的面進行加工可以包括：對所述基板的與所述一個面相反的面進行研磨以調整基板厚度。
所述方法還可以包括：對所述基板的與所述一個面相反的面進行拋光(例如乾拋光或化學機械拋光(CMP))，和/或蝕刻(例如濕法蝕刻或乾法蝕刻(例如電漿蝕刻))。如果所述基板的與所述一個面相反的面經受研磨步驟，則可以在該研磨步驟之後執行所述拋光和/或蝕刻的步驟。
所述方法還可以包括：將所述基板分割成多個分離的元件。例如，所述基板可以是在所述一個面上具有包括多個器件的器件區域的晶片。所述方法可以包括：將所述晶片分割成多個單個晶片或晶粒。例如，可以按下面的方式將所述基板分割成多個分離的元件，例如單個晶片或晶粒。
可以例如沿著至少一條分割線(若存在的話)去除基板材料，以便形成所述至少一個凹部。例如可以以上面詳細描述的方式來執行去除基板材料的步驟。可以從所述基板的所述一個面執行所述基板材料去除工序。可以將保護膜施加至所述基板的形成有所述至少一個凹部的面上。隨後，可以對所述基板的與具有所述至少一個凹部的所述一個面相反的面進行研磨，以調整所述基板厚度。可以僅沿著所述基板的厚度的一部分去除所述基板材料。可以沿著所述基板的厚度的沒有去除晶片材料的剩餘部分，執行對所述基板的與具有所述至少一個凹部的所述一個面相反的面進行研磨的步驟，以便例如沿著所述至少一條分割線來劃分所述基板。
另選地，可以藉由例如沿著至少一條分割線(若存在的話)對所述基板進行切割，將所述基板完全分割成多個分離的元件，例如單個晶片或晶粒。可以從所述基板的與具有所述至少一個凹部的所述一個面相反的面對所述基板進行切割。可以在對所述基板的與具有所述至少一個凹部的所述一個面相反的面進行研磨之前或之後執行所述切割工序。
可以例如以上面詳細描述的方式例如藉由機械切割(例如，藉由刀切或鋸切)和/或藉由雷射切割和/或藉由電漿切割和/或藉由蝕刻(例如，濕法蝕刻或乾法蝕刻)來執行所述切割步驟。
雷射切割可以例如藉由燒蝕雷射切割和/或藉由隱形雷射切割來執行，即，藉由施加雷射光束在所述基板內形成改性區域和/或藉由施加雷射光束在所述基板中形成多個孔區域來執行。這些孔區域中的每一個可以由改性區域和所述改性區域中的向所述基板的表面敞開的空間構成。在在所述基板中形成所述改性區域或孔區域之後，可以藉由沿所述基板的徑向方向施加外力(例如，藉由徑向擴展擴展帶)來完全分割所述基板。例如，可以將所述保護膜用作這種擴展帶。
此外，可以藉由例如利用金剛石劃線器、雷射劃線器等對所述基板進行劃線，並隨後藉由向所述基板施加外力來斷開所述基板，從而將所述基板分割成分離的元件。
可以藉由上面詳細描述的工序的組合將所述基板分割成分離的元件。例如，可以以第一切割寬度對所述基板的與具有至少一個凹部的所述一個面相反的面進行機械地局部切割，並且可以以第二切割寬度在已經形成一個或多個局部切口的一個或多個區域中沿所述基板的厚度方向從所述基板的與具有所述至少一個凹部的所述一個面相反的面對所述基板的剩餘部分進行機械地切割和/或藉由雷射切割和/或藉由電漿切割進行切割。所述第二切割寬度可以小於或等於所述第一切割寬度。隨後，可以對所述基板的與具有所述至少一個凹部的所述一個面相反的面進行研磨，例如，以便消除由於所述機械局部切割步驟而造成的可能的損壞。
所述方法還可以包括：從所述保護膜拾取各分離的元件(諸如單個晶片或晶粒)。可以利用拾取裝置來執行該拾取步驟。
在本發明的方法中，將保護膜施加至基板的具有至少一個凹部的面上，使得所述保護膜的正表面的至少中央區域與該基板的具有所述至少一個凹部的面直接接觸。因此，由於至少在該中央區域沒有黏合劑層，極大地便利拾取分離的元件的步驟。尤其是，可以顯著減少或者甚至消除在所述拾取步驟中對分離的元件造成任何損壞的風險。而且，顯著降低了從所述保護膜拾取所述分離的元件所需的力。
此外，在本方法中，向所述保護膜施加壓力，使得所述保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。以這種方式，所述保護膜可以在分割基板之前將所述基板牢固地保持在其位置，並且在分割所述基板之後將分離的元件(諸如單個晶片或晶粒)牢固地保持在它們的位置。因此，可以可靠地防止在諸如研磨或拾取所述元件的工序步驟中移動或移位所述基板或這些分離的元件。尤其是，由於在研磨中沒有發生這種移動或移位，因此在可能的後續切割步驟、切塊步驟或拾取步驟中可以實現尤其準確和容易的對齊。例如，由於這種高度對齊準確度，因此可以利用諸如薄刀片或薄鋸片的薄機械切割裝置，從所述一個面或者與所述一個面相反的面可靠地對所述基板進行切割。
可以將保護膜施加至基板的具有至少一個凹部的面上，使得在其中所述保護膜的正表面與所述基板的具有所述至少一個凹部的面接觸的中央區域中，所述保護膜的正表面與所述基板的具有所述至少一個凹部的面直接接觸。因此，所述保護膜的正表面與所述基板的具有所述至少一個凹部的面之間不存在材料，尤其是不存在黏合劑。
以這種方式，可以可靠地消除例如因黏合劑層的黏合力或基板上的黏合劑殘留物而可能對所述基板造成污染或損壞的風險。
另選地，所述保護膜可以設置有黏合劑層。在這種情況下，所述黏合劑層僅設置在所述保護膜的正表面的外周區域中，所述外周區域包圍所述保護膜的正表面的中央區域。將所述保護膜施加至基板的具有至少一個凹部的面上，使得所述黏合劑層僅接觸到所述基板的具有所述至少一個凹部的面的外周部分。例如，如果所述基板是在一個面上具有包括多個器件的器件區域的晶片，則所述基板的具有所述至少一個凹部的面的外周部分可以是或者可以對應於形成在所述基板的所述一個面上的外周邊緣區域。
以這種方式，可以進一步改善保護膜與基板的附著。由於黏合劑層僅設置在保護膜的正表面的外周區域中，因此與將黏合劑層設置在保護膜的整個正表面上的情況相比，顯著減小了藉由黏合劑層將保護膜和基板彼此附著的區域。因此，可以更容易地將保護膜從基板上脫離，並且顯著降低了損壞基板的風險。
所述黏合劑層的黏合劑可以藉由諸如熱、UV輻射、電場和/或化學劑的外部刺激來固化。這樣，保護膜可以在加工後特別容易地從基板去除。可以將外部刺激施加至所述黏合劑以降低其黏合力，從而使得能夠容易地去除所述保護膜。而且，可以容易地從所述保護膜拾取分離的元件(諸如單個晶片或晶粒)。
例如，所述黏合劑層可以具有大致環形形狀、開口的矩形形狀或開口的正方形形狀，即，分別在所述黏合劑層的中央具有開口的矩形形狀或正方形形狀。
可以將緩衝層附著至保護膜的與該保護膜的正表面相反的背表面。
例如，如果凸出部分(protrusion)和突出部分(projection)(例如凸塊)、光學元件(例如光學透鏡)、其它結構等沿著基板的厚度方向從該基板的具有至少一個凹部的面凸出、延伸或突出，那麼這種方法是特別有利的。
如果將緩衝層附著至保護膜的背表面，那麼這種凸出部分可以嵌入所述緩衝層中。因此，可以消除所述凸出部分對後續基板加工步驟(例如，切割、拋光或研磨)的任何負面影響。尤其是，所述緩衝層可以顯著地有助於在這樣的工序期間實現特別一致且均勻的壓力分佈。
藉由將凸出部分嵌入緩衝層中，可以可靠地保護所述凸出部分(舉例來說，如光學元件或其它結構)在基板加工期間(例如在隨後的切割或研磨步驟中)免受任何損壞。
對所述緩衝層的材料沒有特別的限制。尤其是，所述緩衝層可以由允許沿著基板的厚度方向凸出的凸出部分嵌入其中的任何類型的材料來形成。例如，所述緩衝層可以由樹脂、黏合劑、凝膠等形成。
所述緩衝層可以藉由諸如UV輻射、熱、電場和/或化學劑的外部刺激來固化。在這種情況下，所述緩衝層在向其施加外部刺激時至少在一定程度上硬化。例如，所述緩衝層可以由可固化樹脂、可固化黏合劑、可固化凝膠等形成。
所述緩衝層可以被配置成使得在固化後表現出一定程度的可壓縮性、彈性和/或柔韌性，即，在固化後是可壓縮、有彈性和/或柔韌的。例如，所述緩衝層可以使得藉由固化而成為橡膠狀的狀態。另選地，所述緩衝層可以被配置成使得在固化後達到剛性的硬態。
在本發明的方法中用作所述緩衝層的UV可固化樹脂的優選示例是DISCO Corporation的ResiFlat和DENKA的TEMPLOC。
所述方法還可以包括：例如，在對基板進行加工(例如，切割或研磨)之前，向所述緩衝層施加外部刺激，以便固化所述緩衝層。以這種方式，可以進一步改進在切割和/或研磨期間對基板的保護以及切割準確度和/或研磨準確度。
所述緩衝層可以耐熱高達180℃或更高的溫度，優選為高達220℃或更高的溫度，更優選為高達250℃或更高的溫度，甚至更優選為高達300℃或更高的溫度。
所述緩衝層可以具有10 μm至300 μm範圍內的厚度、優選為20 μm至250 μm的範圍內，更優選為50 μm至200 μm的範圍內。
可以在將保護膜施加至基板的具有至少一個凹部的面上之前，將緩衝層附著至所述保護膜的背表面。
在這種情況下，可以首先層壓所述保護膜和所述緩衝層，從而形成包括所述緩衝層和附著至所述緩衝層的所述保護膜的保護薄片。隨後可以將以這種方式形成的保護薄片施加至基板的具有至少一個凹部的面上，例如，使得從晶片的平面表面凸出的凸出部分或突出部分被所述保護膜覆蓋並嵌入所述保護膜和所述緩衝層中。所述保護薄片可以被施加成，使得所述緩衝層的背表面大致平行於基板的與具有至少一個凹部的面相反的面。在將所述保護薄片施加至基板的具有至少一個凹部的面上時，將所述保護膜的正表面施加至基板的具有至少一個凹部的面上。
以這種方式，可以以特別簡單且有效的方式來執行所述基板加工方法。例如，所述保護薄片可以預先製備、儲存供以後使用，並在需要時用於基板加工。因此可以大量製造所述保護薄片致使所述保護薄片的生產在時間和成本兩方面都特別有效。
可以在將保護膜施加至基板的具有至少一個凹部的面上之後，將緩衝層附著至所述保護膜的背表面。
在這種情況下，首先將保護膜施加至基板的具有至少一個凹部的面上，隨後將所述基板的具有至少一個凹部的面(已經施加有所述保護膜)附著至緩衝層的正表面，例如，使得從所述基板的平面表面凸出的凸出部分或突出部分嵌入所述保護膜和所述緩衝層中，並且所述緩衝層的背表面大致平行於所述基板的與具有所述至少一個凹部的面相反的面。該方法使得所述保護膜能夠以特別高的準確度附著至所述基板的具有至少一個凹部的面上，尤其是，涉及存在從晶片的平面表面凸出的凸出部分或突出部分的情況。
可以在將保護膜附著至基板的具有至少一個凹部的面上之前和/或期間和/或之後，將緩衝層附著至所述保護膜的背表面。
可以向所述緩衝層施加壓力，使得所述緩衝層沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
可以將基片附著至所述緩衝層的與所述緩衝層的附著至所述保護膜的正表面相反的背表面。
對所述基片的材料沒有特別的限制。所述基片可以由柔軟或易彎的材料製成，舉例來說，如聚合物材料(例如，聚氯乙烯(PVC)、乙烯醋酸乙烯酯(EVA)或聚烯烴)。
另選地，所述基片可以由剛性或硬質的材料製成，例如聚對苯二甲酸乙二醇酯(PET)和/或矽和/或玻璃和/或不銹鋼(SUS)。
例如，如果所述基片由聚對苯二甲酸乙二醇酯(PET)或玻璃製成，並且所述緩衝層可藉由外部刺激固化，那麼可以利用可透過聚對苯二甲酸乙二醇酯(PET)或玻璃的輻射(例如UV輻射)來固化所述緩衝層。如果所述基片由矽或不銹鋼(SUS)製成，那麼提供具有成本效益的基片。
而且，所述基片可以由上面列出的材料的組合形成。
所述基片可以耐熱高達180℃或更高的溫度，優選為高達220℃或更高的溫度，更優選為高達250℃或更高的溫度，甚至更優選為高達300℃或更高的溫度。
所述基片可以具有30μm至1500μm範圍內的厚度，優選為40μm至1200 μm的範圍內，更優選為50 μm至1000μm的範圍內。
可以在將所述保護膜施加至所述基板的具有至少一個凹部的面上之前或之後，將所述緩衝層和所述基片附著至所述保護膜的背表面。尤其是，可以首先將所述保護膜、所述緩衝層以及所述基片層壓，從而形成包括所述基片、所述緩衝層以及附著至所述緩衝層的所述保護膜的保護薄片。隨後可以將以這種方式形成的所述保護薄片施加至所述基板的具有至少一個凹部的面上。
所述基片的正表面可以與所述緩衝層的背表面接觸，並且所述基片的與所述基片的正表面相反的背表面可以大致平行於所述基板的與具有至少一個凹部的面相反的面。因此，在對所述基板進行加工(例如，切割或研磨)時，例如藉由將所述基片的背表面放置在卡盤臺上，可以將合適的反壓施加至該背表面。
在這種情況下，由於所述基片的平面背表面大致平行於所述基板的與具有至少一個凹部的面相反的面，因此在加工(例如切割工序(例如，藉由切割器械的切割刀片或切塊刀片)或者研磨工序)期間施加至所述基板上的壓力更一致且均勻地分佈在所述基板上，從而最小化所述基板斷裂的風險。此外，所述基片的平坦均勻的背表面與所述基板的與具有至少一個凹部的面相反的面的大致平行對齊使得能夠以高精度執行切割步驟和研磨步驟。
所述保護膜可以由單一材料、尤其是單一的均質材料製成。
所述保護膜可以由塑膠材料(例如聚合物)製成。特別優選地，所述保護膜由聚烯烴製成。例如，所述保護膜可以由聚乙烯(PE)、聚丙烯(PP)或聚丁烯(PB)製成。
聚烯烴膜具有特別有利於用於本發明的基板加工方法的材料特性，特別是在該方法包括對保護膜進行加熱的情況下。聚烯烴膜尤其是在處於加熱的狀態時(例如，當加熱至60℃至150℃的範圍內的溫度時)是易彎的、可拉伸的並且柔軟的。因此，可以特別可靠地確保所述保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。
此外，聚烯烴膜在冷卻時硬化並變硬，以便在冷卻的狀態下變得更有剛性和更穩固。因此，可以確保在後續加工所述晶片期間對所述基板的特別可靠的保護。
所述保護膜可以具有5 μm至200 μm範圍內的厚度，優選為8µm至100µm，更優選為10µm至80μm，甚至更優選為12µm至50μm。特別優選地，所述保護膜具有80 μm至150μm範圍內的厚度。
以這種方式，可以特別可靠地確保所述保護膜足夠柔韌且易彎以沿著所述至少一個凹部的深度的至少一部分進入該凹部中，同時展現出足夠的厚度，以便在加工期間可靠且有效地保護所述基板。
所述方法還可以包括：將所述保護膜的外周部分附著至環形框架。尤其是，所述保護膜的外周部分可以附著至所述環形框架上，使得所述保護膜封閉所述環形框架的中央開口，即，所述環形框架內徑內的區域。這樣，由所述環形框架藉由所述保護膜來保持附著至所述保護膜、特別是所述保護膜的中央部分的基板。因此，形成了包括所述基板、所述保護膜以及所述環形框架的基板單元，從而有助於對所述基板進行加工、處理和/或運輸。
可以在將保護膜施加至基板之前或之後執行將所述保護膜的外周部分附著至環形框架的步驟。
可以在將保護膜附著至基板之前或之後執行將所述保護膜的外周部分附著至環形框架的步驟。
可以在對基板的一個面和/或對該基板的與所述一個面相反的面進行加工之前或之後執行將保護膜的外周部分附著至環形框架的步驟。
所述環形框架可以是半導體尺寸的環形框架。在此，術語“半導體尺寸的環形框”是指具有用於保持半導體晶片的環形框架的外形尺寸(標準化外形尺寸)、特別是內徑(標準化內徑)的環形框架。
用於保持半導體晶片的環形框架的外形尺寸、特別是內徑是按SEMI標準定義的。例如，用於300 mm晶片的帶形框架的外形尺寸是按SEMI標準SEMI G74定義的，而用於300 mm晶片的塑膠帶形框架的外形尺寸是按SEMI標準SEMI G87定義的。所述環形框架可以具有用於保持半導體尺寸的晶片的框架尺寸，該框架尺寸例如是3英吋、4英吋、5英吋、6英吋、8英吋、12英吋或18英吋。
將所述保護膜的外周部分附著至半導體尺寸的環形框架提供了以下優點：可以將常規的半導體晶片處理和加工設備(例如常規的拾取裝置)用於處理和加工所述基板和分離的元件(例如單個晶片或晶粒)。
在本發明的方法中，貫穿對基板的加工，所述保護膜可以保持附著至所述基板。因此，可以貫穿對基板的加工使用同一保護膜，例如，直到從所述保護膜拾取藉由對所述基板進行分割而獲得的分離的元件(例如單個晶片或晶粒)。在這種情況下，不需要從所述基板剝離所述保護膜的步驟和將所述基板重新安裝至不同的膜或帶的步驟。因此，可以大大簡化所述加工方法。此外，由於減少了所需的基板處理和加工步驟的數量，因此可以進一步降低損壞基板的任何風險。而且，這種方法例如在加工時間和成本方面特別有效。
所述保護膜可以是可擴展的。所述保護膜可以在被施加至基板的具有至少一個凹部的面上時進行擴展。以這種方式，可以特別可靠地確保所述保護膜沿著所述至少一個凹部的深度的至少一部分進入該凹部中。尤其是，所述保護膜可以擴展至其原始尺寸的兩倍或更多，優選為其原始尺寸的三倍或更多，更優選為其原始尺寸的四倍或更多。
如果所述保護膜是可擴展的，則其可以用於彼此分離藉由對所述基板進行分割而獲得的元件(例如晶片或晶粒)。尤其是，所述方法還可以包括：在對所述基板的一個面和/或所述基板的與所述一個面相反的面進行加工之後，使所述保護膜徑向擴展，以使所述元件彼此分離。
例如，可以在研磨工序之前例如藉由機械切割工序、雷射切割工序或電漿切割工序或者藉由切塊來將所述基板完全分割開。隨後，可以藉由徑向擴展所述保護膜使完全分割開的元件(例如晶片或晶粒)其彼此遠離，從而增加相鄰的元件之間的距離。
另選地，可以使所述基板經受隱形切割工序，即，藉由施加雷射光束在所述晶片內形成改性區域的工序，如上面所詳細描述的。隨後，可以例如沿著至少一條分割線(其中藉由徑向擴展所述保護膜形成所述改性區域)將所述基板分割開(例如，斷開)，從而獲得分離的元件。
作為徑向擴展所述保護膜的另選方案，可以使用單獨的擴展帶。
較佳實施例之詳細說明 現在將參照附圖對本發明的優選實施方式進行描述。該優選實施方式涉及對作為基板的示例性實施方式的晶片W進行加工的方法。該優選實施方式的方法也可以應用於除晶片之外的其它基板。要藉由該方法進行加工的基板不限於晶片。
晶片W例如可以是MEMS晶片，該MEMS晶片具有形成在其正面1的表面上的MEMS器件(參見圖1)。然而，晶片W不限於MEMS晶片，而也可以是具有形成在其正面1上的CMOS器件(優選為固態成像器件)的CMOS晶片，或者也可以是在正面1上具有其它類型器件的晶片。該優選實施方式的方法也可以應用於沒有形成在其上的器件的基板。
晶片W可以由半導體(例如矽(Si))製成。這種矽晶片W可以包括矽基板上的諸如IC(積體電路)和LSI(大規模集成)的器件。另選地，晶片W可以是藉由例如在由陶瓷、玻璃或藍寶石製成的無機材料基板上形成光學器件(例如LED(發光二極體))而配置成的光學器件晶片。晶片W不限於此，而是可以以任何其它方式形成。此外，上述示例性晶片的組合設計也是可能的。
晶片W在研磨之前可以具有μm範圍內的厚度，優選為625µm至925 µm的範圍內的厚度。
晶片W優選呈圓形。然而，對晶片W的形狀沒有特別的限制。在其它實施方式中，晶片W例如可以具有卵圓形狀、橢圓形狀或多邊形(例如，矩形形狀或正方形形狀)。
晶片W設置有形成在晶片的正面1上的多條十字分割線11(參見圖1)(也被稱為街道(street))，從而將晶片W劃分成多個矩形區域，在這些矩形區域中相應地形成有器件27(例如先前描述的那些器件)。這些器件27形成在晶片W的器件區域2中。在圓形晶片W的情況下，該器件區域2優選為圓形的並且與晶片W的外周同心地設置。該優選實施方式的方法也可以應用於沒有形成在其上的器件的基板。例如，代替器件27，需要保護的敏感表面層可以存在於基板的正面1上的分割線11之間。
器件區域2被環形外周邊緣區域3包圍，如圖1中示意性地示出的。在該外周邊緣區域3中，沒有形成任何器件。外周邊緣區域3優選地與器件區域2和/或晶片W的外周同心地設置。外周邊緣區域3的徑向延伸可以在mm範圍內，並且優選為1 mm至3 mm的範圍內。
晶片W還具有與正面1相反的背面6(參見圖1)。
在晶片W的正面1上，形成有多個凹部7。各個凹部7沿著分割線11中的相應一條延伸。凹部7可以是溝槽、凹槽或切口，即，沿著晶片W的厚度的一部分延伸的局部切口。例如，凹部7可以藉由沿著分割線11去除晶片材料來形成，例如藉由機械切割(例如藉由刀切或鋸切)和/或藉由雷射切割和/或藉由電漿切割和/或藉由蝕刻(例如，濕法蝕刻或乾法蝕刻)和/或光刻(例如光學式光刻或電子束式光刻)來形成。凹部7從晶片W的平面表面向內延伸。
下面，將參照圖1至圖8對根據本發明的實施方式的加工晶片W的方法進行描述。
提供保護膜4，如圖1所示。例如，保護膜4可以具有5 μm至200 μm範圍內的厚度。保護膜4由聚烯烴製成。例如，保護膜4可以由聚乙烯(PE)或聚丙烯(PP)製成。保護膜4具有正表面4a和與該正表面相反的背表面4b(參見圖1)。
將黏合劑層9施加至保護膜4的正表面4a的一部分上。具體地，黏合劑層9具有環形形狀並且僅設置在保護膜4的正表面4a的周向或外周區域中。該周向或外周區域圍繞保護膜4的正表面4a的中央區域。在其它實施方式中，可以省去該黏合劑層9。在這種情況下，在保護膜4的正表面4a與晶片W的正面1接觸的整個區域中，保護膜4的正表面4a可以與晶片W的正面1直接接觸。
圖1例示了將保護膜4施加至晶片W的正面1的步驟。
如圖1所示，環形黏合劑層9具有比環形框架25的內徑大的外徑。此外，環形黏合劑層9具有比晶片W的外徑小但比器件區域2的外徑大的內徑。因此，可以可靠地確保黏合劑層9的黏合劑僅與晶片W的正面1上的沒有形成器件的外周邊緣區域3接觸。
在將保護膜4施加至晶片W之前，保護膜4的外周部分借助於黏合劑層9安裝在環形框架25上。環形框架25可以是半導體尺寸的環形框架。隨後，如圖1中的箭頭所示，將保護膜4施加至晶片W的正面1，並且保護膜4藉由黏合劑層9黏附至正面1的外周部分。
形成黏合劑層9的黏合劑可以是可藉由諸如熱、UV輻射、電場和/或化學劑的外部刺激來固化的。以這種方式，保護膜4可以在加工後特別容易地從晶片W去除。
尤其是，黏合劑可以是丙烯酸樹脂或環氧樹脂。用於黏合劑的UV可固化型樹脂的優選示例例如是氨基甲酸酯丙烯酸酯低聚物。
此外，黏合劑例如可以是水溶性樹脂。
將保護膜4施加至晶片W的正面1，使得保護膜4的正表面4a的中央區域(即，環形黏合劑層9內的正表面4a的區域)與晶片W的正面1直接接觸(參見圖2)。因此，保護膜4的正表面4a的中央區域與晶片W的正面1之間不存在材料，特別是不存在黏合劑。
隨後，向保護膜4施加壓力，使得保護膜4沿著凹部7的深度的至少一部分進入凹部7中，如將在下面參照圖3和圖4進一步詳細描述的。藉由施加壓力，保護膜4也在保護膜4的正表面4a的中央區域中附著至晶片W的正面1。藉由施加壓力產生保護膜4與晶片W之間的附著力。
在本實施方式中，向保護膜4施加壓力包括：在將保護膜4施加至基板的正面1期間和/或之後向保護膜4施加真空。向保護膜4施加真空，使得保護膜4沿著凹部7的深度的至少一部分進入凹部7中。以這種方式，特別可靠地確保保護膜4沿著凹部7的深度的至少一部分進入凹部7中。可以在真空安裝器(例如真空室(未示出))中向保護膜4施加真空。
可選地，可以在將保護膜4施加至晶片W的正面1期間和/或之後對保護膜4進行加熱。在這種情況下，可以在加熱保護膜4期間和/或之前和/或之後向保護膜4施加真空。
可以藉由加熱工序來產生保護膜4與晶片W之間的附著力。可以在加熱工序本身中和/或在使得保護膜4能夠冷卻的後續工序中使保護膜4附著至晶片W。
可以藉由加熱工序軟化保護膜4。在例如冷卻至保護膜的初始溫度時，保護膜4可以重新硬化，例如，以便產生與晶片W的形狀匹配和/或材料鍵合。藉由加熱工序軟化保護膜4，可以特別可靠地確保保護膜4沿著凹部7的深度的至少一部分進入凹部7中。
圖2示出了將保護膜4附著至晶片W的正面1的工序的結果。圖3和圖4分別是根據本發明的實施方式及其修改例的加工晶片W的方法中圖2中的環繞區域的放大橫截面圖。
在本實施方式的方法中，凹部7具有約為晶片厚度的50 %的深度，即，沿著晶片W的厚度方向的延伸。保護膜4進入凹部7的深度約為凹部7的深度的50 %，如圖3所示。
在本實施方式的方法的修改例中，在晶片W的正面1上不存在器件。取而代之，在正面1上形成有連續的敏感表面層29(參見圖4)。此外，凹部7的深度顯著小於圖3所示實施方式的深度，即晶片厚度的大約10 %。保護膜4沿著凹部7的整個深度進入凹部7中，如圖4所示。
在將保護膜4附著至晶片W的正面1之後，對晶片W的背面6進行研磨以調整晶片厚度，如圖5中的箭頭所示。在該研磨工序期間，可靠地保護正面1免受保護膜4的損壞和污染。尤其是，由於保護膜4已經沿著凹部7的深度的一部分進入凹部7中，因此保護膜4可以特別牢固地將晶片W保持在其位置，使得不會發生移動或移位(例如晶粒移位)。因此，可以顯著提升後續加工和處理步驟(例如切割、切塊或拾取步驟)的準確度。
可選地，本實施方式的方法還可以包括：對晶片W的背面6進行拋光(例如乾拋光或化學機械拋光(CMP))和/或蝕刻(例如濕法蝕刻或乾法蝕刻(例如電漿蝕刻))。可以在研磨之後執行拋光和/或蝕刻的步驟。可以在分割晶片W之前執行拋光和/或蝕刻的步驟。
圖5所示的研磨步驟之後是將晶片W分割成分離的單個晶粒30的步驟(參見圖7)。具體地，如圖6中的箭頭所示，藉由利用切塊刀片32沿著分割線11從晶片W的背面6對晶片W進行切割，以便完全分割晶片W。圖7示出了該分割步驟的結果。另選地，可以在研磨工序之前例如藉由雷射切割工序、電漿切割工序或者藉由切塊來對晶片W進行，如上面已經詳細描述的。
在分割晶片W的工序中，保護膜4局部延伸到凹部7中也為要獲得的晶粒30的側壁提供了可靠的保護。而且，在對晶片W進行分割之後，藉由保護膜4將晶粒30牢固地保持在它們的位置，由此極大地有助於拾取晶粒30的後續步驟。尤其是，可以以簡單的方式並且以特別高的精度來執行該拾取步驟。
在其它實施方式中，可以以不同的方式來分割晶片W或者其它類型的基板，如上面已經詳細描述的。例如，可以在對晶片W或基板進行研磨之前執行切割晶片W或其它類型的基板的步驟。而且，在一些實施方式中，不執行對晶片W或其它類型基板的研磨。
在將晶片W分割成分離的晶粒30之後，藉由利用拾取裝置40單個地拾取晶粒30，如圖8所示。該拾取裝置40包括拾取夾頭42和上推銷44。在拾取工序中，首先，藉由上推銷44將待拾取的晶粒30從保護膜4的背表面4b側上推，如圖8中的箭頭所示。以這種方式，晶粒30被向上推起，因此可以容易地藉由拾取夾頭42接近。隨後，拾取夾頭42例如藉由真空抽吸來拾取晶粒30，接著將該晶粒30從分割開的晶片W的剩餘部分移除，如圖8中的另一箭頭所示。
如上所述，將保護膜4附著至晶片W，使得黏合劑層9的黏合劑僅與晶片W的正面1上沒有形成器件的外周邊緣區域3接觸。器件區域2中不存在黏合劑。因此，極大地便利拾取晶粒30的步驟。首先，顯著降低了從保護膜4拾取晶粒30所需的力。因此，可以以簡單的方式執行拾取步驟，並且減少或者甚至消除了對晶粒30造成任何機械損壞的風險。其次，可靠地防止因黏合劑殘留物而造成的對晶粒30的污染。
在本實施方式的方法中，貫穿晶片加工，保護膜4保持附著至晶片W。將相同的保護膜4用於研磨晶片背面6的步驟(圖5)、將晶片W分割成晶粒30的步驟(圖6)以及拾取晶粒30的步驟(圖8)。因此，不需要從晶片W上剝離保護膜4的步驟和將晶片W重新安裝到不同的膜或帶的步驟。因此，顯著簡化了加工方法。此外，由於減少了所需的晶片處理和加工步驟的數量，因此可以進一步降低損壞晶片W的任何風險。而且，這種方法例如在加工時間和成本方面特別有效。
在本實施方式的方法中，使用僅包括保護膜4的單層排布結構。在其它實施方式中，採用其中將緩衝層(未示出)附著至保護膜4的背表面4b的構造。可選地，可以將基片(未示出)附著至緩衝層的背表面。緩衝層和/或基片可以具有上面詳細描述的特性、特徵以及功能。
1:正面 2:器件區域 3:外周邊緣區域 4:保護膜 4a:正表面 4b:背表面 6:背面 7:凹部 9:黏合劑層 11:分割線 25:環形框架 27:器件 29:敏感表面層 30:元件；晶粒 32:切塊刀片 40:拾取裝置 42:拾取夾頭 44:上推銷 W:加工基板；晶片
在下文中，參照附圖對本發明的非限制性示例進行說明，在附圖中： 圖1是例示根據本發明的實施方式的加工基板的方法中將保護膜施加至基板的步驟的橫截面圖； 圖2是示出圖1所示步驟的結果的橫截面圖； 圖3是根據本發明的實施方式的加工基板的方法中圖2中的環繞區域的放大橫截面圖； 圖4是根據本發明的實施方式的加工基板的方法的修改例中圖2中的環繞區域的放大橫截面圖； 圖5是例示根據本發明的實施方式的加工基板的方法中研磨基板的步驟的橫截面圖； 圖6是例示根據本發明的實施方式的加工基板的方法中將基板分割成多個分離的元件的步驟的橫截面圖； 圖7是示出圖6所示步驟的結果的橫截面圖；以及 圖8是例示根據本發明的實施方式的加工基板的方法中從保護膜拾取分離的元件的步驟的橫截面圖。
1:正面
2:器件區域
3:外周邊緣區域
4:保護膜
4a:正表面
4b:背表面
6:背面
7:凹部
9:黏合劑層
11:分割線
25:環形框架
27:器件
W:加工基板；晶片

Claims (15)

  1. 一種加工基板的方法，其中， 所述基板具有一個面和與所述一個面相反的面， 所述基板在所述一個面上或者在與所述一個面相反的所述面上具有至少一個凹部，並且 所述方法包括： 提供保護膜； 將所述保護膜施加至所述基板的具有所述至少一個凹部的面上，使得所述保護膜的正表面的至少中央區域與所述基板的具有所述至少一個凹部的面直接接觸； 向所述保護膜施加壓力，使得所述保護膜沿著所述至少一個凹部的深度的至少一部分進入所述凹部中；以及 對所述基板的所述一個面和/或所述基板的與所述一個面相反的所述面進行加工。
  2. 如請求項1所述的方法，其中，向所述保護膜施加所述壓力包括以下步驟或由以下步驟組成：在將所述保護膜施加至所述基板的具有所述至少一個凹部的面上期間和/或之後，向所述保護膜施加真空。
  3. 如請求項1或2所述的方法，其中，所述基板是在所述一個面上具有包括多個器件的器件區域的晶片。
  4. 如請求項1至3中任一項所述的方法，其中，在所述基板的所述一個面上形成至少一條分割線，並且所述至少一個凹部沿所述至少一條分割線延伸。
  5. 如請求項1至4中任一項所述的方法，該方法還包括：在將所述保護膜施加至所述基板的具有所述至少一個凹部的面上期間和/或之後，對所述保護膜進行加熱。
  6. 如請求項1至5中任一項所述的方法，其中，向所述保護膜施加所述壓力，使得所述保護膜進入所述至少一個凹部的深度為3 μm至500 μm，優選為5 μm至300 μm，尤其是5 μm至50 μm。
  7. 如請求項1至6中任一項所述的方法，該方法還包括：將所述基板的所述一個面上或所述基板的與所述一個面相反的所述面上的基板材料去除，以便形成所述至少一個凹部。
  8. 如請求項1至7中任一項所述的方法，其中， 所述方法包括：對所述基板的與所述一個面相反的所述面進行加工，並且 對所述基板的與所述一個面相反的所述面進行加工包括：對所述基板的與所述一個面相反的所述面進行研磨以調整基板厚度。
  9. 如請求項1至8中任一項所述的方法，其中， 所述保護膜設置有黏合劑層， 所述黏合劑層僅設置在所述保護膜的所述正表面的外周區域中，所述外周區域包圍所述保護膜的所述正表面的所述中央區域，並且 將所述保護膜施加至所述基板的具有所述至少一個凹部的面上，使得所述黏合劑層僅與所述基板的具有所述至少一個凹部的面的外周部分相接觸。
  10. 如請求項1至9中任一項所述的方法，其中，將緩衝層附著至所述保護膜的與所述保護膜的所述正表面相反的背表面。
  11. 如請求項10所述的方法，其中，將基片附著至所述緩衝層的背表面。
  12. 如請求項1至11中任一項所述的方法，該方法還包括： 將所述基板分割成多個分離的元件，以及 從所述保護膜拾取所述分離的元件。
  13. 如請求項1至12中任一項所述的方法，其中，所述保護膜由聚合物製成，所述聚合物尤其是聚烯烴。
  14. 如請求項1至13中任一項所述的方法，該方法還包括：將所述保護膜的外周部分附著至環形框架，尤其是半導體尺寸的環形框架。
  15. 如請求項1至14中任一項所述的方法，其中，貫穿對所述基板的所述加工，所述保護膜保持附著至所述基板。
TW108129840A 2018-08-24 2019-08-21 加工基板的方法 TWI718633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018214337.4A DE102018214337A1 (de) 2018-08-24 2018-08-24 Verfahren zum Bearbeiten eines Substrats
DE102018214337.4 2018-08-24

Publications (2)

Publication Number Publication Date
TW202022952A true TW202022952A (zh) 2020-06-16
TWI718633B TWI718633B (zh) 2021-02-11

Family

ID=69412784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129840A TWI718633B (zh) 2018-08-24 2019-08-21 加工基板的方法

Country Status (5)

Country Link
US (1) US11011406B2 (zh)
JP (1) JP6859581B2 (zh)
CN (1) CN110858564B (zh)
DE (1) DE102018214337A1 (zh)
TW (1) TWI718633B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836920B (zh) * 2022-03-02 2024-03-21 環球晶圓股份有限公司 晶圓及晶圓的處理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111451646A (zh) * 2020-04-24 2020-07-28 苏州镭明激光科技有限公司 一种晶圆激光隐形切割的加工工艺
DE102020210104A1 (de) 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300224B1 (en) 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2004217757A (ja) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd 緩衝性カバーフィルムを備えた接着シートならびに半導体装置およびその製造方法
JP2006100413A (ja) * 2004-09-28 2006-04-13 Tokyo Seimitsu Co Ltd フィルム貼付方法およびフィルム貼付装置
JP4930679B2 (ja) * 2005-12-14 2012-05-16 日本ゼオン株式会社 半導体素子の製造方法
JP5151104B2 (ja) * 2006-09-22 2013-02-27 パナソニック株式会社 電子部品の製造方法
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
WO2009081880A1 (ja) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. 貼付材の貼付方法と貼付装置
JP5563423B2 (ja) * 2010-10-19 2014-07-30 リンテック株式会社 シート貼付装置および貼付方法
JPWO2014038310A1 (ja) * 2012-09-07 2016-08-08 富士電機株式会社 半導体素子の製造方法
JP6256227B2 (ja) 2014-07-09 2018-01-10 三菱電機株式会社 半導体装置の製造方法
US9893116B2 (en) * 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
CN108140609B (zh) * 2015-08-31 2022-10-11 株式会社迪思科 处理晶圆的方法以及用在该方法中的保护片材
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836920B (zh) * 2022-03-02 2024-03-21 環球晶圓股份有限公司 晶圓及晶圓的處理方法

Also Published As

Publication number Publication date
CN110858564A (zh) 2020-03-03
CN110858564B (zh) 2023-10-13
TWI718633B (zh) 2021-02-11
DE102018214337A1 (de) 2020-02-27
JP6859581B2 (ja) 2021-04-14
US11011406B2 (en) 2021-05-18
US20200066569A1 (en) 2020-02-27
JP2020031211A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
KR102482627B1 (ko) 웨이퍼를 처리하는 방법
TWI718633B (zh) 加工基板的方法
KR102351842B1 (ko) 웨이퍼 처리 방법
KR102311579B1 (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
TWI795402B (zh) 在處理晶圓中使用的保護片、用於晶圓之處置系統、及晶圓與保護片之組合
KR102593404B1 (ko) 기판 처리 방법
TWI822316B (zh) 加工基板的方法
TWI804947B (zh) 處理基板的方法