[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202029529A - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TW202029529A
TW202029529A TW109102363A TW109102363A TW202029529A TW 202029529 A TW202029529 A TW 202029529A TW 109102363 A TW109102363 A TW 109102363A TW 109102363 A TW109102363 A TW 109102363A TW 202029529 A TW202029529 A TW 202029529A
Authority
TW
Taiwan
Prior art keywords
light
emitting element
substrate
main surface
electrode
Prior art date
Application number
TW109102363A
Other languages
English (en)
Inventor
張利銘
葉宗勲
沈建賦
林文祥
江沛琦
古依雯
陳昭興
王心盈
洪孟祥
柯淙凱
歐震
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202029529A publication Critical patent/TW202029529A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0068—Arrangements of plural sources, e.g. multi-colour light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0081—Mechanical or electrical aspects of the light guide and light source in the lighting device peculiar to the adaptation to planar light guides, e.g. concerning packaging
    • G02B6/0086—Positioning aspects
    • G02B6/009—Positioning aspects of the light source in the package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

一種發光元件，包含：一基板，其包含一基底，具有一主表面；以及複數個凸出部位於主表面上，其中凸出部的材料與基底的材料不同；以及一半導體疊層，位於基板上，包含一側壁與主表面之內夾角大於90度；其中，主表面包含一走道區圍繞半導體疊層，且走道區上不具有凸出部。

Description

發光元件及其製造方法
本申請案係關於一種發光元件，更詳言之，係關於一種具有高亮度之發光元件。
固態發光元件中的發光二極體(LEDs)具有具低耗電量、低產熱、壽命長、體積小、反應速度快以及良好光電特性，例如具有穩定的發光波長等特性，故已被廣泛的應用於家用裝置、指示燈及光電產品等。隨著光電技術的發展，固態發光元件在發光效率、操作壽命以及亮度方面有相當大的進步，發光二極體已是目前照明裝置的主流。
習知的發光二極體晶片包含一基板、一n型半導體層、一活性層及一p型半導體層形成於基板上、以及分別形成於p型/n型半導體層上的p、n-電極。當透過電極對發光二極體晶片通電，且在一特定值的順向偏壓時，來自p型半導體層的電洞及來自n型半導體層的電子在活性層內結合以放出光。然而，發光二極體晶片所發出的光，可能會在其半導體層內部及其基板內部發生內部全反射，以致於光不易從發光二極體中導出，導致光萃取及亮度皆惡化。
一種發光元件，包含：一基板，其包含一基底，具有一主表面；以及複數個凸出部位於主表面上，其中凸出部的材料與基底的材料不同；以及一半導體疊層，位於基板上，包含一側壁與主表面之內夾角為一鈍角；其中，主表面包含一走道區圍繞半導體疊層，且走道區上不具有凸出部。
本申請案之實施例會被詳細地描述，並且繪製於圖式中，相同或類似的部分會以相同的號碼在各圖式以及說明出現。
本申請案一些實施例可配合圖式一併理解，本申請案實施例之圖式亦被視為本申請案實施例說明之一部分。需了解的是，本申請案實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本申請案實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本申請案實施例之特徵。
圖1A係本申請案第一實施例中所揭示之一發光元件1；圖1B係為圖1A中沿A-A’線段之截面圖。
發光元件1包含一基板10、設置於基板10上方的一半導體疊層12、位於半導體疊層12上的一透明導電層18、一第一電極20、一第二電極30以及一保護層(圖未示出)覆蓋上述各層疊及電極之一部份，並具有暴露第一電極20和第二電極30另一部份的開口。如圖1B所示，基板10包含一基底10b，其具有一主表面10u、一下表面10l、複數個側壁10s位於主表面10u與下表面10l之間，以及複數個凸出部P間隔地設置於主表面10u上。在本實施例中，基底10b包含複數個間隔設置的突起平台M位於主表面10u側，且凸出部P對應設置於突起平台M上。於一實施例中，主表面10u包含一凹凸面，其中凸面構成突起平台M的一表面。
基底10b可以是一用以磊晶成長的成長基材，其材料包括用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)、及磷化鎵(GaP)，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的藍寶石(Al2 O3 )，氮化鎵(GaN)，碳化矽(SiC)及氮化鋁(AlN)。凸出部P的材料選自不同於基底10b的材料，於一實施例中，凸出部P係為一透明材料，例如：二氧化矽(SiO2 )、氮化矽(Six Ny )等。於一實施例中，凸出部P的折射率小於基底10b的折射率。凸出部P之三維形狀可以是錐體(例如圓錐體、多角錐體或截頭式錐體)、柱體或半球體等。突起平台M的頂面實質上為一平坦面，基板10的複數個突起平台M之間實質上為一平坦面，例如為藍寶石的C平面(c-plane)。突起平台M的頂面形狀及底面形狀由上視觀之，可以是圓形或是多角形。在本實施例中，由上視觀之，突起平台M的頂面及底面皆為圓形，凸出部P為一圓錐體。
於一實施例中，從半導體疊層12發射的光，照射在基底10b的主表面10u上時，會被基板10的凸出部P及/或突起平台M所折射及反射，降低光直接從基板的下表面10l及側壁10s被摘出的機會，較多的光自半導體疊層12側摘出，從而集中發光元件出光的角度且提高發光元件的亮度。此外，凸出部P及/或突起平台M減緩或抑制了基板10與半導體疊層12之間因晶格不匹配而導致的錯位，從而改善半導體疊層12的磊晶品質。
在本申請案的一實施例中，可以藉由有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等方式，在基板10上形成半導體疊層12。
半導體疊層12包括依序形成在基板10上的一緩衝層125、一第一半導體層121、一活性層123和一第二半導體層122。緩衝層125順應地形成在凸出部P與主表面10u上，緩衝層125的厚度大於5 nm，於一實施中，不超過50 nm，較佳的，緩衝層125的厚度介於10 nm至30 nm之間(兩者皆含)。緩衝層125可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝層125的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝層125包括多個子層(圖未示)。子層包括相同材料或不同材料。在一實施例中，緩衝層125包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。在一實施例中，緩衝層125另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如AlN。在本申請案的一實施例中，第一半導體層121和第二半導體層122，例如為包覆層(cladding layer)或侷限層(confinement layer)，具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素。例如，第一半導體層121是n型半導體，以及第二半導體層122是p型半導體。活性層123形成於第一半導體層121與第二半導體層122之間。電子與電洞在電流驅動下在活性層123中結合，將電能轉換成光能以發光。可藉由改變半導體疊層12中一個或多個層別的物理特性和化學組成，來調整發光元件1或半導體疊層12所發出的光之波長。
半導體疊層12的材料包括Alx Iny Ga(1-x-y) N或Alx Iny Ga(1-x-y) P的III-V族半導體材料，其中0≤x，y≤1；x+y≤1。根據活性層的材料，當半導體疊層12的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層12的材料是InGaN系列時，可以發出波長介於400nm和490nm之間的藍光或深藍光或波長介於490nm和550nm之間的綠光。當半導體疊層12的材料是AlGaN系列時，可以發出波長介於400nm和250nm之間的UV光。活性層123可以是單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面雙異質結構(double-side double heterostructure；DDH)、多重量子井(multi-quantum well；MQW)。活性層123的材料可以是i型、p型或n型半導體。
半導體疊層12包含一平台區28。平台區28的形成，是經由從半導體疊層12之上表面向下移除部份的第二半導體層122和活性層123，直到第一半導體層121的上表面121a露出。由側視觀之，平台區28的延長線L(及延長面)以上的半導體疊層12稱為一上部半導體層12a，延長線L以下的半導體疊層12稱為一下部半導體層12b。上部半導體層12a包含第二半導體層122、活性層123。於一實施例中，上部半導體層12a更包含一部分的第一半導體層121。下部半導體層12b包含第一半導體層121的全部或另一部分以及緩衝層125。
第一電極20位於平台區28上，與第一半導體層121電性連接。第二電極30位於第二半導體層1221上，與第二半導體層121電性連接。於一實施例中，第一電極20包含一第一焊盤電極201和延伸自第一焊盤電極201的一第一指狀電極202。第二電極30包含一第二焊盤電極301和延伸自第二盤電極301的一第二指狀電極302。第一焊盤電極201與第二焊盤電極301用以打線或銲接，使發光元件1和外部電源或外部電子元件電性連接。在本實施例中，如圖1所示，基板10包含一對短邊E1與E3，以及一對長邊E2與E4，第一焊盤電極201和第二焊盤電極301分別設置鄰近於兩個短邊E1及E3，第一指狀電極202與第二指狀電極302分別往對邊E3及E1延伸。於另一實施例中，第一電極20不具有第一指狀電極201。於本申請案中，第一電極20第二電極30的配置並不限於本實施例所示，於一實施例中，第二指狀電極302平行於第一指狀電極202設置。於另一實施例中，第一焊盤電極201及/或第二焊盤電極301分別設置於發光元件1的兩個角落，這兩個角落位於發光元件1的對角。
透明導電層18位於第二電極30下方，覆蓋第二半導體層122之上表面122a，與第二半導體層122電性接觸，用以橫向分散電流。透明導電層18可以是金屬或是透明導電材料，其中金屬可選自具有透光性的薄金屬層，透明導電材料對於活性層123所發出的光線為透明，包含銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、或銦鋅氧化物(IZO)等材料。於一實施例中，透明導電層18具有一開口180對應於第二焊盤電極301的位置，使第二焊盤電極301經由開口180直接接觸第二半導體層122。
於一實施例中，發光元件1更可包含一電流阻擋層(圖未示)位於透明導電層18與第二半導體層122之間，及/或位於第一電極20與第一半導體層121之間。
如圖1B所示，下部半導體層12b包含了第一側壁S1，上部半導體層12a包含了第二側壁S2。第一側壁S1與基底10b之主表面10u之內夾角θ1為一鈍角，第一側壁S1與第一半導體層上表面121a之內夾角θ3為一銳角。於一實施例中，θ1介於100至160度，θ3介於20至80度，與θ1互補。於另一實施例中，第一側壁S1具有粗糙化結構，可進一步增進發光元件1的光取出。
主表面10u包含一走道區10d，位於基板10之周圍區域，未被半導體疊層12所覆蓋。由上視觀之，走道區10d環繞半導體疊層12。圖1C顯示發光元件1中，走道區10d以及鄰近於走道區10d的半導體疊層12的掃描式電子顯微影像(Scanning Electron Microscope；SEM)。如圖1B及圖1C所示，走道區10d上僅具有突起平台M，而不具有凸出部P。於一實施例中，走道區10d上突起平台M的高度，大於半導體疊層12正下方突起平台M的高度(圖未示)。於一實施例中，走道區10d上突起平台M與半導體疊層12正下方突起平台M具有相同的形狀。於另一實施例中，走道區10d上突起平台M與半導體疊層12正下方突起平台M具有不同的形狀。例如，參照圖5A及圖5B，圖5A顯示半導體疊層12正下方突起平台M由上視觀之的示意圖，圖5B顯示走道區10d上突起平台M由上視觀之的示意圖。由上視觀之，半導體疊層12正下方突起平台M的頂面M12及底面M11為圓形，走道區10d上突起平台M的頂面M22為圓形，底面M21為多角形。於一實施例中，如圖1C所示，第一側壁S1與主表面10u之間具有複數個孔穴H，孔穴H的位置對應於突起平台M，且孔穴H內不具有凸出部P。
圖2A及圖2B分別顯示本申請案第二實施例中發光元件2的局部截面圖。發光元件2與發光元件1的結構相似，差別在於，發光元件2中下部半導體層12b的第一側壁S1，包含多段子側壁，例如第一子側壁S11及第二子側壁S12。如圖2A及圖2B所示，第一子側壁S11與第二子側壁S12相連接，第一子側壁S11與第二子側壁S12之內夾角(未標示)介於100-175度。第二子側壁S12與基底10b之主表面10u之內夾角θ1為一鈍角。如圖2A之實施例所示，第一子側壁S11與第一半導體層上表面121a之內夾角θ3介於80-100度，例如內夾角θ3實質上為一直角。如圖2B之實施例所示，內夾角θ3為一銳角。
圖3係本申請案之截面圖。發光元件3與發光元件1的結構相似，差別在於，發光元件3中基底10b的主表面10u為一平面，不具有突起平台M，複數個凸出部P間隔地設置於主表面10u上。其走道區10d為一平面，與發光元件1的走道區10d同樣不具有凸出部P。
圖4係本申請案第四實施例中之一發光元件4之截面圖。發光元件4與發光元件1的結構相似，差別在於，發光元件4中基底10b的側壁10s上具有一粗糙區Tx，粗糙區Tx鄰近於主表面10u且與主表面10u相連接。粗糙區Tx之表面粗糙度大於側壁10s上粗糙區Tx以外區域的粗糙度。
於本申請案另一實施例之發光元件(圖未示)，與發光元件1的結構相似，差別在於其走道區10d上不具有凸出部P，也不具有突起平台M。
基於前述不同實施例之發光元件，任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改、變化及搭配。例如，第三實施例中發光元件3的基底側壁10s，可包含如第四實施例中的發光元件4的粗糙區Tx。例如，第三實施例中發光元件3及第四實施例中發光元件4的第一側壁S1，可包含如第二實施例中發光元件2的多段式子側壁。
圖6顯示一比較例之發光元件6。圖7顯示第一實施例之發光元件1與比較例之發光元件6之實驗比較。參照圖6，比較例之發光元件6與發光元件1結構相似，差別在於，發光元件6中基底10b’沒有突起平台M，且基板10’的凸出部P’與基底10b’為同一材料，且其走道區10d上具有凸出部P’。發光元件1中其中一個突起平台M與其上方凸出部P的總和尺寸，與發光元件6中其中一個凸出部P’的尺寸相同，且形狀與分佈也相同。發光元件1的基底10b與發光元件6的基底10b’為相同材料。由圖7可知，相較於比較例之發光元件6，依本申請案之第一實施例發光元件1在光學輸出功率上有1.56%的提升，且縮小了發散角。意即，相較於比較例之發光元件6，第一實施例之發光元件1的發光角度在正向上(即，基底10b之主表面10u的法線方向，也就是圖1A及1B中的Z軸方向)較集中，且在正向上有較高的亮度。圖8A及圖8B顯示第一實施例之發光元件1與比較例之發光元件6在各個角度發光強度的空間分佈。更詳言之，圖8A顯示兩個發光元件在Y軸方向上，0度到180度的光強度分佈；圖8B顯示兩個發光元件在X軸方向上，0度到180度的光強度分佈。兩圖中的座標值90度即為圖1A中的正Z軸方向。由圖8A及8B同樣可看出，相較於比較例，第一實施例發光元件1在90度附近光強度較高，意即，發光元件1在正向上有較高的光強度。於一實施例中，發光元件1在一軸向上的發散角小於等於130度。
圖9A-9E顯示本申請案一實施例發光元件1之製造方法。首先，如圖9A所示，在基板10上形成半導體疊層12以形成一晶圓(wafer)。基板10包含如前述的基底10b、突起平台M及凸出部P，半導體疊層12覆蓋凸出部P以及主表面10u；接著，移除部分的半導體疊層12直至第一半導體層121之上表面121a露出，形成平台區28。由側視觀之，平台區28的延長線L(及延長面)以上的為上部半導體層12a，以及延長線L以下的為下部半導體層12b。
接著，如圖9B所示，在半導體疊層12及平台區28上形成保護層8。在一實施例中，保護層8的厚度約為500~5000Å，其材料可選自氧化矽、氮化矽或其組合。保護層8可以通過化學氣相沉積(CVD)、原子層沉積法(atomic layer deposition, ALD)或旋塗(spin-coating)法形成。
接著，如圖9C所示，實施一切割線13形成步驟。於一實施例中，如圖9C所示，由保護層8的上表面照射一雷射17。雷射17由保護層8的上表面往下劃切半導體疊層12，直到下部半導體層12b之一深度，例如直到緩衝層125的表面或緩衝層125之一深度，或是直到凸出部P之一深度，或是直到突起平台M之一深度，或是直到基底主表面10u，以形成一切割線13。同時，切割線13在晶圓定義出複數個發光元件1。也就是說，切割線13定義出各發光元件1的外圍。於另一實施例中，雷射17由保護層8的上表面往下劃切半導體疊層12，直到基底10b內之一深度，在基底10b之內部形成一粗糙區(圖未示)。在後續形成單獨的發光元件後，在基底10b的側壁10s對應形成有如圖4所示的粗糙區Tx。
於另一實施例中，切割線13係藉由蝕刻方式所形成(圖未示)。由保護層8的上表面進行一乾蝕刻步驟，例如感應耦合式電漿(Inductively Coupled Plasma, ICP)蝕刻，往下蝕刻至下部半導體層12b內之一深度，或是直到凸出部P之一深度，或是直到基底主表面10u之一深度，形成切割線13。
接著，如圖9D所示，移除部份下部半導體疊層12b、部份凸出部P及保護層8。移除部份下部半導體疊層12b、部份凸出部P及保護層8之步驟可於同一步驟完成或於不同步驟完成。移除部份下部半導體疊層12b、部份凸出部P及保護層8可以同一方式完成或不同方式完成。於一實施例中，移除部份下部半導體疊層12b之步驟為一蝕刻步驟。於一實施例中，蝕刻步驟採用濕式蝕刻，以移除切割線13所形成之縫隙中的下部半導體層12b的一部分，形成第一側壁S1。在各發光元件的第一側壁S1形成後，相鄰發光元件之間所暴露出的基板10形成走道區10d。在一實施例中，在各發光元件的第一側壁S1形成後，相鄰發光元件之間暴露出下部半導體層12b未被移除的另一部份上表面形成走道區10d。在一實施例中，蝕刻溶液包括硫酸、磷酸、鹽酸、氫氟酸或其組合。在一實施例中，在第一側壁S1形成後，可對第一側壁S1進行一粗糙化步驟。例如，以氫氧化鉀蝕刻第一側壁S1，在第一側壁S1上形成一粗糙結構(圖未示)。第一側壁S1與主表面10u之內夾角θ1之角度可由蝕刻溶液的成分、蝕刻時間和溫度達到控制。此外，藉由調整切割線13深度搭配不同蝕刻條件，可以形成如圖2A及圖2B中多段式的子側壁。於一實施例中，保護層8可在移除部份下部半導體疊層12b之蝕刻步驟中一起移除。於一實施例中，走道區10d的凸出部P可在移除部份下部半導體疊層12b之蝕刻步驟中一起移除。
於另一實施例中，移除保護層8的步驟與移除部份下部半導體疊層12b之步驟不同。於一實施例中，保護層8係藉由一溶液移除，且此溶液的成分不同於移除部份下部半導體疊層12b以形成第一側壁S1步驟中所使用溶液的成分。於一實施例中，走道區10d的凸出部P移除步驟與移除部份半導體疊層12之步驟不同。於一實施例中，走道區10d的凸出部P移除步驟與移除保護層8之步驟不同。於一實施例中，走道區10d的凸出部P移除步驟與移除保護層8之步驟相同，在移除保護層8的同時，走道區10d的凸出部P也被移除。如圖9D所示，相鄰發光元件之間的走道區10d上，僅具有突起平台M，而不具有凸出部P。
於另一實施例中，走道區10d的凸出部P移除步驟可能會受其使用的溶液及/或製程條件等因素所影響，而使得走道區10d的凸出部P未被完全移除而有部分殘留。殘留的凸出部P較半導體疊層12正下方的凸出部P具有較小的寬度、較小的高度、變形或縮小的外觀等。例如，部分突起平台M上的凸出部P被完全移除，而另一部分突起平台M上有凸出部P殘留。例如，當基底10b如圖3所示，其主表面10u實質上為一平面而不具有突起平台M時，走道區10d的部分區域上的凸出部P被完全移除，而走道區10d另一部分區域有凸出部P殘留，或走道區10d另一部分區域有突起平台M和凸出部P殘留。在上述情況下，在後續完成的發光元件中皆可視為其走道區10d實質上不具有凸出部P。
於一實施例中，走道區10d上突起平台M的高度，大於半導體疊層12正下方突起平台M的高度。於一實施例中，走道區10d上突起平台M與半導體疊層12正下方突起平台M具有相同的形狀。例如，由上視觀之，半導體疊層12正下方突起平台M的頂面及底面皆為圓形，走道區10d上突起平台M的頂面及底面皆為圓形。於另一實施例中，走道區10d上突起平台M與半導體疊層12正下方突起平台M具有不同的形狀。例如，由上視觀之，半導體疊層12正下方突起平台M的頂面及底面皆為圓形，走道區10d上突起平台M的頂面為圓形及底面為多角形，或者走道區10d上突起平台M的頂面為多角形及底面為多角形。
最後，如圖9E所示，進行透明導電層18、第一電極20及第二電極30等製作步驟。再沿著走道區10d，也就是各發光元件1的周圍，將晶圓分割形成複數發光元件1。於一實施例中，用雷射27照射基底10b的下表面10l，雷射27聚焦於基底10b內部，使基底10b內部形成變質區，再自變質區沿著基底10b晶面形成裂痕將各發光元件1分割開來後，在各發光元件1的基底側壁10s上，形成有粗糙區Tx’。
圖10A顯示一本申請案一實施例之發光元件封裝結構7之側視圖。圖10B為圖10A中沿A-A’線段之截面圖。
發光元件封裝結構7包括一封裝體16，其具有一開口160，一對導線端子50a及50b分開設置於封裝體16中，對應於開口160並與封裝體16連接，發光元件1安裝在開口160內，利用金線14(bonding wire)分別和導線端子50a及50b電性連接。開口160可填充透光樹脂23，透光樹脂23內可包含有波長轉換材料(圖未示)，例如螢光粉，及/或散射材料(圖未示)等。此外，導線端子50a和50b突出至封裝體16之外，以與外部電源或外部電子元件進行電性連接。突出的導線端子50a和50b可以具有各種形狀並被彎折成各種形狀。於一實施例中，如圖10A及10B所示，導線端子50a和50b從封裝體16的側表面彎折延伸至其側表面，固著於一載板22上，應用於一顯示器之側投式背光光源。
發光元件封裝結構7的開口160具有縱長形狀，其內安裝有縱長形狀的發光元件1，以發光元件1為例，其長寬比(即，E2比E1)約為5比1。開口160的長軸方向(X軸方向)與發光元件1的長軸方向一致，開口160的側壁160a可為一傾斜面，以反射發光元件1所發出的光，增加整體發光元件封裝結構7的出光。縱長形狀的發光元件1搭配縱長形狀的封裝結構7，適用於側投式背光顯示器的背光模組。在此封裝結構中，發光元件1在Y軸方向上與側壁160a的間距D2，小於發光元件1在X軸方向上與側壁160a的間距D1。隨著側投式背光顯示器的輕薄化，發光元件封裝結構在Y軸方向上的寬度越來越小，同樣地，發光元件1在Y軸方向上與側壁160a的距離D2也越來越小。當發光元件1在Y軸方向上與側壁160a的距離D2越小時，發光元件1所發出的側向光，容易被側壁160a吸收，而使得發光元件封裝結構7整體亮度下降。在前述實驗比較中，依據本申請案一實施例之發光元件1，在正向有較高的光強度，亦即從發光元件1正面出光比例較高，側面出光比例較少。因此，將發光元件1設置於發光元件封裝結構7中，由於從發光元件1側面出光比例較少，可進一步減少發光元件1的側向光被側壁160a所吸收的可能性，進而提升發光元件封裝結構7的亮度。在本申請案一實驗中，在相同發光元件封裝結構7下，採用本申請案實施例之發光元件1的封裝結構，相較於採用比較例之發光元件6的封裝結構，具有2.5%-3%的亮度提升。本申請案中所述之發光元件1及前述實施例中的發光元件的長寬比可隨發光元件封裝結構的設計改變而有所調整，本申請案中所述之發光元件皆適用於在Y軸方向上的寬度較X軸方向上的小的封裝結構。於一實施例中，例如發光元件長寬比可為2比1或以上，皆適用於發光元件封裝結構7。
圖11顯示一顯示器裝置示意圖。顯示器裝置包含一框架40、一側投式背光模組100以及一液晶面板(liquid crystal panel)90。側投式背光模組100包含一反射膜片80、一導光板70、載板22、發光元件封裝結構7及一光學膜片46。複數個發光元件封裝結構7以及電路結構(圖未示)設置於載板22上，電路結構用以控制發光元件封裝結構7。設置於載板22上的發光元件封裝結構7位於導光板70之側邊，當發光元件封裝結構7發光且其光線R從導光板70之側邊射入導光板70，導光板70會改變光線R的方向而使光朝向光學膜片46(例如為擴散片等)，為其上方的液晶面板90提供背光源。由圖11可知，當發光元件封裝結構7以及其內的發光元件所發出的光R，在Z軸方向上的強度越強時，可使得側投式背光模組100更有效的利用其光源。
圖12顯示本申請案第五實施例發光元件9之上視圖以及沿B-B’線段之截面圖。
如第12圖所示，發光元件9包含基板10、位於基板10上的半導體疊層12、透明導電層18、介電材料疊層58、第一電極20’以及第二電極30’。如同發光元件1，發光元件9的基板10的主表面10u包含一走道區10d，位於基板10之周圍區域，未被半導體疊層12所覆蓋。基底10b包含複數個間隔設置的突起平台M位於主表面10u側，且凸出部P對應設置於突起平台M上。由上視觀之，走道區10d環繞半導體疊層12，且其上方不具有凸出部P。
介電材料疊層58覆蓋半導體疊層12、透明導電層18以及走道區10d，並具有開孔501及502分別暴露第一半導體層121及透明導電層18。第一電極20’形成於介電材料疊層58上，經由開孔501與第一半導體層121電性連接。第二電極30’形成於介電材料疊層58上，經由開孔502與第二半導體層122電性連接。於本實施例中，介電材料疊層58由一對或複數對不同折射率的介電材料交互堆疊所形成。介電材料包括例如氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。藉由不同折射率介電材料的選擇搭配其厚度設計，介電材料疊層58形成一反射結構，例如一分佈式布拉格反射器(DBR, distributed Bragg reflector) ，選擇性地反射特定波長之光。例如，可通過選擇層疊氧化矽/氧化鈦做為對藍光波段有高反射率的反射結構，或通過選擇層疊氧化矽/氧化鈮等層做為對紫外光波段有高反射率的反射結構。
第一電極20’以及第二電極30’之材料包含金屬，例如鉻(Cr)、鈦(Ti)、金(Au)、鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、銠(Rh)、鎢(W)、銦(In)或鉑(Pt)等金屬或上述材料之合金或疊層。第一電極20’形成於介電材料疊層58上，經由開孔501與第一半導體層121電性連接。第二電極30’形成於介電材料疊層58上，經由開孔502與第二半導體層122電性連接。發光元件9利用第一電極20’與第二電極30’以覆晶的方式和一載板(圖未示)上的電路接合，以達到和外部電子元件或外部電源的連接。發光元件9所發出的光線，經由介電材料疊層58及/或電極(第一電極20’及第二電極30’)的反射，可增加出光面的出光，增進發光元件9的亮度。
於本實施例中，介電材料疊層58延伸覆蓋走道區10d，經由移除走道區10d上的凸出部P，可使得介電材料疊層58適形地覆蓋基底10b的主表面10u。如此一來，介電材料疊層58在走道區10d上可具有均勻的膜厚，均勻膜厚的反射結構可提供半導體疊層12穩定的反射功能，提高發光元件9的亮度。此外，也可降低基板表面的高低差而使得其上方介電材料疊層58容易發生破裂的問題，增進發光元件9的可靠度。於另一實施例中，介電材料疊層58的邊緣與基板10的邊緣有一距離；換句話說，介電材料疊層58的邊緣不與基板10的邊緣切齊或相連接，而是內縮一距離位於走道區10d上，使發光元件最外圍的主表面10u暴露出。於發光元件切割製程中，切割線位於發光元件最外圍的主表面10u所暴露的位置，介電材料疊層58對應於切割線內縮暴露出主表面10u，可進一步避免直接切割介電材料疊層58造成其發生破裂的問題。
於另一實施例中，發光元件9的基板10如同圖3中發光元件3的基板10，基底10b的主表面10u為一平面，不具有突起平台M，複數個凸出部P間隔地設置於主表面10u上。其走道區10d為一平面，其上方不具有凸出部P。
圖13及圖14A分別顯示本申請案第六實施例發光元件11之上視圖以及沿A-A’線段之截面圖。
發光元件11包含基板10，以及分開設置於基板10上的複數個發光單元32(32a-32f)，彼此之間以溝槽36相隔分離，各發光單元32分別包含一半導體疊層12。導電結構形成在相鄰的發光單元32之間和各發光單元32上，且將各發光單元32電性連接，以形成串聯式發光單元陣列。發光元件11的基板10和前述實施例發光元件的基板10具有相同的結構，在此不加以贅述。溝槽36位於任兩相鄰的發光單元32之間，其底部為基底10b之主表面10u，其側壁為兩相鄰發光單元32的半導體疊層12之側壁。溝槽36內不具有凸出部P
絕緣層29設置各發光單元32上以及在溝槽36內，並覆蓋溝槽36內的主表面10u，並延伸至發光單元32的半導體疊層12的側壁和上表面。本實施例中，絕緣層29包含在串聯式陣列的末端發光單元32f的平台區28上的第一絕緣部290a，在起始發光單元32a的第二半導體層122上的第二絕緣部290b、溝槽36上的中間部29a、島狀部29b以及延伸部29c。島狀部29b可包含單一個或複數個島狀；延伸部29c延伸自中間部29a。於另一實施例中，絕緣層29不具有島狀部29b。於另一實施例中，絕緣層29不具有延伸部29c。於另一實施例中，第一絕緣部290a可以省略。
絕緣層29的材料包括透明絕緣材料，例如氧化矽、氮化矽、氧氮化矽、氧化鈦、氧化鋁或上述材料的組合或疊層。絕緣層29可以是單層或是複數層所形成的堆疊；於一實施例中，絕緣層29包含單一或複數絕緣層對的堆疊，每一絕緣層對包含兩子層，兩子層由兩種不同絕緣材料構成，絕緣層29為分佈式布拉格反射器(DBR, distributed Bragg reflector) ，選擇性地反射特定波長之光。例如，可通過選擇層疊氧化矽/氧化鈦做為對藍光波段有高反射率的反射結構，或通過選擇層疊氧化矽/氧化鈮等層做為對紫外光波段有高反射率的反射結構。
在一實施例中，第一絕緣部290a、第二絕緣部290b、中間部29a、島狀部29b以及延伸部29c是在同一道製程中完成。第一絕緣部290a、第二絕緣部290b、中間部29a、島狀部29b以及延伸部29c具有相同的材料、及/或大致上相同的厚度。在一實施例中，第一絕緣部290a、第二絕緣部290b、中間部29a、島狀部29b以及延伸部29c是在不同道製程中完成。第一絕緣部290a、第二絕緣部290b、中間部29a、島狀部29b以及延伸部29c具有不同材料，例如第一絕緣部290a、第二絕緣部290b具有相同的材料，中間部29a、島狀部29b以及延伸部29c具有另一相同的材料。在一實施例中，第一絕緣部290a、第二絕緣部290b、中間部29a、島狀部29b以及延伸部29c具有不同疊層結構，例如第一絕緣部290a、第二絕緣部290b為複數層所形成的堆疊，中間部29a、島狀部29b以及延伸部29c具有單層結構。
在一實施例中，第二絕緣部290b包含一開口，暴露出發光單元32a之第二半導體層122的上表面。
透明導電層18覆蓋各發光單元32的第二半導體層122之上表面，與第二半導體層122電性接觸。本實施例中，透明導電層18同時覆蓋絕緣層29之延伸部29c、以及第二絕緣部290b。於一實施例中，透明導電層18同樣具有開口，對應於第二絕緣部290b之開口。
導電結構形成在發光單元32和溝槽36上。導電結構包含發光單元32第一電極20、第二電極30以及形成在兩個相鄰的發光單元32之間的連接電極60。導電結構之材料包含金屬，例如鉻(Cr)、鈦(Ti)、金(Au)、鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金或疊層。
參照圖13，在發光單元32f上，第一電極20形成在其第一半導體層121上，包含第一焊盤電極201與延伸自第一焊盤電極201的第一延伸電極202。第一電極20與第一半導體層121電性連接，並位於第一絕緣部290a之上。在其他各發光單元上， 同樣設有第一延伸電極202與其第一半導體層121電性連接。在發光單元32a上，第二電極30形成在透明導電層18上，與透明導電層18及第二半導體層122電性連接，包含第二焊盤電極301與延伸自第二焊盤電極301的第二延伸電極302。在其他各發光單元上， 同樣設有第二延伸電極202與其第二半導體層122電性連接。於本實施例中，第二焊盤電極301之位置對應於第二絕緣部290b之開口及透明導電層18之開口上，並經由這些開口，與第二半導體層122接觸。連接電極60形成在絕緣層29的中間部29a上，連接一個發光單元上的第一延伸電極202和相鄰發光單元上的第二延伸電極302，使發光單元32形成串聯式發光單元陣列。在本實施例中，由上視觀之，連接電極60的最大寬度比第一延伸電極202和第二延伸電極302的寬度大。連接電極60在與第一延伸電極202和第二延伸電極302相連接的部位，相較於連接電極60在溝槽36內的寬度，其自溝槽36向半導體疊層12的方向具有一漸縮的寬度。
在另一實施例中，連接電極60連接兩相鄰發光單元32上的第一延伸電極202，及/或連接電極60連接兩相鄰發光單元32上的第二延伸電極302，使發光單元32形成並聯、串聯或是串並聯等不同的發光單元陣列。
發光單元32a上的第二焊盤電極301和發光單元32f上的第一焊盤電極201，在發光元件11操作上將用以打線，和外部電子元件或電源形成電性連接。前述第一絕緣部290a及第二絕緣部290b之作用，是防止電流直接經過焊盤電極流入半導體疊層12，而使電流經由其上方的延伸電極202、302及透明導電層18擴散。同樣地，絕緣層29的延伸部29c沿著第二延伸電極302設置，並位於第二延伸電極302下方，防止經由第二延伸電極302所傳導的電流直接流入半導體疊層12，而是經由絕緣層29上方的透明導電層18擴散。因此在此實施例中，絕緣層29的延伸部29c也具有電流阻擋的作用。絕緣層29的島狀部29b沿著第一延伸電極202間隔地設置在第一延伸電極202下方，同樣具有電流阻擋的作用，第一延伸電極202因此藉由島狀部29b之間的間隙，間隔地與第一半導體層121接觸，使電流均勻分佈。
在具有串聯式發光單元陣列的發光元件11中，兩相鄰發光單元32之間係藉由溝槽36達成電性分離，再利用跨越溝槽36的導電結構，電性連接彼此分離之發光單元32。然而，由於溝槽36之高深寬比使得導電結構在製造過程中不易均勻覆蓋於溝槽36上，而易形成斷裂造成損壞。因此，為了要確保相鄰發光單元32之間電性連接的可靠度，連接電極60及絕緣層中間部29a必須良好地附著及覆蓋於半導體疊層12側壁上。於本實施例中，連接電極60及絕緣層中間部29a覆蓋溝槽36，經由移除溝槽36上的凸出部P，可使得連接電極60及絕緣層中間部29a適形地覆蓋基底10b的主表面10u。如此一來，可降低基板表面的高低差而使得其上方連接電極60及絕緣層中間部29容易發生斷裂的問題，增進發光元件11的可靠度。此外，如圖14A所示，發光元件11的主表面10u具有走道區10d位於發光元件11之周圍。走道區10d圍繞所有發光單元32，且其上方不具有凸出部P。圖14B顯示本申請案另一實施例之發光元件11沿圖13的A-A’線段之截面圖。如圖14B所示，發光元件11的基底10b不具有走道區10d。也就是說，在發光元件11之周圍，基底10b的主表面10u被各發光單元32的半導體疊層12所覆蓋，且各發光單元32位於發光元件11周圍的第一半導體層121的側壁121s與基底10b的側壁10s相連接。
於另一實施例中(圖未示)，溝槽36底部的主表面10u包含一第一區以及一第二區，第一區位於連接電極60及/或絕緣層中間部29下方，第二區係為第一區以外的區域。第一區上不具有凸出部P，第二區上具有凸出部P。如此一來，位於第一區上的連接電極60及絕緣層中間部29可適形地覆蓋基底10b的主表面10u，第二區上的凸出部P可使得光發生折射而增加被摘出的機會，增進發光元件11的亮度。
於另一實施例中(圖未示)，發光元件11的基板10如同圖3中發光元件3的基板10，基底10b的主表面10u為一平面，不具有突起平台M，複數個凸出部P間隔地設置於主表面10u上。其溝槽36底部的主表面10u及/或其走道區10d為一平面，上方不具有凸出部P。
於本申請案中，雖未繪示各相鄰發光單元32之間的截面結構，然而，本申請案所屬技術領域中具有通常知識者可以經由本申請案所揭示之內容，理解各相鄰發光單元32之間的溝槽36底部的主表面10u上方不具有凸出部P。
惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。
1、2、3、4、6、9、11:發光元件 7:發光元件封裝結構 8:保護層 10:基板 10b、10b’:基底 10u、10u’:主表面 10l、10l’:下表面 10s、10s’: 側壁 10d:走道區 12:半導體疊層 12a:上部半導體層 12b:下部半導體層 121:第一半導體層 121a、122a:上表面 121s:側壁 122:第二半導體層 123:活性層 125:緩衝層 13:切割線 14:金線 50a、50b:導線端子 16:封裝體 160:封裝體開口 17、27:雷射 18:透明導電層 180:開口 20、20’:第一電極 201:第一焊盤電極 202:第一延伸電極 22:載板 23:樹脂 28:平台區 29:絕緣層 29a:絕緣層中間部 29b:絕緣層島狀部 29c:絕緣層延伸部 290a:第一絕緣部 290b:第二絕緣部 30、30’:第二電極 301:第二焊盤電極 302:第二延伸電極 32、32a-32f:發光單元 36:溝槽 40:框架 46:光學膜片 58:介電材料疊層 60:連接電極 70:導光板 80:反射膜片 90:液晶面板 100:背光模組 501、502:開口 D1、D2:間距 E1、E3:短邊 E2、E4:長邊 H:孔穴 L:延長線 P、P’:凸出部 M:突起平台 M11、M21:底面 M12、M22:頂面 R:光線 S1:第一側壁 S11:第一子側壁 S12:第二子側壁 Tx、Tx’:粗糙區 θ1、θ3:夾角
﹝圖1A及圖1B﹞分別為本申請案一實施例發光元件1的上視圖及截面圖。 ﹝圖1C﹞為本申請案一實施例發光元件1的掃描式電子顯微影像(Scanning Electron Microscope；SEM)。 ﹝圖2A至圖2B﹞為本申請案一實施例發光元件2的局部截面圖。 ﹝圖3﹞為本申請案一實施例發光元件3的截面圖。 ﹝圖4﹞為本申請案一實施例發光元件4的截面圖。 ﹝圖5A及圖5B﹞為本申請案一實施例發光元件1的突起平台示意圖。 ﹝圖6﹞為本申請案一比較例之發光元件6的截面圖。 ﹝圖7﹞為本申請案一實施例發光元件與比較例之發光元件的實驗比較。 ﹝圖8A及圖8B﹞為本申請案一實施例發光元件與比較例之發光元件的光強度分佈。 ﹝圖9A至圖9E﹞為本申請案一實施例發光元件1的製造方法。 ﹝圖10A及10B﹞為本申請案一實施例發光元件封裝結構7。 ﹝圖11﹞為本申請案一實施例顯示器裝置。 ﹝圖12﹞為本申請案一實施例發光元件9的上視圖以及截面圖。 ﹝圖13﹞為本申請案一實施例發光元件11的上視圖。 ﹝圖14A﹞為本申請案一實施例發光元件11的截面圖。 ﹝圖14B﹞為本申請案另一實施例發光元件11的截面圖。
1:發光元件
10:基板
10b:基底
10u:主表面
10l:下表面
10s:側壁
10d:走道區
12:半導體疊層
12a:上部半導體層
12b:下部半導體層
121:第一半導體層
121a、122a:上表面
122:第二半導體層
123:活性層
125:緩衝層
18:透明導電層
180:開口
20:第一電極
201:第一焊盤電極
202:第一延伸電極
28:平台區
30:第二電極
301:第二焊盤電極
302:第二延伸電極
L:延長線
P:凸出部
M:突起平台
S1:第一側壁
θ1、θ3:夾角

Claims (10)

  1. 一種發光元件，包含： 一基板，包含： 一基底，具有一主表面；以及 複數個凸出部位於該主表面上，其中該些凸出部的材料與該基底的材料不同；以及 一半導體疊層，位於該基板上，包含一側壁與該主表面之內夾角為一鈍角； 其中，該主表面包含一走道區圍繞該半導體疊層，且該走道區上不具有該凸出部。
  2. 如申請專利範圍第1項之發光元件，其中，該些凸出部包含一第一材料，該基底包含一第二材料，該第一材料之折射率比該第二材料之折射率小。
  3. 如申請專利範圍第1項之發光元件，其中，該側壁與該主表面之間具有複數個孔穴，該些孔穴內不具有該凸出部。
  4. 如申請專利範圍第1項之發光元件，其中，該基板更包含一側壁與該主表面相連接，且該側壁上具有一粗糙區鄰近於該主表面。
  5. 如申請專利範圍第1項之發光元件，其中該基板包含一長邊以及一短邊，該長邊與該短邊之長度比值大於2。
  6. 如申請專利範圍第1項之發光元件，其中，該基底包含複數個突起平台位於該主表面側，該些凸出部分別位於該些突起平台上。
  7. 如申請專利範圍第6項之發光元件，其中，該走道區上該些突起平台的高度大於該半導體疊層下方之該些突起平台的高度。
  8. 如申請專利範圍第6項之發光元件，其中由上視觀之，該走道區上該些突起平台的形狀與該半導體疊層下方之該些突起平台的形狀不同。
  9. 如申請專利範圍第8項之發光元件，該些突起平台分別包含一底面，其中由上視觀之，該走道區上該些突起平台之該底面為多角形，以及該半導體疊層下方之該些突起平台之該底面為圓形。
  10. 一種發光元件封裝結構，包含如申請專利範圍第1項至第9項之任一發光元件。
TW109102363A 2019-01-25 2020-01-22 發光元件及其製造方法 TW202029529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108102983 2019-01-25
TW108102983 2019-01-25

Publications (1)

Publication Number Publication Date
TW202029529A true TW202029529A (zh) 2020-08-01

Family

ID=71731976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102363A TW202029529A (zh) 2019-01-25 2020-01-22 發光元件及其製造方法

Country Status (2)

Country Link
US (2) US11282982B2 (zh)
TW (1) TW202029529A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764555A (zh) * 2021-07-28 2021-12-07 西安电子科技大学芜湖研究院 基于纳米图形插入层的AlN紫外发光二极管及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809212A (zh) * 2020-06-17 2021-12-17 晶元光电股份有限公司 发光元件
JP7318603B2 (ja) * 2020-07-09 2023-08-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
CN114464714A (zh) * 2022-02-16 2022-05-10 聚灿光电科技（宿迁）有限公司 一种提升led芯片光取出效率的芯片制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
CN102810609B (zh) * 2012-08-16 2015-01-21 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
US9276170B2 (en) * 2012-10-23 2016-03-01 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
US20140191243A1 (en) * 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
CN109075184B (zh) * 2016-05-03 2023-07-21 首尔伟傲世有限公司 发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764555A (zh) * 2021-07-28 2021-12-07 西安电子科技大学芜湖研究院 基于纳米图形插入层的AlN紫外发光二极管及其制备方法
CN113764555B (zh) * 2021-07-28 2023-09-01 西安电子科技大学芜湖研究院 基于纳米图形插入层的AlN紫外发光二极管及其制备方法

Also Published As

Publication number Publication date
US11282982B2 (en) 2022-03-22
US20200243714A1 (en) 2020-07-30
US20220173272A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
KR102606543B1 (ko) 발광 디바이스
US8410506B2 (en) High efficiency light emitting diode
TWI816970B (zh) 發光元件及其製造方法
US11621374B2 (en) Light-emitting device with a plurality of electrodes on a semiconductor stack
TWI789293B (zh) 發光元件
TW202029529A (zh) 發光元件及其製造方法
KR20100095134A (ko) 발광소자 및 그 제조방법
JP2004071644A (ja) 窒化物半導体発光素子
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
TWI846791B (zh) 發光元件及其製造方法
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
TW202141814A (zh) 發光元件及其製造方法
TWI816177B (zh) 發光元件
TWI817129B (zh) 發光元件
TWI818265B (zh) 發光元件
TWI786276B (zh) 發光元件之製造方法
JP5682427B2 (ja) 発光素子
TWI804437B (zh) 發光元件
TWI781867B (zh) 發光元件
TW202401848A (zh) 發光元件
KR20240046064A (ko) 발광 디바이스, 백라이트 유닛 및 이를 갖는 디스플레이 장치
TW202422907A (zh) 發光元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
TW202349746A (zh) 發光元件