[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201814876A - 電子封裝結構及其製法 - Google Patents

電子封裝結構及其製法 Download PDF

Info

Publication number
TW201814876A
TW201814876A TW105131574A TW105131574A TW201814876A TW 201814876 A TW201814876 A TW 201814876A TW 105131574 A TW105131574 A TW 105131574A TW 105131574 A TW105131574 A TW 105131574A TW 201814876 A TW201814876 A TW 201814876A
Authority
TW
Taiwan
Prior art keywords
electronic
carrier
package structure
package
shielding
Prior art date
Application number
TW105131574A
Other languages
English (en)
Other versions
TWI603456B (zh
Inventor
蔡文榮
張正楷
林彥宏
鍾興隆
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105131574A priority Critical patent/TWI603456B/zh
Priority to CN201610903150.2A priority patent/CN107887344B/zh
Priority to US15/435,437 priority patent/US20180096967A1/en
Application granted granted Critical
Publication of TWI603456B publication Critical patent/TWI603456B/zh
Publication of TW201814876A publication Critical patent/TW201814876A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝結構，係於一承載件之相對兩側上設置複數第一電子元件與第二電子元件，並設置遮擋體於相鄰兩該第一電子元件之間，且以封裝體包覆該些第一電子元件、第二電子元件及遮擋體，又於該封裝體上形成屏蔽件，藉以提升電磁遮蔽之功效。本發明復提供該電子封裝結構之製法。

Description

電子封裝結構及其製法
本發明係有關一種電子封裝結構及其製法，尤指一種具電磁屏蔽之電子封裝結構及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢，而為了滿足電子產品多功能及高性能的需求，需於半導體封裝件中設置複數晶片。
惟，傳統半導體封裝件於運作時，因其不具電磁干擾(Electromagnetic interference，簡稱EMI)屏蔽(shielding)的構造，故各該晶片容易遭受到外界之電磁干擾或各該晶片之間容易相互電磁干擾，而影響整體電性效能，甚至造成產品失效。
因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種電子封裝結構，係包括：承載件，係具有相對之第一側與第二側；複數第一電子元件，係設於該承載件之第一側上； 至少一第二電子元件，係設於該承載件之第二側上；遮擋體，係設於該承載件之第一側上並位於相鄰兩該第一電子元件之間；以及封裝體，係形成於該承載件之第一側與第二側上以包覆該第一電子元件、第二電子元件及遮擋體。
本發明復提供一種電子封裝結構之製法，係包括：提供一具有相對之第一側與第二側的承載件上；設置複數第一電子元件於該承載件之第一側上，且設置至少一第二電子元件於該承載件之第二側上；設置遮擋體於該承載件之第一側上並位於相鄰兩該第一電子元件之間；以及形成封裝體於該承載件之第一側與第二側上，以包覆該第一電子元件、第二電子元件及遮擋體。
本發明亦提供一種電子封裝結構之製法，係包括：提供一具有相對之第一側與第二側的承載件；設置複數第一電子元件於該承載件之第一側上，且設置至少一第二電子元件於該承載件之第二側上；形成封裝體於該承載件之第一側與第二側上，以包覆該第一與第二電子元件；形成溝槽於該封裝體上，且該溝槽位於相鄰兩該第一電子元件之間，並令該承載件之第一側之部分表面外露於該溝槽中；以及形成遮擋體於該溝槽中。
前述之製法中，該遮擋體係為以濺鍍方式形成於該溝槽中。
前述之電子封裝結構及其兩種製法中，該承載件具有連通該第一側與第二側之通孔，使該封裝體形成於該通孔中。
前述之電子封裝結構及其兩種製法中，該第一電子元件係為主動元件、被動元件、封裝件或其組合者。
前述之電子封裝結構及其兩種製法中，該第二電子元件係為主動元件、被動元件、封裝件或其組合者。
前述之電子封裝結構及其兩種製法中，該第一電子元件係電性連接該承載件。
前述之電子封裝結構及其兩種製法中，該第二電子元件係電性連接該承載件。
前述之電子封裝結構及其兩種製法中，復包括設置屏蔽件於該封裝體上，且該屏蔽件係電性連接該承載件，而該屏蔽件電性連接或未電性連接該遮擋體。例如，該承載件之側面具有接地部，且該屏蔽件延伸至該承載件之側面以接觸該接地部。或者，形成該遮擋體之材質係為導電材，且該遮擋體係電性連接該承載件；亦或，該屏蔽件與該遮擋體係一體成形。
前述之電子封裝結構及其兩種製法中，該屏蔽件係為以濺鍍方式形成於該封裝體上之導電層。
前述之電子封裝結構及其兩種製法中，該屏蔽件係為蓋設於該封裝體上之導電蓋。
由上可知，本發明之電子封裝結構及其兩種製法中，主要藉由該承載件具有通孔之設計，使該封裝體流經該通孔而同時包覆該些第一電子元件、該遮擋體與該些第二電子元件，故只需進行一次封裝製程，即可完成封裝製程，因而能大幅減少製程步驟與製程成本。
再者，本發明之第一與第二電子元件外圍設有該屏蔽件，因而能有效防止外界電磁波干擾該些第一與第二電子元件之內部電路。
又，藉由在相鄰兩該第一電子元件之間設有該遮擋體，以作為屏蔽構造，故能防止該些第一電子元件之間的電磁波相互干擾。
另外，該電子封裝結構內具有多個電子元件(在承載件之第一側及第二側上分別設有第一電子元件及第二電子元件)，不僅可避免彼此之間發生電磁干擾，並透過雙面模壓達到小型化趨勢。
1‧‧‧電子封裝結構
10‧‧‧承載件
10a‧‧‧第一側
10b‧‧‧第二側
10c‧‧‧側面
100‧‧‧通孔
11‧‧‧第一電子元件
11a‧‧‧主動元件
11b‧‧‧被動元件
11c‧‧‧封裝件
110a‧‧‧主動面
110b‧‧‧非主動面
111‧‧‧銲錫凸塊
112‧‧‧封裝基板
113‧‧‧晶片
114‧‧‧銲線
115‧‧‧封裝材
12‧‧‧第二電子元件
12a‧‧‧主動元件
12b‧‧‧被動元件
13,43‧‧‧遮擋體
14‧‧‧封裝體
140‧‧‧開孔
15‧‧‧屏蔽件
300,301‧‧‧接地部
40‧‧‧溝槽
S‧‧‧切割路徑
第1A至1D圖係為本發明之電子封裝結構之製法之第一實施例的剖面示意圖；第2圖係為第1B圖之構件之其中一種佈設方式之上視示意圖；第3圖係為第1D圖之另一實施例的剖面示意圖；以及第4A及4B圖係為本發明之電子封裝結構之製法之第二實施例的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小 等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第1A至1D圖係為本發明之電子封裝結構1之製法之第一實施例的剖面示意圖。於本實施例中，該電子封裝結構1係為系統級封裝(System in package，簡稱SiP)之射頻(RF)模組。
如第1A圖所示，提供一具有相對之第一側10a與第二側10b的承載件10。
於本實施例中，該承載件10係具有複數連通該第一側10a與第二側10b之通孔100。
再者，該承載件10係為核心式(core)或無核心式(coreless)線路板、導線架、電路板、陶瓷板或金屬板，其表面可選擇性地形成有線路層(圖略)。然而，有關承載件10之種類繁多，並無特別限制。
如第1B圖所示，設置複數第一電子元件11與一遮擋體13於該承載件10之第一側10a上，且設置複數第二電 子元件12於該承載件10之第二側10b上。
於本實施例中，該第一電子元件11係為主動元件11a、被動元件11b、封裝件11c或其組合者，其中，該主動元件11a係例如半導體晶片，而該被動元件11b係例如電阻、電容或電感。
具體地，該主動元件11a係為射頻晶片或其它半導體晶片，如藍芽晶片或Wi-Fi(Wireless Fidelity)晶片，其具有相對之主動面110a及非主動面110b。例如，該主動元件11a以其主動面110a以覆晶方式(即藉由複數銲錫凸塊111)電性結合至該承載件10之線路層。或者，該封裝件11c係藉由複數銲錫凸塊111電性結合至該承載件10之線路層，其中，該封裝件11c具有一封裝基板112及至少一設於該封裝基板112上之晶片113，且該晶片113可藉由複數銲線114(或圖未示之銲錫凸塊)電性連接該封裝基板112，並以封裝材115包覆該晶片113與銲線114。
再者，該第二電子元件12係為主動元件12a、被動元件12b、封裝件(圖略)或其組合者，其中，該主動元件12a係例如半導體晶片，而該被動元件12b係例如電阻、電容或電感。
又，該第一電子元件11與第二電子元件12之態樣可為射屏(RF)模組，例如：無線區域網路(Wireless LAN，簡稱WLAN)、全球定位系統(Global Positioning System，簡稱GPS)、藍芽(Bluetooth)或手持式視訊廣播(Digital Video Broadcasting-Handheld，簡稱DVB-H)、調頻(FM)等無線 通訊模組。
另外，形成該遮擋體13之材質為導電材，如銅、鎳、金、鐵或鋁或上述金屬合金等，且如第1B圖及第2圖所示，該遮擋體13立設於該承載件10之第一側10a上且位於相鄰兩該第一電子元件11之間(該封裝件11c與該主動元件11a之間)，以遮蔽該些第一電子元件11的側邊，而避免該些第一電子元件11之電磁相互干擾，使該些第一電子元件11能保持應有的功效。
如第1C圖所示，形成一封裝體14於該承載件10之第一側10a與第二側10b上與該通孔100中，以令該封裝體14包覆該些第一電子元件11、該遮擋體13與該些第二電子元件12，且令該遮擋體13之部分表面外露於該封裝體14。
於本實施例中，形成該封裝體14之材質係例如為封裝膠體(molding compound)、乾膜(dry film)、聚醯亞胺(polyimide，簡稱PI)或環氧樹脂(epoxy)，且該封裝體14例如以模壓方式形成或貼合方式形成、亦或以點膠形成該封裝體14再烘乾該封裝體14之方式形成。
再者，可選擇性形成一開孔140於該封裝體14上，使該遮擋體13之部分表面外露於該封裝體14之開孔140。應可理解地，亦可令該遮擋體13之上表面齊平該封裝體14之上表面，使該遮擋體13之部分表面外露於該封裝體14。
又，有關該封裝體14與該遮擋體13之製作方式繁多， 並不限於上述。例如，可先形成該封裝體14，再於該封裝體14上形成至少一貫穿孔，之後將導電材(如銅材)填入該貫穿孔以形成該遮擋體13；或者，於後續形成該屏蔽件15時(詳後述)，一併製作該遮擋體13。
本發明可藉由該承載件10之通孔100之設計，使該封裝體14藉由流經該通孔100而能同時包覆該些第一電子元件11、該遮擋體13與該些第二電子元件12，故只需於該承載件10之第一側10a與第二側10b上同時進行一次封裝製程，即可令該封裝體14包覆該些第一電子元件11、該遮擋體13與該些第二電子元件12，而不需分別於該承載件10之第一側10a與第二側10b上各自進行封裝製程。
另外，若該承載件10未形成該些通孔100，如第3圖所示，可於該承載件10之第一側10a與第二側10b上分別形成封裝材，以作為該封裝體14，且該遮擋體13為封裝體14所完整包覆，而未外露出該封裝體14。
如第1D圖所示，沿如第1C圖之切割路徑S進行切單製程，再將一屏蔽件15接觸該遮擋體13外露於該封裝體14之部分表面。
於本實施例中，形成該屏蔽件15之材質為導電材，如金屬或導電膠，但不以此為限。例如，該屏蔽件15係利用濺鍍(sputtering deposition)之方式形成於該封裝體14之表面上，但未形成至該承載件10之第二側10b；或者，提供一導電蓋作為屏蔽件15，以蓋設於該封裝體14上。另外，可先形成該封裝體14，再於該封裝體14上形成至少 一貫穿孔，之後於該封裝體14表面及貫穿孔中形成導電材，以形成該屏蔽件15及該遮擋體13。
再者，該屏蔽件15係延伸至該承載件10之側面10c上，以接觸該承載件10之接地部(如第3圖所示之接地部300)，使該屏蔽件15與該遮擋體13具有接地之功能。應可理解地，於其它實施例中，亦可由該遮擋體13接觸該承載件10之接地部，而使該屏蔽件15與該遮擋體13具有接地之功能。
又，若該遮擋體13未外露於該封裝體14，如第3圖所示，該屏蔽件15與該遮擋體13未相互電性連接，該屏蔽件15可接觸該承載件10之其中一接地部300，而該遮擋體13可接觸該承載件10之另一接地部301(需注意，各該接地部300,301未相互電性連接)，使該屏蔽件15與該遮擋體13各自具有接地功能，以達到防止外部電磁干擾及內部電子元件彼此干擾。
另外，有關第1B至1C圖所示之遮擋體13與封裝體14之製程順序係可先後互換。如第4A至4B圖所示，先形成封裝體14於該承載件10之第一側10a與第二側10b上，以包覆該第一電子元件11與第二電子元件12，再形成至少一溝槽(trench)40於該封裝體14上，且該溝槽40位於相鄰兩該第一電子元件11之間，並令該承載件10之第一側10a之部分表面外露於該溝槽40中，之後利用濺鍍之方式形成該屏蔽件15於該封裝體14之表面上，且一體形成遮擋體43於該溝槽40中。
本發明之電子封裝結構1之製法，係藉由該承載件10之通孔100之設計，使該封裝體14藉由流經該通孔100而能同時包覆該些第一電子元件11、該遮擋體13與該些第二電子元件12，故只需於該承載件10之第一側10a與第二側10b上同時進行一次封裝製程，即可令該封裝體14包覆該些第一電子元件11、該遮擋體13與該些第二電子元件12。
再者，本發明之第一與第二電子元件11,12外圍設有該屏蔽件15，因而能有效防止外界電磁波干擾該些第一與第二電子元件11,12之內部電路，故藉由該屏蔽件15之設計，該電子封裝結構1於運作時，該第一與第二電子元件11,12不會遭受外界之電磁干擾(EMI)，因而該電子封裝結構1得以正常進行電性運作功能，不致影響該電子封裝結構1的整體電性效能
又，藉由在相鄰兩該第一電子元件11之間設有該遮擋體13以作為屏蔽構造，故能防止該些第一電子元件11之間的電磁波相互干擾。
本發明提供一種電子封裝結構1，如第1D、3及4B圖所示，係包括：一承載件10、複數第一與第二電子元件11,12、至少一遮擋體13,43、一封裝體14以及一屏蔽件15。
所述之承載件10係具有相對之第一側10a與第二側10b。
所述之第一電子元件11係設於該承載件10之第一側10a上。
所述之遮擋體13係設於該承載件10之第一側10a上並位於相鄰兩該第一電子元件11之間。
所述之第二電子元件12係設於該承載件10之第二側10b上。
所述之封裝體14係形成於該承載件10之第一側10a與第二側10b上並包覆該些第一與第二電子元件11,12及該遮擋體13,43。
所述之屏蔽件15係設於該封裝體14上。
於一實施例中，該承載件10具有至少一連通該第一側10a與第二側10b之通孔100，使該封裝體14形成於該通孔100中，如第1D圖所示。
於一實施例中，該第一電子元件11係為主動元件、被動元件、封裝件或其組合者。
於一實施例中，該第二電子元件12係為主動元件、被動元件、封裝件或其組合者。
於一實施例中，該第一電子元件11係電性連接該承載件10。
於一實施例中，該第二電子元件12係電性連接該承載件10。
於一實施例中，該屏蔽件15係電性連接該承載件10。
於一實施例中，該屏蔽件15電性連接該遮擋體13,43，如第1D及4B圖所示。
於一實施例中，該屏蔽件15未電性連接該遮擋體13，如第3圖所示。
於一實施例中，該承載件10之側面10c具有接地部300，且該屏蔽件15延伸至該承載件10之側面10c以接觸該接地部300，如第3圖所示。
於一實施例中，該屏蔽件15與該遮擋體43係一體成形，如第4B圖所示。
於一實施例中，形成該遮擋體13之材質係為導電材。
於一實施例中，該遮擋體13係電性連接該承載件10。
於一實施例中，該屏蔽件15係為形成於該封裝體14上之導電層。
於一實施例中，該屏蔽件15係為蓋設於該封裝體14上之導電蓋。
綜上所述，本發明之電子封裝結構及其製法中，係藉由該承載件具有通孔之設計，使該封裝體流經該通孔而同時包覆該些第一電子元件、該遮擋體與該些第二電子元件，故只需於該承載件之第一側與第二側上進行一次封裝製程，即可令該封裝體包覆該些第一電子元件、該遮擋體與該些第二電子元件，因而能大幅減少製程步驟與製程成本。
再者，藉由該遮擋體與該屏蔽件之設計，不僅能防止該些第一電子元件之間的電磁波相互干擾，且能有效防止外界電磁波干擾該些第一與第二電子元件之內部電路，故本發明之電子封裝結構的電性運作功能得以正常運作，避免該電子封裝結構的電性效能受到影響。
上述實施例係用以例示性說明本發明之原理及其功 效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (30)

  1. 一種電子封裝結構，係包括：承載件，係具有相對之第一側與第二側；複數第一電子元件，係設於該承載件之第一側上；至少一第二電子元件，係設於該承載件之第二側上；遮擋體，係設於該承載件之第一側上並位於相鄰兩該第一電子元件之間；以及封裝體，係形成於該承載件之第一側與第二側上以包覆該第一電子元件、第二電子元件及遮擋體。
  2. 如申請專利範圍第1項所述之電子封裝結構，其中，該承載件具有連通該第一側與第二側之通孔，且該封裝體形成於該通孔中。
  3. 如申請專利範圍第1項所述之電子封裝結構，其中，該第一電子元件係為主動元件、被動元件、封裝件或其組合者。
  4. 如申請專利範圍第1項所述之電子封裝結構，其中，該第二電子元件係為主動元件、被動元件、封裝件或其組合者。
  5. 如申請專利範圍第1項所述之電子封裝結構，復包括設於該封裝體上之屏蔽件。
  6. 如申請專利範圍第5項所述之電子封裝結構，其中，該屏蔽件電性連接該遮擋體。
  7. 如申請專利範圍第5項所述之電子封裝結構，其中，該 屏蔽件未電性連接該遮擋體。
  8. 如申請專利範圍第5項所述之電子封裝結構，其中，該屏蔽件係電性連接該承載件。
  9. 如申請專利範圍第5項所述之電子封裝結構，其中，該承載件之側面具有接地部，且該屏蔽件延伸至該承載件之側面以接觸該接地部。
  10. 如申請專利範圍第5項所述之電子封裝結構，其中，該屏蔽件係為形成於該封裝體上之導電層。
  11. 如申請專利範圍第5項所述之電子封裝結構，其中，該屏蔽件係為蓋設於該封裝體上之導電蓋。
  12. 如申請專利範圍第5項所述之電子封裝結構，其中，該屏蔽件與該遮擋體係一體成形。
  13. 如申請專利範圍第1項所述之電子封裝結構，其中，形成該遮擋體之材質係為導電材。
  14. 如申請專利範圍第1項所述之電子封裝結構，其中，該遮擋體係電性連接該承載件。
  15. 一種電子封裝結構之製法，係包括：提供一具有相對之第一側與第二側的承載件；設置複數第一電子元件於該承載件之第一側上，且設置至少一第二電子元件於該承載件之第二側上；設置遮擋體於該承載件之第一側上並位於相鄰兩該第一電子元件之間；以及形成封裝體於該承載件之第一側與第二側上，以包覆該第一電子元件、第二電子元件及遮擋體。
  16. 一種電子封裝結構之製法，係包括：提供一具有相對之第一側與第二側的承載件；設置複數第一電子元件於該承載件之第一側上，且設置至少一第二電子元件於該承載件之第二側上；形成封裝體於該承載件之第一側與第二側上，以包覆該第一與第二電子元件；形成溝槽於該封裝體上，且該溝槽位於相鄰兩該第一電子元件之間，並令該承載件之第一側之部分表面外露於該溝槽中；以及形成遮擋體於該溝槽中。
  17. 如申請專利範圍第16項所述之電子封裝結構之製法，其中，該遮擋體係以濺鍍方式形成於該溝槽中。
  18. 如申請專利範圍第15或16項所述之電子封裝結構之製法，其中，該承載件具有連通該第一側與第二側之通孔，使該封裝體形成於該通孔中。
  19. 如申請專利範圍第15或16項所述之電子封裝結構之製法，其中，該第一電子元件係為主動元件、被動元件、封裝件或其組合者。
  20. 如申請專利範圍第15或16項所述之電子封裝結構之製法，其中，該第二電子元件係為主動元件、被動元件、封裝件或其組合者。
  21. 如申請專利範圍第15或16項所述之電子封裝結構之製法，復包括形成屏蔽件於該封裝體上。
  22. 如申請專利範圍第21項所述之電子封裝結構之製法， 其中，該屏蔽件係電性連接該承載件。
  23. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該屏蔽件電性連接該遮擋體。
  24. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該屏蔽件未電性連接該遮擋體。
  25. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該承載件之側面具有接地部，且該屏蔽件延伸至該承載件之側面以接觸該接地部。
  26. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該屏蔽件係為以濺鍍方式形成於該封裝體上之導電層。
  27. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該屏蔽件係為蓋設於該封裝體上之導電蓋。
  28. 如申請專利範圍第21項所述之電子封裝結構之製法，其中，該屏蔽件與該遮擋體係一體成形。
  29. 如申請專利範圍第15或16項所述之電子封裝結構之製法，其中，形成該遮擋體之材質係為導電材。
  30. 如申請專利範圍第15或16項所述之電子封裝結構之製法，其中，該遮擋體係電性連接該承載件。
TW105131574A 2016-09-30 2016-09-30 電子封裝結構及其製法 TWI603456B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105131574A TWI603456B (zh) 2016-09-30 2016-09-30 電子封裝結構及其製法
CN201610903150.2A CN107887344B (zh) 2016-09-30 2016-10-17 电子封装结构及其制法
US15/435,437 US20180096967A1 (en) 2016-09-30 2017-02-17 Electronic package structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105131574A TWI603456B (zh) 2016-09-30 2016-09-30 電子封裝結構及其製法

Publications (2)

Publication Number Publication Date
TWI603456B TWI603456B (zh) 2017-10-21
TW201814876A true TW201814876A (zh) 2018-04-16

Family

ID=61011020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131574A TWI603456B (zh) 2016-09-30 2016-09-30 電子封裝結構及其製法

Country Status (3)

Country Link
US (1) US20180096967A1 (zh)
CN (1) CN107887344B (zh)
TW (1) TWI603456B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102246040B1 (ko) * 2016-12-14 2021-04-29 가부시키가이샤 무라타 세이사쿠쇼 회로 모듈
US10636774B2 (en) * 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10535612B2 (en) * 2017-12-15 2020-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10930802B2 (en) * 2018-05-03 2021-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11177226B2 (en) * 2018-09-19 2021-11-16 Intel Corporation Flexible shield for semiconductor devices
TWI680593B (zh) * 2018-10-12 2019-12-21 欣興電子股份有限公司 發光元件封裝結構及其製造方法
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11570903B2 (en) * 2019-10-16 2023-01-31 Advanced Micro Devices, Inc. Process for conformal coating of multi-row surface-mount components in a lidless BGA package and product made thereby
CN112864022B (zh) * 2019-11-26 2024-03-22 天芯互联科技有限公司 封装结构的制作方法及封装结构
CN111613614B (zh) * 2020-06-29 2022-03-25 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
KR20220026658A (ko) 2020-08-25 2022-03-07 삼성전자주식회사 반도체 패키지
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
JP2024508408A (ja) * 2021-03-03 2024-02-27 クアルコム テクノロジーズ インコーポレイテッド 電磁干渉シールドおよび放熱のために構成された金属層を含むパッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505488B2 (ja) * 1999-10-12 2004-03-08 古河電気工業株式会社 光モジュール
DE102007034621A1 (de) * 2007-07-25 2009-01-29 Lanxess Deutschland Gmbh Polyolreinigung
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
US20160038597A9 (en) * 2010-11-05 2016-02-11 Junji Kato Carrier that targets fucosylated molecule-producing cells
TWI438885B (zh) * 2011-03-18 2014-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
JP5957399B2 (ja) * 2013-03-06 2016-07-27 出光興産株式会社 ポリカーボネート樹脂組成物及び成形体
TWI594390B (zh) * 2014-05-16 2017-08-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5944445B2 (ja) * 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US9190367B1 (en) * 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件

Also Published As

Publication number Publication date
US20180096967A1 (en) 2018-04-05
CN107887344A (zh) 2018-04-06
TWI603456B (zh) 2017-10-21
CN107887344B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
TWI603456B (zh) 電子封裝結構及其製法
TWI614870B (zh) 封裝結構及其製法
TWI387070B (zh) 晶片封裝體及其製作方法
TWI663701B (zh) 電子封裝件及其製法
US10381312B2 (en) Semiconductor package and method of manufacturing the same
TWI471985B (zh) 晶片封裝體及其製作方法
TWI474462B (zh) 半導體封裝件及其製法
TWI590392B (zh) 電子封裝件及其製法
TWI594390B (zh) 半導體封裝件及其製法
TW201739031A (zh) 電子封裝件及其製法
TWI605564B (zh) 封裝結構及其製法
US10396040B2 (en) Method for fabricating electronic package having a protruding barrier frame
TW201818529A (zh) 電子封裝件及其製法
TW201338108A (zh) 半導體封裝件及其製法
TW201807796A (zh) 電子封裝結構及其製法
TWI634640B (zh) 電子封裝件及其製法
TWI659518B (zh) 電子封裝件及其製法
TWI734962B (zh) 半導體封裝與包括其的天線模組
TWI619224B (zh) 電子封裝件及其製法
TWI718838B (zh) 電子封裝件及其製法
US9502377B2 (en) Semiconductor package and fabrication method thereof
TW201327769A (zh) 半導體封裝件及其製造方法
TW201214650A (en) Chip package having fully covering shield connected to GND ball
TW202306097A (zh) 電子封裝件及其製法
TW201947727A (zh) 電子封裝件及其製法