[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201448163A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201448163A
TW201448163A TW102120066A TW102120066A TW201448163A TW 201448163 A TW201448163 A TW 201448163A TW 102120066 A TW102120066 A TW 102120066A TW 102120066 A TW102120066 A TW 102120066A TW 201448163 A TW201448163 A TW 201448163A
Authority
TW
Taiwan
Prior art keywords
active surface
semiconductor wafer
wire
sub
semiconductor
Prior art date
Application number
TW102120066A
Other languages
English (en)
Inventor
劉鴻汶
陳彥亨
許習彰
紀傑元
張江城
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102120066A priority Critical patent/TW201448163A/zh
Priority to CN201310299694.9A priority patent/CN104241240B/zh
Publication of TW201448163A publication Critical patent/TW201448163A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝件及其製法，該半導體封裝件係包括第一半導體晶片、第二半導體晶片、封裝膠體、打線墊、第一子銲線、第二子銲線、第一增層結構與第二增層結構，該第一半導體晶片係具有相對之第一作用面與第一非作用面，該第二半導體晶片係具有相對之第二作用面與第二非作用面，且該第二半導體晶片係藉其第二非作用面接置於該第一非作用面上，該封裝膠體係包覆該第一半導體晶片與第二半導體晶片，該第一子銲線第二子銲線係嵌埋於該封裝膠體中，且分別連接該第二電極墊與打線墊，該第一增層結構與第二增層結構係分別形成於該兩表面上。本發明係可有效減少封裝件的平面尺寸並增進良率。

Description

半導體封裝件及其製法
本發明係有關於一種半導體封裝件及其製法，尤指一種具有堆疊的半導體晶片之半導體封裝件及其製法。
隨著半導體技術的演進，目前已開發出不同封裝型態的半導體封裝件，而為了追求半導體封裝件之輕薄短小，遂發展出晶片尺寸封裝件(chip scale package，CSP)之技術，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相等或略大的尺寸。
第1A至1F圖所示者，係習知第7202107號美國專利之晶片尺寸封裝件及其製法的剖視圖。
如第1A圖所示，首先，提供一承載板10。
如第1B圖所示，接者，於該承載板10上形成一熱感性黏著層11。
如第1C圖所示，貼合複數具有作用面12a之半導體晶片12於該熱感性黏著層11上，該作用面12a上具有複數電極墊121，且該半導體晶片12係以其作用面12a貼附於該熱感性黏著層11上。
如第1D圖所示，於該熱感性黏著層11上形成封裝膠體13，以使該封裝膠體13完全包覆該半導體晶片12。
如第1E圖所示，之後進行加熱步驟，以使該半導體晶片12及封裝膠體13完全與該熱感性黏著層11分離。
如第1F圖所示，最後，於半導體晶片12之作用面12a及同側之封裝膠體13表面上形成線路層14。後續可視需要進行切單作業(未圖示)，以完成一不具封裝基板之封裝件。
惟，前述習知封裝件如要增進產品多工性或功能時，則需在一封裝件中包含有複數半導體晶片。在複數半導體晶片相鄰設置的情況下，會大幅增加封裝件之平面尺寸；此外，因為有熱製程及封裝膠體填充等製程(例如將封裝膠體加熱成液體並灌入)，所以半導體晶片會有位移發生，而無論複數半導體晶片的尺寸是否相同，都難以讓每個半導體晶片的位移一致，進而導致後續線路增層製程之對位發生問題。
因此，如何解決封裝件的平面尺寸過大及同一封裝件中的複數半導體晶片的位移不相同等問題，實已成為目前業界所急需解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：第一半導體晶片，係具有相對之第一作用面與第一非作用面，且該第一作用面上形成有複數第一電極墊；第二半導體晶片，係具有相對之第二作用面與第 二非作用面，該第二作用面上形成有複數第二電極墊，且該第二半導體晶片係藉其第二非作用面接置於該第一半導體晶片之第一非作用面上；封裝膠體，係包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面，該第一作用面並係外露於該封裝膠體之第一表面；複數打線墊，係嵌埋且外露於該封裝膠體之第一表面；第一子銲線，係嵌埋於該封裝膠體中，且其兩端係分別連接該第二電極墊與外露於該第二表面；第二子銲線，係嵌埋於該封裝膠體中，且其兩端係分別連接該打線墊與外露於該第二表面；第一增層結構，係形成於該第一表面上，部分該第一增層結構電性連接該第一電極墊，部分該第一增層結構電性連接該打線墊；以及第二增層結構，係形成於該第二表面上，且部分該第二增層結構藉由該第一子銲線電性連接該第二電極墊，部分該第二增層結構藉由該第二子銲線電性連接該打線墊。
於前述之半導體封裝件中，該第二半導體晶片之第二非作用面係藉由黏著層黏接至該第一半導體晶片之第一非作用面上。
依上所述之半導體封裝件，復包括複數導電元件，係電性連接該第一增層結構，且該導電元件係為銲球或銲針。
本發明復提供一種半導體封裝件之製法，係包括：提供一承載板，其上設有第一半導體晶片與設於該第一半導體晶片上的第二半導體晶片，具有相對之第一作用面與第一非作用面的該第一半導體晶片係以其第一作用面接置於 承載板上，且該第一作用面上形成有複數第一電極墊，該承載板上並形成有複數打線墊，具有相對之第二作用面與第二非作用面之該第二半導體晶片並藉其第二非作用面接置於該第一非作用面上，且該第二作用面上形成有複數第二電極墊；藉由複數銲線電性連接各該第二電極墊與打線墊；於該承載板上形成包覆該第一半導體晶片、第二半導體晶片與銲線的具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該承載板；從該封裝膠體之第二表面移除部分厚度之該封裝膠體，並將各該銲線截斷成為一端外露之第一子銲線與第二子銲線，該第一子銲線與第二子銲線係分別連接該第二電極墊與打線墊；於該第二表面上形成電性連接該第一子銲線與第二子銲線的第二增層結構；移除該承載板；以及於該第一表面上形成電性連接該第一電極墊與打線墊的第一增層結構。
所述之半導體封裝件之製法中，提供設置有該第一半導體晶片與第二半導體晶片的承載板之步驟係包括：將具有相對之第一作用面與第一非作用面的該第一半導體晶片以其第一作用面接置於該承載板上；以及於該第一半導體晶片之第一非作用面上接置具有相對之第二作用面與第二非作用面之該第二半導體晶片，該第二半導體晶片並係藉其第二非作用面接置於該第一非作用面上。
依前所述之製法，提供設置有該第一半導體晶片與第二半導體晶片的承載板之步驟係包括：將具有相對之第二作用面與第二非作用面之該第二半導體晶片藉其第二非作 用面接置於該第一半導體晶片之第一非作用面上；以及將該第一半導體晶片以其第一作用面接置於該承載板上。
於前述之半導體封裝件之製法中，該承載板上復形成有剝離層，供該第一半導體晶片藉由該剝離層接置於承載板上，且於移除該承載板時，併同移除該剝離層，且該第二非作用面係藉由黏著層接置於該第一非作用面上。
於本發明之半導體封裝件之製法中，復包括於該第一增層結構上電性連接複數導電元件，且該導電元件係為銲球或銲針。
依前所述之半導體封裝件之製法，該承載板係為晶圓或基板，且於形成該第一增層結構之後，復包括切單步驟。
由上可知，由於本發明係堆疊一封裝件中的二半導體晶片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發明之堆疊的二半導體晶片在製程中的位移將一致，故有利於後續製程之對位步驟，進而增進整體良率。
10、20‧‧‧承載板
11‧‧‧熱感性黏著層
12‧‧‧半導體晶片
12a‧‧‧作用面
121‧‧‧電極墊
13‧‧‧封裝膠體
14‧‧‧線路層
21‧‧‧剝離層
22‧‧‧打線墊
23‧‧‧第一半導體晶片
23a‧‧‧第一作用面
23b‧‧‧第一非作用面
231‧‧‧第一電極墊
24‧‧‧黏著層
25‧‧‧第二半導體晶片
25a‧‧‧第二作用面
25b‧‧‧第二非作用面
251‧‧‧第二電極墊
26‧‧‧銲線
261‧‧‧第一子銲線
262‧‧‧第二子銲線
27‧‧‧封裝膠體
27a‧‧‧第一表面
27b‧‧‧第二表面
28a‧‧‧第一增層結構
28b‧‧‧第二增層結構
29‧‧‧導電元件
第1A至1F圖所示者係習知第7202107號美國專利之晶片尺寸封裝件及其製法的剖視圖；以及第2A至2T圖所示者係本發明之半導體封裝件及其製法的剖視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「中」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2I圖所示者，係本發明之半導體封裝件及其製法的剖視圖。
如第2A圖所示，於承載板20上形成剝離層(release layer)21，並於該承載板上並形成複數打線墊22，該等打線墊22之形成方式可包括濺鍍與蝕刻步驟。
如第2B圖所示，將具有相對之第一作用面23a與第一非作用面23b的第一半導體晶片23以其第一作用面23a接置於該剝離層21上，其中，該第一作用面23a上形成有複數第一電極墊231，該承載板20係為晶圓或基板。
如第2C圖所示，於該第一半導體晶片23之第一非作用面23b上藉由黏著層24(例如貼晶材料(die attach material))接置具有相對之第二作用面25a與第二非作用面25b之第二半導體晶片25，且該第二作用面25a上形成有複數第二電極墊251，該第二半導體晶片25並係藉其第 二非作用面25b接置於該黏著層24上。
如第2D圖所示，藉由複數銲線26電性連接各該第二電極墊251與打線墊22。
如第2E圖所示，於該承載板20上形成包覆該第一半導體晶片23、第二半導體晶片25與銲線26的具有相對之第一表面27a與第二表面27b之封裝膠體27，該第一表面27a係面向該承載板20。
如第2F圖所示，以例如研磨方式從該封裝膠體27之第二表面27b移除部分厚度之該封裝膠體27，並將各該銲線26截斷成為一端外露之第一子銲線261與第二子銲線262，該第一子銲線261與第二子銲線262係分別連接該第二電極墊251與打線墊22。
如第2G圖所示，於該封裝膠體27之第二表面27b上形成第二增層結構28b，部分該第二增層結構28b電性連接該第一子銲線261，部分該第二增層結構28b電性連接該第二子銲線262，該第一子銲線261可電性連接或不電性連接該第二子銲線262。
如第2H圖所示，移除該承載板20與剝離層21。
如第2I圖所示，於該封裝膠體27之第一表面27a上形成第一增層結構28a，部分該第一增層結構28a電性連接該第一電極墊231，部分該第一增層結構28a電性連接該打線墊22，該第一電極墊231可電性連接或不電性連接該打線墊22，並於該第一增層結構28a上電性連接複數導電元件29，且該導電元件29可為銲球或銲針，接著，可 視需要地進行切單(singulation)步驟。
要補充說明的是，第2C圖之結構的製作亦可先將具有相對之第二作用面25a與第二非作用面25b之該第二半導體晶片25藉其第二非作用面25b接置於該第一半導體晶片23之第一非作用面23b上，再將該第一半導體晶片23以其第一作用面23a接置於該承載板20上。其細節並不再贅述。
本發明復提供一種半導體封裝件，係包括：第一半導體晶片23，係具有相對之第一作用面23a與第一非作用面23b，且該第一作用面23a上形成有複數第一電極墊231；第二半導體晶片25，係具有相對之第二作用面25a與第二非作用面25b，該第二作用面25a上形成有複數第二電極墊251，且該第二半導體晶片25係藉其第二非作用面25b接置於該第一半導體晶片23之第一非作用面23b上；封裝膠體27，係包覆該第一半導體晶片23與第二半導體晶片25，且具有相對之第一表面27a與第二表面27b，該第一作用面23a並係外露於該封裝膠體27之第一表面27a；複數打線墊22，係嵌埋且外露於該封裝膠體27之第一表面27a；第一子銲線261，係嵌埋於該封裝膠體27中，且其兩端係分別連接該第二電極墊251與外露於該第二表面27b；第二子銲線262，係嵌埋於該封裝膠體27中，且其兩端係分別連接該打線墊22與外露於該第二表面27b；第一增層結構28a，係形成於該第一表面27a上，部分該第一增層結構28a電性連接該第一電極墊231，部分該第一 增層結構28a電性連接該打線墊22；以及第二增層結構28b，係形成於該第二表面27b上，且部分該第二增層結構28b藉由該第一子銲線261電性連接該第二電極墊251，部分該第二增層結構28b藉由該第二子銲線262電性連接該打線墊22。
於本發明之半導體封裝件中，該第二半導體晶片25之第二非作用面25b係藉由黏著層24黏接至該第一半導體晶片23之第一非作用面23b上。
依前所述之半導體封裝件，復包括複數導電元件29，係電性連接該第一增層結構28a，且該導電元件29係為銲球或銲針。
綜上所述，相較於習知技術，由於本發明係堆疊一封裝件中的二半導體晶片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發明之堆疊的二半導體晶片在製程中的位移將一致，故有利於後續製程之對位步驟，進而增進整體良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
22‧‧‧打線墊
23‧‧‧第一半導體晶片
231‧‧‧第一電極墊
24‧‧‧黏著層
25‧‧‧第二半導體晶片
261‧‧‧第一子銲線
262‧‧‧第二子銲線
27‧‧‧封裝膠體
27a‧‧‧第一表面
27b‧‧‧第二表面
28a‧‧‧第一增層結構
28b‧‧‧第二增層結構
29‧‧‧導電元件

Claims (13)

  1. 一種半導體封裝件，係包括：第一半導體晶片，係具有相對之第一作用面與第一非作用面，且該第一作用面上形成有複數第一電極墊；第二半導體晶片，係具有相對之第二作用面與第二非作用面，該第二作用面上形成有複數第二電極墊，且該第二半導體晶片係藉其第二非作用面接置於該第一半導體晶片之第一非作用面上；封裝膠體，係包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面，該第一作用面並係外露於該封裝膠體之第一表面；複數打線墊，係嵌埋且外露於該封裝膠體之第一表面；第一子銲線，係嵌埋於該封裝膠體中，且其兩端係分別連接該第二電極墊與外露於該第二表面；第二子銲線，係嵌埋於該封裝膠體中，且其兩端係分別連接該打線墊與外露於該第二表面；第一增層結構，係形成於該第一表面上，部分該第一增層結構電性連接該第一電極墊，部分該第一增層結構電性連接該打線墊；以及第二增層結構，係形成於該第二表面上，且部分該第二增層結構藉由該第一子銲線電性連接該第二電極墊，部分該第二增層結構藉由該第二子銲線電性連 接該打線墊。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該第二半導體晶片之第二非作用面係藉由黏著層黏接至該第一半導體晶片之第一非作用面上。
  3. 如申請專利範圍第1項所述之半導體封裝件，復包括複數導電元件，係電性連接該第一增層結構。
  4. 如申請專利範圍第3項所述之半導體封裝件，其中，該導電元件係為銲球或銲針。
  5. 一種半導體封裝件之製法，係包括：提供一承載板，其上設有第一半導體晶片與設於該第一半導體晶片上的第二半導體晶片，具有相對之第一作用面與第一非作用面的該第一半導體晶片係以其第一作用面接置於承載板上，且該第一作用面上形成有複數第一電極墊，該承載板上並形成有複數打線墊，具有相對之第二作用面與第二非作用面之該第二半導體晶片並藉其第二非作用面接置於該第一非作用面上，且該第二作用面上形成有複數第二電極墊；藉由複數銲線電性連接各該第二電極墊與打線墊；於該承載板上形成包覆該第一半導體晶片、第二半導體晶片與銲線的具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該承載板；從該封裝膠體之第二表面移除部分厚度之該封裝膠體，並將各該銲線截斷成為一端外露之第一子銲線 與第二子銲線，該第一子銲線與第二子銲線係分別連接該第二電極墊與打線墊；於該第二表面上形成電性連接該第一子銲線與第二子銲線的第二增層結構；移除該承載板；以及於該第一表面上形成電性連接該第一電極墊與打線墊的第一增層結構。
  6. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，提供設置有該第一半導體晶片與第二半導體晶片的承載板之步驟係包括：將具有相對之第一作用面與第一非作用面的該第一半導體晶片以其第一作用面接置於該承載板上；以及於該第一半導體晶片之第一非作用面上接置具有相對之第二作用面與第二非作用面之該第二半導體晶片，該第二半導體晶片並係藉其第二非作用面接置於該第一非作用面上。
  7. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，提供設置有該第一半導體晶片與第二半導體晶片的承載板之步驟係包括：將具有相對之第二作用面與第二非作用面之該第二半導體晶片藉其第二非作用面接置於該第一半導體晶片之第一非作用面上；以及將該第一半導體晶片以其第一作用面接置於該承 載板上。
  8. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該承載板上復形成有剝離層，供該第一半導體晶片藉由該剝離層接置於承載板上，且於移除該承載板時，併同移除該剝離層。
  9. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該第二非作用面係藉由黏著層接置於該第一非作用面上。
  10. 如申請專利範圍第5項所述之半導體封裝件之製法，復包括於該第一增層結構上電性連接複數導電元件。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導電元件係為銲球或銲針。
  12. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該承載板係為晶圓或基板。
  13. 如申請專利範圍第5項所述之半導體封裝件之製法，於形成該第一增層結構之後，復包括切單步驟。
TW102120066A 2013-06-06 2013-06-06 半導體封裝件及其製法 TW201448163A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102120066A TW201448163A (zh) 2013-06-06 2013-06-06 半導體封裝件及其製法
CN201310299694.9A CN104241240B (zh) 2013-06-06 2013-07-17 半导体封装件的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102120066A TW201448163A (zh) 2013-06-06 2013-06-06 半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
TW201448163A true TW201448163A (zh) 2014-12-16

Family

ID=52229059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120066A TW201448163A (zh) 2013-06-06 2013-06-06 半導體封裝件及其製法

Country Status (2)

Country Link
CN (1) CN104241240B (zh)
TW (1) TW201448163A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812124B (zh) * 2022-03-28 2023-08-11 李銘洛 電子模組及其承載結構與製法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505384A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种键合线埋入扇入型封装件及其制备方法
CN104538377A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于载体的扇出封装结构及其制备方法
CN107564889B (zh) * 2017-08-28 2020-07-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及封装方法
CN111863782A (zh) * 2020-07-29 2020-10-30 济南南知信息科技有限公司 通信模块及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TWM449345U (zh) * 2012-11-14 2013-03-21 Walton Advanced Eng Inc 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812124B (zh) * 2022-03-28 2023-08-11 李銘洛 電子模組及其承載結構與製法

Also Published As

Publication number Publication date
CN104241240A (zh) 2014-12-24
CN104241240B (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI541954B (zh) 半導體封裝件及其製法
TWI476841B (zh) 半導體封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI426584B (zh) 半導體封裝件及其製法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201436161A (zh) 半導體封裝件及其製法
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
TWI652774B (zh) 電子封裝件之製法
TW201812932A (zh) 電子封裝件及其製法
TW201448163A (zh) 半導體封裝件及其製法
TWI467731B (zh) 半導體封裝件及其製法
TW201818516A (zh) 電子封裝件及其製法
TW201214639A (en) Chip structure having rewiring circuit layer and fabrication method thereof
TWI491017B (zh) 半導體封裝件及其製法
TWI599007B (zh) 電子單體及其製法
TWI556383B (zh) 封裝結構及其製法
TWI575676B (zh) 電子封裝結構及其製法
TWI502710B (zh) 半導體封裝件及其製法
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
TWI556381B (zh) 半導體封裝件及其製法
TW201440184A (zh) 半導體封裝件及其製法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI591788B (zh) 電子封裝件之製法
TWI545714B (zh) 電子封裝件及其製法
TWI446515B (zh) 無核心及嵌埋堆疊晶片之封裝結構及其製法