[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201340734A - 具機電隔離的整合性單晶片微機電系統麥克風 - Google Patents

具機電隔離的整合性單晶片微機電系統麥克風 Download PDF

Info

Publication number
TW201340734A
TW201340734A TW101110170A TW101110170A TW201340734A TW 201340734 A TW201340734 A TW 201340734A TW 101110170 A TW101110170 A TW 101110170A TW 101110170 A TW101110170 A TW 101110170A TW 201340734 A TW201340734 A TW 201340734A
Authority
TW
Taiwan
Prior art keywords
layer
cmos
diaphragm
wafer
mems
Prior art date
Application number
TW101110170A
Other languages
English (en)
Inventor
Kun-Lung Chen
Original Assignee
Windtop Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Windtop Technology Corp filed Critical Windtop Technology Corp
Priority to TW101110170A priority Critical patent/TW201340734A/zh
Publication of TW201340734A publication Critical patent/TW201340734A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Micromachines (AREA)

Abstract

本發明係有關於一種具機電隔離的整合性單晶片微機電系統麥克風，包括連接晶圓層、鋁層、CMOS基層、N+佈植摻雜矽層、場氧化矽層(FOX)、複數個形成CMOS阱的佈植摻雜矽區、具選擇性離子佈植以形成振動膜的雙結多晶矽層、複數個形成CMOS源極/汲極的佈植摻雜矽區、形成CMOS電晶體閘極的閘極多晶矽層、被互連接觸層嵌入的氧化矽層、複數個與複數個接觸孔洞層交錯的金屬層、氮化物層、下凸金屬(UBM)層以及複數個錫球，其中該等CMOS阱、該等CMOS源極/汲極以及該等CMOS閘極係形成多個CMOS電晶體。振動膜係夾在小頂部腔室以及小背部腔室之間，且基層係包括大背部腔室。

Description

具機電隔離的整合性單晶片微機電系統麥克風
本發明係有關於一種整合性單晶片微機電系統裝置，尤其是利用CMOS製程、覆晶封裝及晶圓連接技術所建立而具機電隔離能力的整合性單晶片微機電系統裝置。本發明提供的優點為，機械保護使振動膜免於因極端環境條件而損壞，並利用CMOS阱高温驅入製程與使用深溝槽氧化矽(Deep Trench Oxide，DTO)製程達成振動膜應力釋放，以及藉大區塊氧化矽蝕刻於MEMS區(Large Block Oxide Etch in MEMS area，LBOEM)製程以達成小尺寸晶粒目的。
由於在可攜式電子裝置的應用範圍廣大，微機電系統(MEMS)裝置已經長久被關注。例如，MEMS麥克風最近已經因為可攜式電子裝置，比如智慧型手機、平板電腦及筆記型電腦等，的使用而獲得注意。而且，因MEMS麥克風裝置對裝置的均一性，使它被廣泛使用於需要雜訊消除(noise cancellation)的裝置。然而，大部分的MEM麥克風是用分離的MEMS感測器及積體電路(Application Specific Integrated Circuit，ASIC)雙晶片做成，而最終產品是藉在印刷電路板(PCB)基板的頂部上的打線連接而組裝。某些MEMS麥克風是用單一晶片做成，但是使用金屬薄膜當作MEMS振動膜。
第一圖顯示具雙晶片之MEMS麥克風的傳統結構的示意圖。如第一圖所示，MEMS麥克風的雙晶片結構包括當作基底用的印刷電路板(PCB)101、複數個連接墊102、CMOS電路103、覆蓋CMOS電路103的環氧樹脂104、進一步包括振動膜105a及背部平板105b的MEMS裝置105、用以包圍整個結構的側壁106、複數個打線墊107、上蓋108以及用於讓聲音穿過的聲洞109。如第一圖所示，傳統的雙晶片MEMS麥克風需要打線連接及複雜的封裝，比如側壁、上蓋以及在上蓋中的聲洞。
使用打線連接的雙晶片方案的問題在於打線連接線基本上是電感性天線，而且會拾取高頻雜訊，而該高頻雜訊在低頻帶的諧振會干擾到在該頻率範圍內的聲音。上述用金屬複合膜當作振動膜的單一晶片的問題是，當經歷多次溫度循環時，因薄膜不穩定性所引起的長時間使用的可靠度顧慮。上述方法的其他缺點是因封裝所導致的高成本。因此，很需要一種具高可靠度且同時具低成本的MEMS麥克風。
本發明已經克服上述用以製作MEMS麥克風之傳統技術的缺點。本發明之主要目的在提供一種整合性單晶片MEMS裝置，使用覆晶晶圓級封裝(flip-chip wafer level package，WLP)及選擇性離子佈植技術以達到機電隔離的目的。
本發明之另一目的在提供一種整合性單晶片MEMS麥克風，係具有高可靠度及低製作成本，藉機械保護振動膜以免振動膜於極端環境條件導致損壞。
本發明之另一目的在提供一種整合性單晶片MEMS麥克風，利用CMOS阱高溫驅入製程與深溝槽氧化矽(Deep Trench Oxide，DTO)製程以達到振動膜應力釋放目的，因而提高振動膜的靈敏度。
本發明之另一目的在提供一種整合性單晶片MEMS麥克風，於MEMS區使用大區塊氧化矽蝕刻(LBOEM)製程以達成小尺寸晶粒。
為達成上述目的，本發明提供一種MEMS麥克風，具有覆晶凸塊封裝或WLP能力。本發明的整合性單晶片MEMS麥克風係結合ASIC CMOS及MEMS，並使用覆晶封裝技術以製作。由下而上，本發明整合性單晶片MEMS麥克風的結構包括：一連接晶圓層；一連接層；一鋁層；一CMOS基層；一N+佈植摻雜矽層；一場氧化矽(field oxide，FOX)層；複數個形成多個CMOS阱的佈植摻雜矽區；一雙結多晶矽層，進一步包括一佈植摻雜多晶矽層及一未摻雜多晶矽層；複數個形成CMOS源極/汲極的佈植摻雜矽層；一閘極多晶矽層，係用多晶矽構成以形成多個CMOS電晶體閘極；一氧化矽層，係被一互連接觸層所嵌入；複數個金屬層，係與複數個接觸孔洞層交錯，其中金屬層的數量及交錯接觸孔洞層的數量可依據ASIC設計而調節；一氮化物沉積層；一下凸金屬(UBM)層；以及複數個錫球，其中該UBM層及該等錫球形成覆晶凸塊層。值得注意的是，連接晶圓層及CMOS基層形成大背部腔室區(large back chamber area，LBCA)，CMOS基層在N+佈植摻雜矽層底下的區域係定義出具有複數個聲洞的聲洞區，N+佈植摻雜矽層及雙結多晶矽層形成小背部腔室區，係具有未摻雜多晶矽層的複數個非導電多晶矽微坑，雙結多晶矽層及氧化矽層形成小頂部腔室區，係具有氮化物沉積層的複數個氮化物微坑，而且氮化物沉積層包括複數個孔洞，並當作顆粒過濾器(particle filter，PF)。
本發明的上述及其他目的、特性、特點及優點將由小心閱讀在此所提供之詳細說明及適當參考所附圖式而變得更佳了解。
以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
第二圖顯示依據本發明具單一晶片結構的MEMS裝置以當作MEMS麥克風用之示範性實施例的剖示圖。如第二圖所示，本發明的整合性單晶片MEMS麥克風係結合ASIC CMOS及MEMS，並使用覆晶封裝技術以製作。由下而上，本發明整合性單晶片MEMS麥克風的結構包括：一連接晶圓層201，較佳的是重摻雜矽層；一連接層202；一鋁層203；一CMOS基層204；一N+佈植摻雜矽層205；一場氧化矽(FOX)層206；複數個形成多個CMOS阱的佈植摻雜矽區207；一雙結多晶矽層208，進一步包括一未摻雜多晶矽層208a及一佈植摻雜多晶矽層208b；複數個形成CMOS源極/汲極的佈植摻雜矽層209；一閘極多晶矽層210，係用多晶矽構成以形成多個CMOS電晶體閘極；一氧化矽層219，係被一互連接觸層211所嵌入；複數個金屬層，係與複數個接觸孔洞層交錯，其中本示範性實施例顯示四金屬層及三接觸孔洞層，包括第一金屬層212、第一接觸孔洞層213、第二金屬層214、第二接觸孔洞層215、第三金屬層216、第三接觸孔洞層217、第四金屬層218；一氮化物沉積層220；一下凸金屬(UBM)層221；以及複數個錫球222，其中該UBM層221及該等錫球222形成覆晶凸塊層。也值得注意的是，連接晶圓層201及CMOS基層204形成大背部腔室區(LBCA)223，CMOS基層204在N+佈植摻雜矽層205底下的區域係定義出具有複數個聲洞224的聲洞區，N+佈植摻雜矽層205及雙結多晶矽層208形成小背部腔室區225，係具有未摻雜多晶矽層208a的複數個非導電多晶矽微坑，雙結多晶矽層208及氮化物層220形成小頂部腔室區226，係具有氮化物沉積層220的複數個氮化物微坑，而且氮化物沉積層220包括複數個孔洞227，並當作顆粒過濾器(particle filter，PF)。
對於每一層，可使用複數個較佳材料。以下說明只是解釋性的目的，而非限定性。相對等的材料也可用以取代所說明的材料。例如，連接層202可由導電樹脂、鍺、BCB、金屬金(Au)複合物或錫化銅(CuSn)做成，用於晶圓黏接或共晶體連接目的。鋁層203也可由氧化矽做成，而非鋁。CMOS基層204是P摻雜CMOS基層。場氧化矽(FOX)層206可由氧化矽SiO2做成，而複數個佈植摻雜矽區209形成CMOS電晶體源極/汲極。該等CMOS阱、該CMOS電晶體源極/汲極以及該等CMOS閘極(亦即閘極多晶矽層210)形成多個CMOS電晶體。互連接觸層211、第一接觸孔洞層213、第二接觸孔洞層215及第三接觸孔洞層217係較佳的由比如Ti/TiN/CVD-W做成。第一金屬層212、第二金屬層214、第三金屬層216以及第四金屬層218是由CMOS金屬做成，比如TiN/Cu/TiN或TiN/AlSi/TiN。值得注意的是，該等金屬層及交錯的該等接觸孔洞層的數目可依據ASIC設計而調節，且與該等接觸孔洞層交錯的該等金屬層係一起形成切刻密封(scribe seal)。氮化物沉積層220可由比如氮化矽(Si3N4)做成。UBM層221係較佳的為Al/NiV/Cu，而該等錫球222可由比如錫(Sn)做成。此外，雙結多晶矽層208形成振動膜。振動膜包括複數個孔洞，以使得小背部腔室區225及小頂部腔室區226係經振動膜的孔洞而連接。相類似的，聲洞區的聲洞224也連接小背部腔室區225及大背部腔室區223。未摻雜多晶矽層208a形成複數個非導電多晶矽微坑，係伸出至小背部腔室區225，而氮化物沉積層220形成複數個氮化物微坑，係伸出至小頂部腔室區226。如上所述，在振動膜上的氮化物沉積層220包括複數個孔洞，以使得氮化物沉積層220當作顆粒過濾器，藉以過濾掉來自外部空氣流中的顆粒。
也值得注意的是，雖然上述第二圖中的結構是由下而上描述，但是製作這類結構的製程可不是由下而上，如同本發明所使用的覆晶封裝技術。第三A圖至第三S圖顯示能製作本發明整合性單晶片MEMS麥克風之結構的製作製程實施例的示意圖。然而，第三A圖至第三S圖所示的製程及構成步驟只是解釋性，而非限制性。其他製程所製作的整合性單晶片MEMS麥克風也是在本發明整合性單晶片MEMS麥克風之結構的範圍內。
第三A圖顯示在MEMS區中經過濕蝕刻後的CMOS基層204，而該濕蝕刻是MEMS深溝槽氧化矽(DTO)製程的第一步驟。矽蝕刻的深度定義出依據本發明MEMS電容性麥克風裝置的二電容器平板之間的間隙。矽蝕刻的深度係較佳的為約1-3um。第三B圖係顯示光阻圖案204a接著用於選擇性N+離子佈植以形成N+佈植摻雜矽層205並因而形成對P-基層204的N+P接面的示意圖。N+佈植摻雜矽層205當作MEMS裝置的底部平板電極。第三C圖顯示N+佈植摻雜矽層205是偏離凹陷矽區205a。該偏離的目的是要隔離機械MEMS功能及電氣MEMS功能，以使得電氣功能被最佳化，而不受MEMS裝置的機械目的所限制，其目的在後續說明中將變得更為清楚。如第三C圖所示，進行約1-3um的低壓化學氣相沈積(LPCVD)厚氧化矽沉積以及之後氧化矽的化學機械研磨(Chemical Mechanical Polish，CMP)製程以將晶圓表面平坦化。在第三C圖的結束時，MEMS DTO製程也隨着完成。N+離子可為砷或磷，或二者之結合。
在第三D圖中，然後晶圓經過CMOS淺溝槽隔離(Shallow Trench Isolation，STI)製程，藉以在CMOS區中形成場氧化矽(FOX)層206。在本發明中，上述的MEMS DTO製程是在MEMS區中形成深溝槽氧化矽，而STI製程是在CMOS區中形成淺溝槽氧化矽隔離。在第三E圖中，進行具高能離子佈植的CMOS阱光阻圖案206a。第三F圖顯示移除光阻圖案206a之後，接著沉積未摻雜矽層208a，用以形成MEMS振動膜，較佳的厚度是0.3-1.2um，緊接著是選擇性離子佈植(佈植摻雜多晶矽層208b)，藉以摻雜用於機電隔離的振動膜。佈植摻雜多晶矽層208b及未摻雜多晶矽層208a一起形成雙結多晶矽層208，當作本發明MEMS麥克風的振動膜。第三G圖顯示振動膜在用光阻圖案以圖案化及蝕刻並緊接著移除光阻後的示意圖。第三G圖顯示振動膜包括在振動膜區中的多個氧化矽釋放開口。在第三H圖中，進行CMOS高溫阱驅入製程，通常是1000-1100℃，3-4小時，藉以完成多個CMOS阱207。既然多晶矽薄膜是沉積在DTO的頂部上，且離子佈植的雜質是在CMOS高溫阱驅入之前，所以CMOS阱驅入製程的高溫將對佈植摻雜多晶矽薄膜進行退火。因為高溫退火也會大幅降低多晶矽的機械應力，所以本發明使用CMOS高溫阱驅入製程，藉以獲得低應力振動膜，此乃一種用於MEMS應用的較佳多晶矽機械特性。相同的高溫也對第三B圖中的佈植N+離子進行退火，形成N+對P-基層的接面，此N+佈植摻雜矽層205成為電容器之底部平板電極。DTO製程因此提供二個關鍵目的：(a)定義出電容器平板間的距離及電容值，以及(b)藉將佈植振動膜安置於表面頂部，而讓CMOS高溫阱驅入製程進行振動膜應力減輕。
如上述第三F圖所示，振動膜上的離子佈植是偏離DTO區。偏離離子佈植的目的是要降低電容器平板的寄生電容值。電容器平板的未摻雜區是非導電，並具有介電質的特性。選擇性離子佈植摻雜係調節頂部及底部電容器平板的導電區在水平方向上之距離，以使得寄生電容值被極小化，且導電平板間的有效電容值被極大化。利用佈植層的適當佈局以摻雜MEMS電容器平板的電極，二電極之間的寄生耦合電容值可大幅降低至接近零，且主動振動膜薄膜電極間電容值會變成整個MEMS電容器的主導電容值。因此，藉對振動膜進行離子佈植，在邊緣撐住振動膜的機械目的達成之後也同時達成電氣持性最佳化；低寄生電容的電容器，如第三H圖所示。值得注意的是，本說明至此均以N+佈植摻雜多晶矽當作振動膜的實例，然而，當多晶矽薄膜的機械特性被認為有其他必要時，也可使用P+硼或其它適當的摻雜多晶矽。CMOS區上殘留的氧化矽接著被圖案化並蝕刻掉。然後用熱成長長出高品質的閘極氧化矽，之後再用多晶矽沉積形成閘極多晶矽層210。接著此閘極多晶矽層被圖案化及蝕刻而形成複數個CMOS電晶體閘極，緊接著電晶體源極/汲極佈植並退火，藉以形成CMOS源極/汲極209，因此完成多個CMOS電晶體，如第三I圖所示。結果的晶圓接著用沉積CMOS內層氧化矽(Inter-Level-Oxide，ILD)，且將CMOS ILD平坦化。之後再形成接觸孔層211及第一金屬層212，如第三J圖所示。頂部平板佈植摻雜多晶矽層208b(未摻雜多晶矽層208a)及底部平板N+電極(N+佈植摻雜矽層205)係經由互連接觸孔層211而與第一金屬層212接觸。在第三K圖中，晶圓接著從事CMOS互連製程，包括金屬層之間的CMOS多層氧化矽(Multi-Level-Oxide，MLD)之形成，第一接觸孔洞層213、第二接觸孔洞層215及第三接觸孔洞層217，與第二金屬層214到第四金屬層218之形成。二電容器平板(N+佈植摻雜矽層205以及佈植摻雜多晶矽層208b)之間的差額電容值係經由第一金屬層212至第四金屬層218連接設計穿過交錯的接觸孔洞層而饋入ASIC輸入端。在本步驟結束時，多個金屬層及多個接觸孔洞層係嵌入氧化矽層219之內部。
在第三L圖中，MEMS大面積氧化矽被圖案化及蝕刻，振動膜上殘留氧化矽厚度約為2至3 um。在第三L圖中也包含了複數個小孔洞，此乃氧化矽被小型圖案化及蝕刻，使在後續保護外層(protective overcoat，PO)氮化矽沉積後形成氮化矽微坑。此製程類似於第三F圖中形成多晶矽微坑的製程。大區域氧化矽蝕刻係藉降低在最後濕氧化矽釋放期間所發生的橫向氧化矽侵蝕，而降低晶片尺寸。因為厚氧化矽釋放需要更多時間及更多橫向侵蝕，因而需要更大的MEMS麥克風裝置尺寸。第三M圖顯示形成氮化物沉積層220的保護外層(PO)氮化物沉積，以及包括形成下凸金屬(UBM)層221及錫球222的覆晶凸塊製程，至此已完成具晶圓級封裝(WLP)能力的CMOS電路。該製程接著換到背面矽基層底部表面。雖然目前的展示係在第三M圖中包含錫球222，但為了使得第三Q圖中的光阻厚度(MEMS氧化矽釋放圖案)可被降低，錫球的製程可以在第三R圖中的MEMS氧化矽釋放製程之後完成，如此可以除去光阻需要含錫球的高度限制。另一方式是，可使用具噴沫塗佈技術的一致性光阻塗佈製程，在此方式內均一光阻厚度沿著晶圓的頂部表面而塗佈，並因而達成去除第三Q圖中厚光阻的問題。
第三N圖顯示矽蝕刻硬質光罩材料被沉積在矽基層的背面，並圖案蝕刻以形成鋁層203。硬質光罩材料在矽蝕刻期間具有高選擇性，較佳的材料比如是鋁或氧化矽。第三O圖顯示利用光阻圖案與ICP(Inductively Coupled Plasma)矽蝕刻形成具有約30um-100um矽深度的聲洞區(sound hole area，SHA)。然後，大背部腔室是用硬質光罩製程地毯式的蝕刻以形成LBCA 223。LBCA蝕刻步驟蝕刻先前被光阻定義並蝕刻的SHA，同時利用DTO底下在聲洞區中的聲洞224，蝕刻停止在底部DTO氧化矽。結果的結構係如第三P圖所示。在第三Q圖中，頂面顆粒過濾器(或氧化矽釋放孔洞)是將在CMOS頂部表面上的氮化物沉積層220圖案化及蝕刻而形成。第三Q圖顯示具有被蝕刻而形成複數個孔洞227以當作顆粒過濾器(PF)及氧化矽釋放孔洞之氮化物層的結構。氧化矽釋放製程係接著在第三Q圖的結構上進行。在光阻去除後，其結構如的第三R圖所示，其中振動膜周圍的氧化矽已被釋放移除，藉以形成小頂部腔室區226及小背部腔室區225。小背部腔室區225內的氧化矽釋放主要是經由聲洞區中的聲洞224來完成。氮化物沉積層220是非導電介電質，並提供本發明中的許多目的。例如，氮化物沉積層220中的孔洞227是在裝置形成後用於當作振動膜顆粒過濾器，並用於形成裝置在製造期間釋放氧化矽的濕式化學通道。具微坑的氮化物沉積層220可當作移動製動器，以防止薄的振動膜因遭受極端聲壓造成太大的移動或該裝置因高加速度墜落而損壞。在相反方向，振動膜的極端移動是被深溝槽氧化矽底下的矽所保護，此時在DTO底下的矽當作移動製動器。因此，由本發明所做成的結構提供對振動膜的機械保護而免於因極端環境條件的損壞。第三S圖顯示連接晶圓層201用黏接晶圓連接或共晶體連接技術而做晶圓連接至第三R圖結構之底面，以形成在聲洞區(SHA)與已連接矽晶圓201之間的大背部腔室區(LBCA)223。至此，一個整合性單晶片CMOS MEMS麥克風巳完成，它具有覆晶WLP能力及MEMS裝置的離子佈植形成機電隔離的設計，藉CMOS阱高温驅入以降低振動膜應力，以及機械保護振動膜免於因極端環境條件的損壞，以及晶圓連接技術以構成麥克風腔體。
第四A圖及第四B圖分別顯示本發明整合性單晶片MEMS麥克風的二實際應用的示意圖。如第四A圖所示，上述第三R圖中結構的整合性單晶片MEMS麥克風其聲洞開口位於裝置的上方，背部腔室由印刷電路板(PCB)401的凹槽構成。第四B圖顯示上述第三S圖中結構的整合性單晶片MEMS麥克風貼附至PCB 401,底部聲洞開口由PCB401所構成。
第五圖顯示本發明用以製作整合性單晶片MEMS麥克風之示範性製程流程圖。如第五圖所示，步驟501是在MEMS基層上執行MEMS深溝槽氧化矽(DTO)製程，且DTO製程進一步包括以下步驟：進行矽凹陷濕蝕刻；選擇性N+離子佈植，藉以形成N+與P-基層的接面，此N+是用於當底部平板電極。選擇性N+離子佈植也促成機電隔離；以及LPCVD氧化矽沉積及化學機械研磨(CMP)，藉以填滿MEMS矽凹陷區。步驟502是執行CMOS淺溝槽隔離(STI)製程以形成場氧化矽。步驟503是藉高能離子佈植以形成CMOS阱。步驟504是進行MEMS振動膜的多晶矽沉積、振動膜離子佈植與摻雜以達到該振動膜電氣連接及機電隔離的效果。同時並進行晶矽振動膜圖案化及蝕刻。步驟505是進行CMOS阱高溫驅入，藉以形成深阱。值得注意的是，高溫也將對佈植摻雜多晶矽薄膜進行退火，用於減輕應力；因此可獲得低應力振動膜。步驟506是進行CMOS ILD平坦化，以及進行CMOS接觸孔及第一金屬製程。步驟507是執行多個其餘金屬層及交錯的多個接觸孔洞層的互連層形成，比如第二圖中的第二金屬層、第三金屬層、第四金屬層及接觸孔洞層。步驟508是進行用於具微坑之氮化矽沉積的CMOS保護外層(PO)製程。步驟509是進行CMOS後段下凸金屬(UBM)製程。步驟510進行CMOS後段凸塊製程。步驟511是進行背面矽蝕刻硬質光罩膜沉積、圖案化及蝕刻，藉以形成鋁或氧化矽層。步驟512是進行聲洞光阻圖案化及蝕刻，緊接著利用預設硬質光罩的矽ICP蝕刻以形成大背部腔室。步驟513是進行頂面氮化矽圖案化及蝕刻，或為了降低光阻厚度，進行使用具噴沫塗佈技術的一致性光阻塗佈製程將頂面氮化矽圖案化及蝕刻，藉以形成顆粒過濾器。緊接著氧化矽釋放製程。步驟514是在基層上進行矽晶圓連接，藉以形成密閉的背部腔室。
但在上段落所描述之製程流程中，有時候會於步驟513中出現光阻厚度太高(因為錫球高度的關係)的麻煩，因此本發明可將部份製程順序略作調整，如第六圖所示為另一麥克風之示範性製程，其中步驟501~509的方法與上述實施例製程相同，故不再重複描述，後續步驟510a為進行背面矽蝕刻硬質光罩膜沉積、圖案化及蝕刻，藉以形成鋁或氧化矽層。步驟511a是進行聲洞光阻圖案化及蝕刻，緊接著利用預設硬質光罩的矽ICP蝕刻以形成大背部腔室。步驟512a是進行頂面氮化矽圖案化及蝕刻，藉以形成顆粒過濾器，緊接著氧化矽釋放製程。步驟513a是在基層上進行矽晶圓連接，藉以形成密閉的背部腔室。步驟514a是進行CMOS後段凸塊製程。就第五圖與第六圖的流程作比較，可以了解兩製程的差異係在完成步驟509 CMOS後段下凸金屬(UBM)製程之後，第六圖的製程係直接進行第五圖之步驟511、512、513、以及514的項目，然後再執行步驟510進行CMOS後段凸塊製程。如此就能使產品良率更為提升。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
101．．．印刷電路板(PCB)
102．．．複數個連接墊
103．．．CMOS電路
104．．．環氧樹脂
105a．．．振動膜
105b．．．背部平板
105．．．MEMS裝置
106．．．側壁
107．．．打線墊
108．．．上蓋
109．．．聲洞
201．．．連接晶圓層
202．．．連接層
203．．．鋁層
204．．．CMOS基層
204a．．．光阻圖案
205．．．N+佈植摻雜矽層
205a．．．凹陷矽區
206．．．場氧化矽(FOX)層
206a．．．光阻圖案
207．．．佈植摻雜矽區
208．．．雙結多晶矽層
208a．．．未摻雜多晶矽層
208b．．．佈植摻雜多晶矽層
209．．．佈植摻雜矽層(CMOS源極/汲極)
210．．．閘極多晶矽層
211．．．互連接觸層
212．．．第一金屬層
213．．．第一接觸孔洞層
214．．．第二金屬層
215．．．第二接觸孔洞層
216．．．第三金屬層
217．．．第三接觸孔洞層
218．．．第四金屬層
219．．．氧化矽層
220．．．氮化物沉積層
221．．．下凸金屬(UBM)層
222．．．錫球
223．．．大背部腔室區(LBCA)
224．．．聲洞
225．．．小背部腔室區
226．．．小頂部腔室區
227．．．孔洞
401．．．印刷電路板(PCB)
501~514．．．步驟
510a~514a．．．步驟
本發明可藉讀取上述的詳細說明，結合實例及參考所附圖式而被更加詳細了解，其中：
第一圖顯示具雙晶片之MEMS麥克風的傳統結構的示意圖；
第二圖顯示依據本發明具單一晶片之整合性單晶片MEMS麥克風的剖示圖；
第三A圖至第三S圖顯示製作本發明整合性單晶片MEMS麥克風之結構的製作製程之示範性實施例的示意圖；
第四A圖至第四B圖分別顯示示範性實例，其中本發明係安置於具有頂部聲洞及底部聲洞的PCB基層上；以及
第五圖顯示本發明用以製作整合性單晶片MEMS麥克風之示範性製程流程圖(一)；
第六圖顯示本發明用以製作整合性單晶片MEMS麥克風之示範性製程流程圖(二)。
201．．．連接晶圓層
202．．．連接層
203．．．鋁層
204．．．CMOS基層
205．．．N+佈植摻雜矽層
206．．．場氧化矽(FOX)層
207．．．佈植摻雜矽區
208．．．雙結多晶矽層
208a．．．未摻雜多晶矽層
208b．．．佈植摻雜多晶矽層
209．．．佈植摻雜矽層
210．．．閘極多晶矽層
211．．．互連接觸層
212．．．第一金屬層
213．．．第一接觸孔洞層
214．．．第二金屬層
215．．．第二接觸孔洞層
216．．．第三金屬層
217．．．第三接觸孔洞層
218．．．第四金屬層
219．．．氧化矽層
220．．．氮化物沉積層
221．．．下凸金屬(UBM)層
222．．．錫球
223．．．大背部腔室區(LBCA)
224．．．聲洞
225．．．小背部腔室區
226．．．小頂部腔室區
227．．．孔洞

Claims (21)

  1. 一種具機電隔離的整合性單晶片微機電系統麥克風，係由下而上包括：一連接晶圓層；一連接層；一鋁層；一互補金氧半(Complementary Metal Oxide Semiconductor，CMOS)基層，進一步包括一大背部腔室區；一N+佈植摻雜矽層；一場氧化矽(field oxide，FOX)層；複數個佈植摻雜矽區，係形成多個CMOS阱；一第二離子佈植摻雜矽層，係形成CMOS源極/汲極；一雙結多晶矽層，進一步包括一佈植摻雜矽層及一未摻雜矽層，係具有複數個非導電多晶矽微坑以當作一振動膜，形成具該N+佈植摻雜矽層的一小背部腔室；一閘極多晶矽層，係用多晶矽構成以形成多個CMOS電晶體閘極，而該等CMOS阱、該CMOS電晶體源極/汲極以及該等CMOS閘極係形成多個CMOS電晶體；一氧化矽層，係被一互連接觸層所嵌入，複數個金屬層係與複數個接觸孔洞層交錯，該互連接觸層提供接觸至該等CMOS電晶體；一氮化物沉積層，具有複數個孔洞及複數個氮化物微坑，當作一顆粒過濾器，形成具該雙結多晶矽層的一小頂部腔室；一下凸金屬(UBM)層；以及複數個錫球，該UBM層及該等錫球形成一覆晶凸塊層，其中該CMOS基層具有一凹陷矽區，該N+佈植摻雜矽層是當作一電容器的一底部平板，而該佈植摻雜/未佈植摻雜組合多晶矽層是當作該電容器的一頂部平板，複數個聲洞形成於該N+佈植摻雜矽層以及底下的區域中，藉以連接該小頂部腔室。
  2. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中該等金屬層的數量以及交錯的該等接觸孔洞層的數量係為可調節。
  3. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中該連接層是由用於晶圓黏接或共晶體連接的材料做成。
  4. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中該CMOS基層上之該凹陷矽區的深度係決定該等電容器平板的一間隙。
  5. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中該等電容器平板包括用於電氣導電率的離子佈植。
  6. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中一N+P接面係用該CMOS基層的凹陷矽區藉選擇性離子佈植而形成。
  7. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中MEMS頂部上之該CMOS氧化矽區被蝕刻掉，藉以降低MEMS氧化矽釋放時間以及在氧化矽釋放期間的橫向氧化矽侵蝕，因而達成縮小晶片尺寸的目的。
  8. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中一MEMS麥克風的機電隔離係藉多個MEMS層用選擇性離子佈植而達成。
  9. 依據申請專利範圍第1項所述之整合性單晶片微機電系統麥克風，其中該振動膜包括多個孔洞，藉以接觸該小背部腔室及該小頂部腔室。
  10. 一種形成整合性單晶片微機電系統麥克風的製作方法，係包括以下步驟：在MEMS基層上執行MEMS深溝槽氧化矽(DTO)製程；執行CMOS淺溝槽隔離(STI)製程以形成場氧化矽；藉高能離子佈植形成CMOS阱；進行用於MEMS振動膜的多晶矽沉積、振動膜圖案蝕刻及振動膜離子佈植與摻雜，以達到該振動膜電氣連接及機電隔離的效果，並進行晶矽振動膜圖案化及蝕刻；進行CMOS阱高溫驅入，藉以形成深阱，並獲得低應力振動膜；進行CMOS ILD平坦化，以及進行CMOS接觸孔及第一金屬製程；執行多個其餘金屬層及交錯的多個接觸孔洞層的互連層形成；進行用於具微坑之氮化矽沉積的CMOS保護外層(PO)製程；進行CMOS後段下凸金屬(UBM)製程與後段凸塊製程；進行背面矽蝕刻硬質光罩膜沉積、圖案化及蝕刻；進行聲洞光阻圖案化及蝕刻，緊接著利用預設硬質光罩的矽ICP蝕刻以形成大背部腔室；進行頂面氮化矽圖案化及蝕刻，藉以形成顆粒過濾器，緊接著氧化矽釋放製程；以及在基層上進行矽晶圓連接，藉以形成密閉的一背部腔室。
  11. 一種形成整合性單晶片微機電系統麥克風的製作方法，係包括以下步驟：在MEMS基層上執行MEMS深溝槽氧化矽(DTO)製程；執行CMOS淺溝槽隔離(STI)製程以形成場氧化矽；藉高能離子佈植形成CMOS阱；進行用於MEMS振動膜的多晶矽沉積、振動膜圖案蝕刻及振動膜離子佈植與摻雜，以達到該振動膜電氣連接及機電隔離的效果，並進行晶矽振動膜圖案化及蝕刻；進行CMOS阱高溫驅入，藉以形成深阱，並獲得低應力振動膜；進行CMOS ILD平坦化，以及進行CMOS接觸孔及第一金屬製程；執行多個其餘金屬層及交錯的多個接觸孔洞層的互連層形成；進行用於具微坑之氮化矽沉積的CMOS保護外層(PO)製程；進行CMOS後段下凸金屬(UBM)製程；進行背面矽蝕刻硬質光罩膜沉積、圖案化及蝕刻；進行聲洞光阻圖案化及蝕刻，緊接著利用預設硬質光罩的矽ICP蝕刻以形成大背部腔室；進行頂面氮化矽圖案化及蝕刻，藉以形成顆粒過濾器，緊接著氧化矽釋放製程；在基層上進行矽晶圓連接，藉以形成密閉的一背部腔室；以及進行CMOS後段凸塊製程。
  12. 依據申請專利範圍第10或11項所述之製作方法，其中該DTO製程進一步包括以下步驟：進行矽凹陷濕蝕刻；用於選擇性N+離子佈植的光阻圖案化，藉以形成具P-基層的接面，係用於底部平板電極及機電隔離；以及LPCVD氧化矽沉積及化學機械研磨(Chemical Mechanical Polish，CMP)，藉以填滿該MEMS矽凹陷區。
  13. 依據申請專利範圍第10或11項所述之製作方法，其中覆晶凸塊封裝(Flip Chip Bumping package)及晶圓級封裝(Wafer Level Package，WLP)係被採用。
  14. 依據申請專利範圍第10或11項所述之製作方法，其中晶圓連接技術係用於該CMOS MEMS，藉以形成密閉的一背部腔室。
  15. 依據申請專利範圍第10或11項所述之製作方法，其中免於因極端環境條件而損壞的該振動膜上之機械保護所做成的一結構係被提供。
  16. 依據申請專利範圍第10或11項所述之製作方法，其中該CMOS阱高溫驅入也對佈植摻雜多晶矽振動膜進行退火，藉以獲得一低應力振動膜。
  17. 依據申請專利範圍第10或11項所述之製作方法，其中形成該大背部腔室的步驟也形成複數個聲洞，且該等聲洞係連接至該等大背部腔室。
  18. 依據申請專利範圍第10項所述之製作方法，其中該氧化矽釋放製程係形成在該振動膜底下的一小背部腔室，以及在該振動膜上的一小頂部腔室，且該小背部腔室及該小頂部腔室係經由該振動膜中的多個孔洞而連接。
  19. 依據申請專利範圍第18項所述之製作方法，其中該小背部腔室係經由該等聲洞而連接至該小頂部腔室。
  20. 依據申請專利範圍第11項所述之製作方法，其中該氧化矽釋放製程係形成在該振動膜底下的一小背部腔室，以及在該振動膜上的一小頂部腔室，且該小背部腔室及該小頂部腔室係經由該振動膜中的多個孔洞而連接。
  21. 依據申請專利範圍第20項所述之製作方法，其中該小背部腔室係經由該等聲洞而連接至該小頂部腔室。
TW101110170A 2012-03-23 2012-03-23 具機電隔離的整合性單晶片微機電系統麥克風 TW201340734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101110170A TW201340734A (zh) 2012-03-23 2012-03-23 具機電隔離的整合性單晶片微機電系統麥克風

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101110170A TW201340734A (zh) 2012-03-23 2012-03-23 具機電隔離的整合性單晶片微機電系統麥克風

Publications (1)

Publication Number Publication Date
TW201340734A true TW201340734A (zh) 2013-10-01

Family

ID=49771135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110170A TW201340734A (zh) 2012-03-23 2012-03-23 具機電隔離的整合性單晶片微機電系統麥克風

Country Status (1)

Country Link
TW (1) TW201340734A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575963B (zh) * 2014-02-27 2017-03-21 先技股份有限公司 微機電麥克風裝置
TWI675444B (zh) * 2017-09-27 2019-10-21 台灣積體電路製造股份有限公司 微機電系統裝置與微機電系統的封裝方法
US11279615B2 (en) 2017-09-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
CN115057407A (zh) * 2022-04-29 2022-09-16 潍坊歌尔微电子有限公司 Mems产品及电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575963B (zh) * 2014-02-27 2017-03-21 先技股份有限公司 微機電麥克風裝置
TWI675444B (zh) * 2017-09-27 2019-10-21 台灣積體電路製造股份有限公司 微機電系統裝置與微機電系統的封裝方法
US11279615B2 (en) 2017-09-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US11932534B2 (en) 2017-09-27 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
CN115057407A (zh) * 2022-04-29 2022-09-16 潍坊歌尔微电子有限公司 Mems产品及电子设备

Similar Documents

Publication Publication Date Title
US20150060955A1 (en) Integrated mems microphone with mechanical electrical isolation
US11828729B2 (en) Microfabricated ultrasonic transducers and related apparatus and methods
US20150060956A1 (en) Integrated mems pressure sensor with mechanical electrical isolation
US10651086B2 (en) 3D integration method using SOI substrates and structures produced thereby
US10672974B2 (en) Microfabricated ultrasonic transducers and related apparatus and methods
US9802816B2 (en) MEMS device structure and methods of forming same
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TWI475194B (zh) 具機電隔離功能的微機電壓力感測器
US10118820B2 (en) Membrane transducer structures and methods of manufacturing same using thin-film encapsulation
US8633554B2 (en) MEMS device etch stop
US9731962B2 (en) MEMS device and fabrication method
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
US20150054149A1 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
TW201220460A (en) Semiconductor device
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
TW201340734A (zh) 具機電隔離的整合性單晶片微機電系統麥克風
TWI633290B (zh) 微型回饋腔感測器及其製造方法
US20160043108A1 (en) Semiconductor Structure with Multiple Active Layers in an SOI Wafer
CN115548117A (zh) 半导体结构及其制造方法