[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201344434A - 記憶體格式化方法、記憶體控制器及記憶體儲存裝置 - Google Patents

記憶體格式化方法、記憶體控制器及記憶體儲存裝置 Download PDF

Info

Publication number
TW201344434A
TW201344434A TW101114784A TW101114784A TW201344434A TW 201344434 A TW201344434 A TW 201344434A TW 101114784 A TW101114784 A TW 101114784A TW 101114784 A TW101114784 A TW 101114784A TW 201344434 A TW201344434 A TW 201344434A
Authority
TW
Taiwan
Prior art keywords
physical block
physical
memory
block
file system
Prior art date
Application number
TW101114784A
Other languages
English (en)
Other versions
TWI563383B (en
Inventor
Chien-Fu Lee
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW101114784A priority Critical patent/TWI563383B/zh
Priority to US13/545,987 priority patent/US9389998B2/en
Publication of TW201344434A publication Critical patent/TW201344434A/zh
Application granted granted Critical
Publication of TWI563383B publication Critical patent/TWI563383B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/17—Details of further file system functions
    • G06F16/1727—Details of free space management performed by the file system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

一種記憶體格式化方法，用於記憶體儲存裝置。本方法包括配置邏輯區塊位址以映射部分實體區塊；根據邏輯區塊位址的大小產生第一與第二檔案系統資料；並且將第一檔案系統資料儲存至第一實體區塊中，其中第一實體區塊是映射此些邏輯區塊位址之中的第一邏輯區塊位址。本方法還包括：從此些實體區塊中選擇第二實體區塊；將第二檔案系統資料儲存至第二實體區塊中；判斷是否接收到格式化指令；及當接收到格式化指令時，將第一邏輯區塊位址重新映射至第二實體區塊。

Description

記憶體格式化方法、記憶體控制器及記憶體儲存裝置
本發明是有關於一種執行記憶體格式化的方法及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
一般來說，可複寫式非揮發性記憶體裝置必須先經過格式化程序，才能被用來儲存資料。又或者，當使用者想要將儲存於可複寫式非揮發性記憶體裝置中的所有資料徹底刪除，使用者會對可複寫式非揮發性記憶體儲存裝置進行格式化程序。然而，隨著可複寫式非揮發性記憶體儲存裝置的容量越來越大，格式化所需要的時間亦隨著大幅地增加。因此，實有必要研發一套能夠快速地對可複寫式非揮發性記憶體儲存裝置執行格式化的機制。
本發明提供一種記憶體格式化方法、記憶體控制器與記憶體儲存裝置，其有效地縮短執行格式化指令所需的時間。
本發明範例實施例提出一種記憶體格式化方法，用於記憶體儲存裝置，此記憶體儲存裝置具有可複寫式非揮發性記憶體模組，並且此可複寫式非揮發性記憶體模組具有多個實體區塊。本記憶體格式化方法包括：配置多個邏輯區塊位址以映射此些實體區塊的一部份。本記憶體格式化方法也包括：根據此些邏輯區塊位址的大小產生第一檔案系統資料與第二檔案系統資料；並且將第一檔案系統資料儲存至此些實體區塊之中的至少一第一實體區塊中，其中第一實體區塊映射此些邏輯區塊位址之中的第一邏輯區塊位址。本記憶體格式化方法還包括：從此些實體區塊中選擇至少一第二實體區塊；並且將第二檔案系統資料儲存至第二實體區塊中。本記憶體格式化方法更包括：判斷是否從主機系統中接收到格式化指令；以及當從主機系統中接收到格式化指令時，將第一邏輯區塊位址重新映射至第二實體區塊。
在本發明之一實施例中，上述之記憶體格式化方法更包括：將此些實體區塊邏輯地至少分組為一資料區與一閒置區，其中上述將第一檔案系統資料儲存至少一第一實體區塊中的步驟包括：從資料區的實體區塊中選擇至少一實體區塊作為至少一第一實體區塊並且將第一檔案系統資料儲存至此至少一第一實體區塊，並且上述從此些實體區塊中選擇至少一第二實體區塊的步驟包括：從閒置區的實體區塊中選擇至少一實體區塊作為此至少一第二實體區塊並將此至少一第二實體區塊作為一隱藏區。
在本發明之一實施例中，上述之記憶體格式化方法更包括：在將第一邏輯區塊位址重新映射至第二實體區塊之後，將第二實體區塊從該隱藏區中移除並關聯至資料區以及將第一實體區塊關聯至閒置區。
在本發明之一實施例中，上述之記憶體格式化方法更包括：在主機系統中執行格式化應用程式；以及由格式化應用程式透過製造商指令傳送格式化指令給記憶體儲存裝置。
在本發明之一實施例中，此些邏輯區塊位址是屬於一個分割區，並且第一邏輯區塊位址為從分割區的起始位址開始連續排列的邏輯區塊位址。
在本發明之一實施例中，上述之記憶體格式化方法更包括：在將第一邏輯區塊位址重新映射至第二實體區塊之後，根據此些邏輯區塊位址的大小產生第三檔案系統資料，從閒置區的實體區塊中選擇至少一第三實體區塊，將第三實體區塊關聯至隱藏區並且將第三檔案系統資料儲存至第三實體區塊中。
在本發明之一實施例中，上述之記憶體格式化方法更包括：在將上述第一邏輯區塊位址重新映射至第二實體區塊之後，根據邏輯區塊位址的大小產生第三檔案系統資料，抹除上述第一實體區塊並且將第三檔案系統資料儲存至第一實體區塊中。
本發明範例實施例提出一種記憶體控制器，用於控制記憶體儲存裝置的可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊。此記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面。在此，記憶體管理電路配置多個邏輯區塊位址以映射此些實體區塊的一部份。此外，記憶體管理電路根據此些邏輯區塊位址的大小產生第一檔案系統資料與第二檔案系統資料並且將第一檔案系統資料儲存至此些實體區塊之中的至少一第一實體區塊中，其中第一實體區塊映射此些邏輯區塊位址之中的至少一第一邏輯區塊位址。再者，記憶體管理電路從此些實體區塊中選擇至少一第二實體區塊，且將第二檔案系統資料儲存至第二實體區塊中。另外，記憶體管理電路會判斷是否從主機系統中接收到格式化指令，並且當從主機系統中接收到格式化指令時，記憶體管理電路將第一邏輯區塊位址重新映射至第二實體區塊。
在本發明之一實施例中，上述之記憶體管理電路將此些實體區塊邏輯地至少分組為資料區與閒置區，從資料區的實體區塊中選擇至少一實體區塊作為上述至少一第一實體區塊，並且從閒置區的實體區塊中選擇至少一實體區塊作為上述至少一第二實體區塊並將此至少一第二實體區塊作為一隱藏區。
在本發明之一實施例中，在將第一邏輯區塊位址重新映射至第二實體區塊之後，上述之記憶體管理電路將第二實體區塊從該隱藏區中移除並關聯至資料區以及將第一實體區塊關聯至閒置區。
在本發明之一實施例中，上述之格式化指令是由在主機系統中執行的格式化應用程式透過製造商指令傳送給記憶體儲存裝置。
在本發明之一實施例中，在將第一邏輯區塊位址重新映射至第二實體區塊之後，記憶體管理電路根據此些邏輯區塊位址的大小產生第三檔案系統資料，從閒置區的實體區塊中選擇至少一第三實體區塊，將第三實體區塊關聯至隱藏區並且將第三檔案系統資料儲存至第三實體區塊中。
在本發明之一實施例中，在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，上述記憶體管理電路根據該些邏輯區塊位址的大小產生一第三檔案系統資料，抹除該至少一第一實體區塊並且將該第三檔案系統資料儲存至該至少一第一實體區塊中。
本發明範例實施例提出一種記憶體儲存裝置，其包括用以耦接至一主機系統的連接器、具有多個實體區塊的可複寫式非揮發性記憶體模組及耦接至連接器與可複寫式非揮發性記憶體模組的記憶體控制器。記憶體控制器配置多個邏輯區塊位址以映射此些實體區塊的一部份。此外，記憶體控制器根據此些邏輯區塊位址的大小產生第一檔案系統資料與第二檔案系統資料並且將第一檔案系統資料儲存至此些實體區塊之中的至少一第一實體區塊中，其中第一實體區塊映射此些邏輯區塊位址之中的至少一第一邏輯區塊位址。再者，記憶體控制器從此些實體區塊中選擇至少一第二實體區塊，且將第二檔案系統資料儲存至第二實體區塊中。另外，記憶體控制器會判斷是否從主機系統中接收到格式化指令，並且當從主機系統中接收到格式化指令時，記憶體控制器將第一邏輯區塊位址重新映射至第二實體區塊。
在本發明之一實施例中，上述記憶體控制器將此些實體區塊邏輯地至少分組為資料區與閒置區，從資料區的實體區塊中選擇至少一實體區塊作為上述至少一第一實體區塊，並且從閒置區的實體區塊中選擇至少一實體區塊作為上述至少一第二實體區塊並將此至少一第二實體區塊作為一隱藏區。
在本發明之一實施例中，在將第一邏輯區塊位址重新映射至第二實體區塊之後，上述之記憶體控制器將第二實體區塊從該隱藏區中移除並關聯至資料區以及將第一實體區塊關聯至閒置區。
在本發明之一實施例中，上述之格式化指令是由在主機系統中執行的格式化應用程式透過製造商指令傳送給記憶體儲存裝置。
在本發明之一實施例中，在將第一邏輯區塊位址重新映射至第二實體區塊之後，記憶體控制器根據此些邏輯區塊位址的大小產生第三檔案系統資料，從閒置區的實體區塊中選擇至少一第三實體區塊，將第三實體區塊關聯至隱藏區並且將第三檔案系統資料儲存至第三實體區塊中。
在本發明之一實施例中，在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，上述記憶體控制器根據該些邏輯區塊位址的大小產生一第三檔案系統資料，抹除該至少一第一實體區塊並且將該第三檔案系統資料儲存至該至少一第一實體區塊中。
基於上述，本發明範例實施例的記憶體格式化方法、記憶體控制器與記憶體儲存裝置能夠快速地執行格式化程序，由此有效地縮短使用者等待的時間。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
請參照圖1A，主機系統1000包括微處理器1102、儲存裝置1104、隨機存取記憶體1106與輸入/輸出裝置1108。當主機系統1000開機時，微處理器1102會執行安裝於儲存裝置1104中的作業系統1110，以使主機系統1000根據使用者之操作而提供對應的功能。例如，在本範例實施中，主機系統1000為電腦系統並且作業系統1110為視窗作業系統，並且當主機系統1000開機後，使用者可透過輸入/輸出裝置1108操作主機系統1000以執行文件檔案編輯、影音檔案編輯、影音播放等功能。
記憶體儲存裝置100是耦接至主機系統1000，並且根據來自於主機系統1000之作業系統1110的指令執行資料的寫入與讀取。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的安全數位(Secure Digital，SD)卡1312、多媒體儲存卡(Multi Media Card，MMC)卡1314、記憶棒(memory stick)1316、小型快閃(Compact Flash，CF)卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
連接器102是相容於通用序列匯流排(Universal Serial Bus，USB)標準的連接器。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是相容MS標準、MMC標準、CF標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)標準、序列先進附件(Serial Advanced Technology Attachment，SATA)標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、SD標準、整合式驅動電子介面(Integrated Device Electronics，IDE)標準或其他標準的連接器。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。特別是，記憶體控制器104能夠執行根據本範例實施例之格式化方法來執行來自於主機系統1000的格式化指令。具體來說，當使用者於主機系統1000中執行格式化應用程式1120，並且操作格式化應用程式1120來對記憶體儲存裝置100執行格式化指令時，記憶體控制器104會以根據本範例實施例的記憶體格式化方法來回應此格式化指令。例如，應用程式1120會透過製造商指令(vendor command)來將格式化指令傳送至記憶體控制器104。稍後將配合圖式詳細描述本範例實施例的記憶體格式化方法。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106包括多個實體區塊。各實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是扇區(Sector)或其他大小。在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖2與圖3是根據一範例實施例所繪示之管理實體區塊的示意圖。
請參照圖2，在本範例實施例中，記憶體控制器104(例如，記憶體管理電路)會將可複寫式非揮發性記憶體模組106的實體區塊304(0)~304(R)邏輯地分組為資料區402、閒置區404、系統區406與取代區408，其中被分組為資料區402與閒置區404的實體區塊會輪替地來儲存主機系統1000所寫入之資料，系統區406的實體區塊是用以儲存記憶體儲存裝置100的系統資料，而取代區408的實體區塊是用以取代資料區與備用區中的壞實體區塊。例如，在記憶體儲存裝置100被初始化時，實體區塊304(0)~304(D)會被分組為資料區402；實體區塊304(D+1)~304(N)會被分組為閒置區404；實體區塊304(N+1)~304(S)會被分組為系統區406；並且實體區塊304(S+1)~304(R)會被分組為取代區408。
請參照圖3，為了使主機系統1000能夠方便地對以輪替方式儲存資料的實體區塊進行存取，記憶體控制器104(例如，記憶體管理電路)會配置邏輯區塊位址LBA(0)~LBA(H)來映射資料區402的實體區塊，由此主機系統1000能夠直接地依據邏輯區塊位址來進行資料的寫入與讀取。例如，記憶體控制器104(例如，記憶體管理電路)會使用邏輯區塊位址-實體區塊映射表來記錄邏輯區塊位址LBA(0)~LBA(H)與資料區402的實體區塊之間映射關係。
在本範例實施例中，記憶體控制器104(例如，記憶體管理電路)會根據檔案系統(例如，FAT32)將邏輯區塊位址LBA(0)~LBA(H)初始地劃分為一個分割區(partition)並且將對應此分割區的檔案系統資料初始地儲存至資料區402的實體區塊中。
例如，當邏輯區塊位址LBA(0)~LBA(H)藉由檔案系統格式化成一個分割區900時，分割區900會被劃分為主引導磁區902、檔案配置表區904、根目錄區906與檔案區908(如圖4所示)。屬於主引導磁區902的邏輯區塊位址是用以儲存記憶體儲存裝置100的可儲存空間的系統資訊。屬於檔案配置表區904的邏輯區塊位址是用以儲存檔案配置表。檔案配置表是用以記錄儲存資料之邏輯區塊位址的登錄值。例如，檔案配置表區中會儲存兩個檔案配置表，其中一個檔案配置表為正常存取所使用，而另一個檔案配置表為備份檔案配置表。屬於根目錄區906的邏輯區塊位址是用以儲存檔案描述區塊(File Description Block，FDB)，其用以記錄目前儲存於記憶體儲存裝置100中之檔案與目錄的屬性資訊。例如，對應一個檔案的檔案描述區塊會記錄此檔案的檔名以及儲存此檔案的起始邏輯區塊位址(即，起始叢集)；並且對應一個目錄的檔案描述區塊會記錄此目錄的目錄名稱以及用以記錄儲存於此目錄中之檔案或目錄的檔案描述區塊的邏輯區塊位址(即，叢集)。屬於檔案區908的邏輯區塊位址會被劃分為多個叢集並且用以實際地儲存檔案的內容。在主機系統1000使用分割區900來存取資料時，作業系統1110會根據記錄在主引導磁區902、檔案配置表區904與根目錄區906中的資訊來將資料儲存至空的位址、從已儲存資料的位址上讀取資料或者將所儲存之資料刪除。一般來說，主引導磁區902、檔案配置表區904與根目錄區906會被置於分割區900的最前端，例如，主引導磁區902、檔案配置表區904與根目錄區906會從起始邏輯位址(例如，LBA(0))開始依序被配置。在本範例實施例中，所述之檔案系統資料則為記錄在主引導磁區902、檔案配置表區904與根目錄區906中的資訊。
在本範例實施例中，在記憶體控制器104(例如，記憶體管理電路)將邏輯區塊位址LBA(0)~LBA(H)初始地劃分為一個分割區時，記憶體控制器104(例如，記憶體管理電路)會根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯產生第一檔案系統資料並且將所產生的第一檔案系統資料儲存至分割區900中最前端之邏輯區塊位址所映射之實體區塊(以下稱為第一實體區塊)中。在此，在第一檔案系統資料中，檔案配置表區904與根目錄區906未儲存有檔案的記錄。也就是說，第一檔案系統資料所記錄的資訊為對應分割區900未儲存使用者資料之狀態下的配置資訊。
特別是，記憶體控制器104(例如，記憶體管理電路)會從閒置區404中選擇至少一個實體區塊(以下稱為第二實體區塊)作為隱藏區。特別是，記憶體控制器104(例如，記憶體管理電路)會產生一份與第一檔案系統資料相同的檔案系統資料副本(以下稱為第二檔案系統資料)並且將第二檔案系統資料儲存至隱藏區。例如，記憶體控制器104會為第二實體區塊記錄特殊標記以避免儲存於其中的資料被刪除或修改的。
圖5是根據一範例實施例所繪示之建立檔案系統資料的示意圖。
請參照圖5，記憶體控制器104(例如，記憶體管理電路)會根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯產生第一檔案系統資料510並且第一檔案系統資料510儲存至分割區900中最前端之邏輯區塊位址LBA(0)~LBA(1)所映射之實體區塊304(0)~304(1)。必須瞭解的是，在本範例中，假設需要使用兩個邏輯區塊位址的儲存空間來儲存第一檔案系統資料，然而，本發明不限於此，在本發明另一範例實施例中，儲存第一檔案系統資料所需的邏輯區塊位址可以為1個或更多。
另外，記憶體控制器104(例如，記憶體管理電路)會從閒置區404中選擇實體區塊304(D+1)~304(D+2)作為隱藏區450，產生相同於第一檔案系統資料510的第二檔案系統資料520，並且將第二檔案系統資料520儲存至隱藏區450之實體區塊304(D+1)~304(D+2)中。例如，記憶體控制器104(例如，記憶體管理電路)可以根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯產生第二檔案系統資料520，或者藉由複製第一檔案系統資料510來獲得第二檔案系統資料520。
當使用者操作主機系統1000於分割區900上儲存資料時，作業系統1110會將資料儲存至檔案區908的邏輯區塊位址並且更新第一檔案系統資料510，由此記錄分割區900的儲存狀態。特別是，倘若使用者操作格式化應用程式1120來對記憶體儲存裝置100下達格式化指令時，記憶體控制器104(例如，記憶體管理電路)會調整邏輯區塊位址與實體區塊的映射關係，由此使得作業系統1110所存取之檔案系統資料變更為第二檔案系統資料。特別是，由於第二檔案系統資料所記錄的資訊為對應分割區900未儲存任何資料之狀態下的配置資訊，因此，分割區900會被視為已格式化且未儲存使用者資料之分割區。
圖6是根據一範例實施例所繪示之執行格式化指令的示意圖。
請參照圖6，假設再如圖5所示的配置下從執行於主機系統1000的格式化應用程式1120中接收到格式化指令時，記憶體控制器104(例如，記憶體管理電路)會將邏輯區塊位址LBA(0)重新映射至隱藏區450的實體區塊304(D+1)並且將邏輯區塊位址LBA(1)重新映射至原屬於隱藏區450的實體區塊304(D+2)並且傳送確認訊息以回應此格式化指令。例如，記憶體控制器104(例如，記憶體管理電路)是在邏輯區塊位址-實體區塊映射表中將邏輯區塊位址LBA(0)~LBA(1)所映射的實體區塊更改為實體區塊304(D+1)~304(D+2)。基此，當作業系統1110重新讀取記錄在第二檔案系統資料的資訊(即，原始主引導磁區902、檔案配置表區904與根目錄區906)時，其會識別分割區900為未儲存使用者資料之全新分割區。並且，之後，當使用者操作主機系統1000於分割區900上儲存資料時，作業系統1110會將資料儲存至檔案區908的邏輯區塊位址並且更新第二檔案系統資料520。
值得一提的是，在圖6所示的範例中，邏輯區塊位址LBA(0)~LBA(1)會映射至原本屬於隱藏區450的實體區塊304(D+1)~304(D+2)(即，實體區塊304(D+1)~304(D+2)已被關聯至資料區402，因此，實體區塊304(D+1)~304(D+2)會從隱藏區450中移除，並且原先映射邏輯區塊位址LBA(0)~LBA(1)的實體區塊304(0)~304(1)會被關聯至閒置區404。例如，記憶體控制器104(例如，記憶體管理電路)會對實體區塊304(0)~304(1)執行抹除運作。
特別是，在本發明另一範例實施例中，在將在隱藏區450中儲存第二檔案系統資料520的實體區塊關聯至資料區402之後，記憶體控制器104(例如，記憶體管理電路)會從閒置區404中選擇至少一個實體區塊(以下稱為第三實體區塊)作為隱藏區450的實體區塊，根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯產生第三檔案系統資料並且將第三檔案系統資料儲存至隱藏區。第三檔案系統資料所記錄的資訊為對應分割區900未儲存使用者資料之狀態下的配置資訊。
圖7是根據另一範例實施例所繪示之重新建立檔案系統資料的示意圖。
請參照圖7，記憶體控制器104(例如，記憶體管理電路)會從閒置區404中選擇實體區塊304(D+3)~304(D+4)並且將實體區塊304(D+3)~304(D+4)關聯至隱藏區450。此外，記憶體控制器104(例如，記憶體管理電路)會產生第三檔案系統資料530，並且將第三檔案系統資料530儲存至隱藏區450之實體區塊304(D+3)~304(D+4)中。例如，記憶體控制器104(例如，記憶體管理電路)可以根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯產生第三檔案系統資料530，或者在第二檔案系統資料520未被更新之前，藉由複製第二檔案系統資料520來獲得第三檔案系統資料530。之後，當再次從執行於主機系統1000的格式化應用程式1120接收到格式化指令時，記憶體控制器104(例如，記憶體管理電路)會將邏輯區塊位址LBA(0)~LBA(1)重新映射至隱藏區450中儲存檔案系統資料的實體區塊，由此快速地回應格式化應用程式1120所下達的格式化指令。
值得一提的，記憶體控制器104(例如，記憶體管理電路)會在記憶體儲存裝置1000處於閒置狀態或者從格式化應用程式1120接到請求時，執行如圖7所示的運作。
基於上述，由於調整邏輯區塊位址LBA(0)~LBA(1)的映射所需的時間相當短，相較於實際地對邏輯區塊位址LBA(0)~LBA(1)執行格式化程序，本發明範例實施例的記憶體儲存裝置與記憶體控制器能夠有效地縮短回應格式化指令的時間。
值得一提的是，在本範例實施例中，當主機系統1000執行格式化指令時，記憶體控制器104會從閒置區404中提取空的實體區塊(即，上述第三實體區塊)來作為隱藏區450的實體區塊，以儲存新產生的檔案系統資料。然而，在本發明另一範例實施例中，記憶體控制器104亦可以固定的實體區塊(例如，上述第一實體區塊與第二實體區塊)來輪流地儲存新的檔案系統資料。例如，在記憶體儲存裝置100初始化時，實體區塊304(0)~304(1)會儲存第一檔案系統且映射至邏輯區塊位址LBA(0)~LBA(1)，此外，實體區塊304(D+1)~304(D+2)會儲存第二檔案系統資料。之後，當主機系統1000執行格式化指令時，邏輯區塊位址LBA(0)~LBA(1)會被重新映射至實體區塊304(D+1)~304(D+2)，並且實體區塊304(0)~304(1)會抹除以儲存第三檔案系統資料。
圖8是根據一範例實施例所繪示的記憶體控制器的概要方塊圖。必須瞭解的，圖8所繪示的記憶體控制器僅為一個範例，本發明不限於此，請參照圖8，記憶體控制器104包括記憶體管理電路202、主機介面204、記憶體介面206、緩衝記憶體208、電源管理電路210與錯誤檢查與校正電路212。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100上電(power on)時，此些控制指令會被執行以控制記憶體控制器104的整體運作。例如，記憶體管理電路202會執行本範例實施例的格式化機制以回應來自於格式化應用程式1120所傳送之格式化指令。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中，記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體區塊；記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料儲存至可複寫式非揮發性記憶體模組106中；記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除單元用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理單元用以處理欲儲存至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204為符合USB標準的介面。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是符合MS標準、MMC標準、CF標準、PATA標準、IEEE 1394標準、PCI Express標準、SATA標準、SD標準、IDE標準或其他標準的介面。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲儲存至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
緩衝記憶體208是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路210是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼儲存至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖9A與圖9B是根據一範例實施例所繪示之格式化方法的流程圖。必須瞭解的是，圖9A與圖9B所繪示之步驟僅為一範例，本發明不限於此。
圖9A是繪示初始地建立檔案系統資料的運作步驟。請參照圖9A，在步驟S901中，可複寫式非揮發性記憶體模組106的實體區塊304(0)~304(R)邏輯地至少被分組為資料區與閒置區，並且多個邏輯區塊位址會被配置以映射資料區的實體區塊。邏輯地分組實體區塊以及配置邏輯區塊位址以映射資料區之實體區塊的方法已配合圖2與圖3詳細描述如上，在此不重複描述。
在步驟S903中，第一檔案系統資料510會根據所配置之邏輯區塊位址的大小來產生，並且被儲存至資料區的實體區塊之中的至少一實體區塊(以下稱為第一實體區塊)中，其中第一實體區塊是映射該些邏輯區塊位址之中的特定邏輯區塊位址(以下稱為第一邏輯區塊位址)。例如，在一範例實施例中，所配置的邏輯區塊位址會排列成一個分割區並且第一邏輯區塊位址為從此分割區的一起始位址開始連續排列的至少一個邏輯區塊位址。
之後，在步驟S905中，至少一實體區塊(以下稱為第二實體區塊)會從閒置區的實體區塊中被選擇作為隱藏區450。並且，在步驟S907中，第二檔案系統資料520會被產生並且儲存至隱藏區的實體區塊(即，第二實體區塊)。如上所述，第二檔案系統資料520可根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯來產生，或者藉由複製第一檔案系統資料510來獲得。
圖9B是繪示接收到格式化指令時的運作步驟。例如，當記憶體儲存裝置100關機時，圖9B的流程會被終止。
請參照圖9B，在步驟S909中，是否從主機系統1000中接收到格式化指令會被判斷。例如，在本範例實施例中，格式化指令是由執行於主機系統1000的格式化應用程式1120透過製造商指令來傳送。
倘若未從主機系統1000中接收到格式化指令時，步驟S909會被執行。
倘若從主機系統1000中接收到格式化指令時，在步驟S911中，第一邏輯區塊位址會被重新映射至第二實體區塊。
並且，在步驟S913中，確認訊息會被傳送給主機系統1000以回應格式化指令。
之後，在步驟S915中，第二實體區塊會從隱藏區450中被移除並且第一實體區塊會被關聯至閒置區404。
然後，在步驟S917中，至少一實體區塊(以下稱為第三實體區塊)會從閒置區404中被選擇，第三檔案系統資料530會被產生並且儲存至隱藏區450的實體區塊(即，第三實體區塊)。之後，步驟S909會被執行。如上所述，第三檔案系統資料530可根據邏輯區塊位址LBA(0)~LBA(H)的大小以檔案系統的邏輯來產生，或者藉由複製未被更改之第二檔案系統資料520來獲得。
綜上所述，本發明範例實施例的記憶體儲存裝置、記憶體控制器及其記憶體格式化方法能夠快速地執行格式化指令，有效地縮短回應主機系統所需的時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．記憶體儲存裝置
102．．．連接器
104．．．記憶體控制器
106．．．可複寫式非揮發性記憶體模組
1000．．．主機系統
1102．．．微處理器
1104．．．儲存裝置
1106．．．隨機存取記憶體
1108．．．輸入/輸出裝置
1110．．．作業系統
1120．．．格式化應用程式
1100．．．電腦
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
202．．．記憶體管理電路
204．．．主機介面
206．．．記憶體介面
208．．．緩衝記憶體
210．．．電源管理電路
212．．．錯誤檢查與校正電路
304(0)~304(R)．．．實體區塊
402．．．資料區
404．．．備用區
406．．．系統區
408．．．取代區
LBA(0)~LBA(H)．．．邏輯區塊位址
900．．．分割區
902．．．主引導磁區
904．．．檔案配置區
906．．．根目錄區
908．．．檔案區
510．．．第一檔案系統資料
520．．．第二檔案系統資料
530．．．第三檔案系統資料
S901、S903、S905、S907、S909、S911、S913、S915、S917．．．記憶體格式化的步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
圖1B是根據本發明第一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2與圖3是根據一範例實施例所繪示之管理實體區塊的示意圖。
圖4為根據一範例實施例所繪示之以檔案系統格式化之邏輯區塊位址的範例。
圖5是根據一範例實施例所繪示之建立檔案系統資料的示意圖。
圖6是根據一範例實施例所繪示之執行格式化指令的示意圖。
圖7是根據另一範例實施例所繪示之重新建立檔案系統資料的示意圖。
圖8是根據一範例實施例所繪示的記憶體控制器的概要方塊圖。必須瞭解的，圖8所繪示的記憶體控制器僅為一個範例，本發明不限於此，
圖9A與圖9B是根據一範例實施例所繪示之格式化方法的流程圖。
S901、S903、S905、S907．．．記憶體格式化的步驟

Claims (21)

  1. 一種記憶體格式化方法，用於一記憶體儲存裝置，該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體區塊，該記憶體格式化方法包括：配置多個邏輯區塊位址以映射該些實體區塊的一部份；根據該些邏輯區塊位址的大小產生一第一檔案系統資料與一第二檔案系統資料；將該第一檔案系統資料儲存至該些實體區塊之中的至少一第一實體區塊中，其中該至少一第一實體區塊映射該些邏輯區塊位址之中的至少一第一邏輯區塊位址；從該些實體區塊中選擇至少一第二實體區塊；將該第二檔案系統資料儲存至該至少一第二實體區塊；判斷是否從一主機系統中接收到一格式化指令；以及當從該主機系統中接收到該格式化指令時，將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊。
  2. 如申請專利範圍第1項所述之記憶體格式化方法，更包括：將該些實體區塊邏輯地至少分組為一資料區與一閒置區，其中將該第一檔案系統資料儲存至該些實體區塊之中的該至少一第一實體區塊中的步驟包括：從該資料區的實體區塊中選擇至少一實體區塊作為該至少一第一實體區塊並且將該第一檔案系統資料儲存至該至少一第一實體區塊，其中從該些實體區塊中選擇至少一第二實體區塊的步驟包括：從該閒置區的實體區塊中選擇至少一實體區塊作為該至少一第二實體區塊並將該至少一第二實體區塊作為一隱藏區。
  3. 如申請專利範圍第2項所述之記憶體格式化方法，更包括：在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，將該至少一第二實體區塊從該隱藏區中移除並關聯至該資料區以及將該至少一第一實體區塊關聯至該閒置區。
  4. 如申請專利範圍第1項所述之記憶體格式化方法，更包括：在該主機系統中執行一格式化應用程式；以及由該格式化應用程式透過一製造商指令傳送該格式化指令給該記憶體儲存裝置。
  5. 如申請專利範圍第1項所述之記憶體格式化方法，其中該些邏輯區塊位址是屬於一分割區，並且該至少一第一邏輯區塊位址為從該分割區的一起始位址開始連續排列的至少一個邏輯區塊位址。
  6. 如申請專利範圍第3項所述之記憶體格式化方法，更包括：在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，根據該些邏輯區塊位址的大小產生一第三檔案系統資料，從該閒置區的實體區塊中選擇至少一第三實體區塊，將該至少一第三實體區塊關聯至該隱藏區並且將該第三檔案系統資料儲存至該至少一第三實體區塊中。
  7. 如申請專利範圍第1項所述之記憶體格式化方法，更包括：在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，根據該些邏輯區塊位址的大小產生一第三檔案系統資料，抹除該至少一第一實體區塊並且將該第三檔案系統資料儲存至該至少一第一實體區塊中。
  8. 一種記憶體控制器，用於控制一記憶體儲存裝置的一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路配置多個邏輯區塊位址以映射該些實體區塊的一部分，其中該記憶體管理電路根據該些邏輯區塊位址的大小產生一第一檔案系統資料與一第二檔案系統資料並且將該第一檔案系統資料儲存至該些實體區塊之中的至少一第一實體區塊中，其中該至少一第一實體區塊映射該些邏輯區塊位址之中的至少一第一邏輯區塊位址，其中該記憶體管理電路從該些實體區塊中選擇至少一第二實體區塊，且將該第二檔案系統資料儲存至該至少一第二實體區塊，其中該記憶體管理電路判斷是否從該主機系統中接收到一格式化指令，並且當從該主機系統中接收到該格式化指令時，該記憶體管理電路將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊。
  9. 如申請專利範圍第8項所述之記憶體控制器，其中該記憶體管理電路將該些實體區塊邏輯地至少分組為一資料區與一閒置區，從該資料區的實體區塊中選擇至少一實體區塊作為該至少一第一實體區塊，並且從該閒置區的實體區塊中選擇至少一實體區塊作為該至少一第二實體區塊並將該至少一第二實體區塊作為一隱藏區。
  10. 如申請專利範圍第9項所述之記憶體控制器，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體管理電路將該至少一第二實體區塊從該隱藏區中移除並關聯至該資料區以及將該至少一第一實體區塊關聯至該閒置區。
  11. 如申請專利範圍第8項所述之記憶體控制器，其中該格式化指令是由在該主機系統中執行的一格式化應用程式透過一製造商指令傳送給該記憶體儲存裝置。
  12. 如申請專利範圍第8項所述之記憶體控制器，其中該些邏輯區塊位址是屬於一分割區，並且該至少一第一邏輯區塊位址為從該分割區的一起始位址開始連續排列的至少一個邏輯區塊位址。
  13. 如申請專利範圍第10項所述之記憶體控制器，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體管理電路根據該些邏輯區塊位址的大小產生一第三檔案系統資料，從該閒置區的實體區塊中選擇至少一第三實體區塊，將該至少一第三實體區塊關聯至該隱藏區並且將該第三檔案系統資料儲存至該至少一第三實體區塊中。
  14. 如申請專利範圍第8項所述之記憶體控制器，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體管理電路根據該些邏輯區塊位址的大小產生一第三檔案系統資料，抹除該至少一第一實體區塊並且將該第三檔案系統資料儲存至該至少一第一實體區塊中。
  15. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體區塊；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器配置多個邏輯區塊位址以映射該些實體區塊的一部分，其中該記憶體控制器根據該些邏輯區塊位址的大小產生一第一檔案系統資料與一第二檔案系統資料並且將該第一檔案系統資料儲存至該些實體區塊之中的至少一第一實體區塊中，其中該至少一第一實體區塊映射該些邏輯區塊位址之中的至少一第一邏輯區塊位址，其中該記憶體控制器從該些實體區塊中選擇至少一第二實體區塊，且將該第二檔案系統資料儲存至該至少一第二實體區塊，其中該記憶體控制器判斷是否從該主機系統中接收到一格式化指令，並且當從該主機系統中接收到該格式化指令時，該記憶體控制器將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊。
  16. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該記憶體控制器將該些實體區塊邏輯地至少分組為一資料區與一閒置區，從該資料區的實體區塊中選擇至少一實體區塊作為該至少一第一實體區塊，並且從該閒置區的實體區塊中選擇至少一實體區塊作為該至少一第二實體區塊並將該至少一第二實體區塊作為一隱藏區。
  17. 如申請專利範圍第16項所述之記憶體儲存裝置，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體控制器將該至少一第二實體區塊從該隱藏區中移除並關聯至該資料區以及將該至少一第一實體區塊關聯至該閒置區。
  18. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該格式化指令是由在該主機系統中執行的一格式化應用程式透過一製造商指令所傳送。
  19. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該些邏輯區塊位址是屬於一分割區，並且該至少一第一邏輯區塊位址為從該分割區的一起始位址開始連續排列的至少一個邏輯區塊位址。
  20. 如申請專利範圍第17項所述之記憶體儲存裝置，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體控制器根據該些邏輯區塊位址的大小產生一第三檔案系統資料，從該閒置區的實體區塊中選擇至少一第三實體區塊，將該至少一第三實體區塊關聯至該隱藏區並且將該第三檔案系統資料儲存至該至少一第三實體區塊中。
  21. 如申請專利範圍第15項所述之記憶體儲存裝置，其中在將該至少一第一邏輯區塊位址重新映射至該至少一第二實體區塊之後，該記憶體控制器根據該些邏輯區塊位址的大小產生一第三檔案系統資料，抹除該至少一第一實體區塊並且將該第三檔案系統資料儲存至該至少一第一實體區塊中。
TW101114784A 2012-04-25 2012-04-25 Memory formatting method, memory controller and memory storage apparatus TWI563383B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101114784A TWI563383B (en) 2012-04-25 2012-04-25 Memory formatting method, memory controller and memory storage apparatus
US13/545,987 US9389998B2 (en) 2012-04-25 2012-07-11 Memory formatting method, memory controller, and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101114784A TWI563383B (en) 2012-04-25 2012-04-25 Memory formatting method, memory controller and memory storage apparatus

Publications (2)

Publication Number Publication Date
TW201344434A true TW201344434A (zh) 2013-11-01
TWI563383B TWI563383B (en) 2016-12-21

Family

ID=49478388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114784A TWI563383B (en) 2012-04-25 2012-04-25 Memory formatting method, memory controller and memory storage apparatus

Country Status (2)

Country Link
US (1) US9389998B2 (zh)
TW (1) TWI563383B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9575853B2 (en) * 2014-12-12 2017-02-21 Intel Corporation Accelerated data recovery in a storage system
TWI536166B (zh) * 2015-01-27 2016-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置
KR102468992B1 (ko) * 2015-11-06 2022-11-22 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
TWI601059B (zh) * 2015-11-19 2017-10-01 慧榮科技股份有限公司 資料儲存裝置與資料儲存方法
TWI669610B (zh) * 2018-06-13 2019-08-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
KR20200069889A (ko) * 2018-12-07 2020-06-17 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US12118210B2 (en) * 2020-11-25 2024-10-15 Micron Technology, Inc. Using bad blocks for system data in memory
CN115469801B (zh) * 2022-08-16 2023-06-06 上海江波龙数字技术有限公司 存储设备的格式化方法及相关设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238514B2 (ja) * 2002-04-15 2009-03-18 ソニー株式会社 データ記憶装置
US20100115004A1 (en) * 2008-10-21 2010-05-06 Moxa Inc. Backup system that stores boot data file of embedded system in different strorage sections and method thereof
US8266365B2 (en) * 2008-12-17 2012-09-11 Sandisk Il Ltd. Ruggedized memory device
US20100318720A1 (en) * 2009-06-16 2010-12-16 Saranyan Rajagopalan Multi-Bank Non-Volatile Memory System with Satellite File System
TWI408551B (zh) * 2009-10-28 2013-09-11 Phison Electronics Corp 快閃記憶體儲存系統及其控制器與資料處理方法
US8291194B2 (en) * 2009-11-16 2012-10-16 Mediatek Inc. Methods of utilizing address mapping table to manage data access of storage medium without physically accessing storage medium and related storage controllers thereof
TWI435219B (zh) * 2010-07-29 2014-04-21 Phison Electronics Corp 資料保護方法、記憶體控制器及可攜式記憶體儲存裝置

Also Published As

Publication number Publication date
TWI563383B (en) 2016-12-21
US9389998B2 (en) 2016-07-12
US20130290609A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
TWI425355B (zh) 資料存取方法、記憶體控制器與儲存系統
US9037782B2 (en) Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same
TWI467372B (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
TWI526830B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US9176865B2 (en) Data writing method, memory controller, and memory storage device
TWI454911B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI569139B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI479505B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
US9389998B2 (en) Memory formatting method, memory controller, and memory storage apparatus
TW201339835A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TW201305818A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TW201447576A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN103389941B (zh) 存储器格式化方法、存储器控制器及存储器存储装置
TWI451247B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI533309B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US9146861B2 (en) Memory address management method, memory controller and memory storage device
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US8589620B2 (en) Data writing method, memory controller, and memory storage apparatus
TWI571881B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
TW201337553A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI584292B (zh) 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元