[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201227836A - Semiconductor device, display device, method for manufacturing semiconductor device, and method for manufacturing display device - Google Patents

Semiconductor device, display device, method for manufacturing semiconductor device, and method for manufacturing display device Download PDF

Info

Publication number
TW201227836A
TW201227836A TW100136580A TW100136580A TW201227836A TW 201227836 A TW201227836 A TW 201227836A TW 100136580 A TW100136580 A TW 100136580A TW 100136580 A TW100136580 A TW 100136580A TW 201227836 A TW201227836 A TW 201227836A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
electrode
insulating layer
connection portion
Prior art date
Application number
TW100136580A
Other languages
English (en)
Other versions
TWI546865B (zh
Inventor
Yoshihito Hara
Yukinobu Nakata
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201227836A publication Critical patent/TW201227836A/zh
Application granted granted Critical
Publication of TWI546865B publication Critical patent/TWI546865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

201227836 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種包含薄膜電晶體之半導體裝置與顯示 裝置、及包含薄膜電晶體之半導體裝置與顯示裝置之製造 方法。 【先前技術】 主動矩陣型之液晶顯示裝置或有機EL(Electro Luminescence， 電致發光）顯示裝置係通常包含：針對每一像素而形成有 薄膜電晶體（Thin Film Transistor，以下，亦稱為「tft」) 作為開關元件之基板（以下，稱為「TFT基板」）、形成有 對向電極及彩色濾光片等之對向基板、及設置於TFT基板 與對向基板之間的液晶層等光調變層。 於TFT基板中开> 成有複數個源極配線、複數個閘極配 線、分別配置於該等之交又部的複數個TFT、用以對液晶 層等光調變層施加電壓的像素電極、辅助電容配線及輔助 電容電極等HTFT基板之端部中，設置有用以將源 極配線及閘極配線分別連接於驅動電路之輸入端子的端子 部。驅動電路既可形成於TFT基板上，亦可形成於另外之 基板（電路基板）上。 TFT基板之構成係例如專利文獻1所揭示。以下，一面 參照圖式，一面對專利文獻I所揭示之TFT基板之構成進行 說明。 圖15(a)係表示TFT基板之概略的模式平面圖，圖15(b)係 表示TFT基板中之1個像素的放大平面圖。又，圖16係圖15 J59280.doc 201227836 所示之半導體裝置中之TFT及端子部的剖面圖。 如圖15(a)所示，TFT基板包含複數個閘極配線2016、及 複數個源極配線201 7。由該等配線2016、2017包圍之各個 區域2021成為「像素」。於TFT基板中除形成有像素之區域 (顯示區域）以外之區域2040中，配置有用以將複數個閘極 配線20 16及源極配線201 7分別連接於驅動電路的複數個連 接部2041。各連接部2041係構成用以與外部配線連接的端 子部。 如圖15(b)及圖16所示，以覆蓋成為像素之各區域2 〇21 之方式設置有像素電極2020。又，於各區域2021中形成有 TFT。TFT包含閘極電極G ;覆蓋閘極電極g之閘極絕緣膜 2025、2026 ;配置於閘極絕緣膜2026上之半導體層2019 ; 以及分別連接於半導體層2〇19之兩端部的源極電極δ及汲 極電極D。TFT由保護膜2028覆蓋《於保護膜2028與像素 電極2020之間’形成有層間絕緣膜2029。TFT之源極電極 S連接於源極配線2017 ’間極電極g連接.於閘極配線2〇 16。 又’汲極電極D係於接觸孔2030内連接於像素電極2〇2〇。 又’與閘極配線2016平行地形成有輔助電容配線2〇18。 輔助電容配線2018連接於輔助電容。此處，辅助電容包含 由與沒極電極相同之導電膜形成之辅助電容電極2〇丨8b、 由與閘極配線相同之導電膜形成之輔助電容電極2〇18a、 及位於該等間之閘極絕緣膜2026。 於自各閘極配線2016或源極配線2〇 17延伸之連接部2041 上，不形成閘極絕緣膜2025、2026及保護膜2028，而以與 159280.doc -6 - 201227836 連接部麗之上表面接觸之方式形成有連接配線·。藉 此，確保連接部2041與連接配線2〇44之電性連接。 再者，如圖i6所示’液晶顯示裂置中，谓基板係以隔 著液晶層2015而與形成有對向電極或彩色濾光片之基板 2014對向之方式配置。 於製造此種TFT基板時’較佳為利用共用之製程形成成 為像素之區域2021(亦稱為「像素部」）、及端子部，抑制 遮罩數或步驟數之增大。 若欲製造上述TFT基板，則必需對開極絕緣膜2〇25、 2026及保護膜2028中位於端子配置區域2_的部分、及閉 極絕緣膜2025及保護膜2028中位於形成輔助電容之區域的 部分進行㈣。於專敎獻，揭示有使㈣機絕緣膜 形成層間絕緣膜2029,並將其作為遮精該等絕緣膜 2025、2026、及保護膜2028進行蝕刻。 於專利文獻2中’記載有具有通道保護型之tft的Μ基 板之像素部之構成。但是，專利文獻2之啊係使时膜而 形成。 圖17係表示專利文獻2所記載之T F T基板之—部分的剖 面圓。於TFT基板之各像素中，設置有薄膜電晶體】⑷及 輔助電容1142 »於薄膜電晶體1141中，形成有閘極配線 ⑽，·閘極絕緣膜11〇4 ;具有通道形成區域之半導體層 1113;通道保護膜1108，·源極區域1118;汲極區域ιιΐ7 ; 沒極電極1121及源㈣線1122。薄膜電晶體叫係由保護 膜1127覆蓋，於保護膜1127上設置有像素電極⑴卜像素 159280.doc 201227836 電極1131係於形成於保護膜1127之接觸孔内與汲極電極 1121連接。輔助電容1142係構成為：將由與閘極配線11〇2 相同之導電膜形成之電容配線1151、及像素電極1131作為 電極’將夾持於電極間之閘極絕緣膜1丨〇4及保護膜！丨27作 為介電質。 又’於專利文獻3中，k出有於包含通道保護型之τρτ 的TFT基板之製造方法中，藉由利用半色調遮罩，而減少 所使用之遮罩之數量。然而’專利文獻3之方法有製造製 程複雜且量產性較低之虞。又，因於閘極電極與源極、汲 極電極之間僅形成有1層絕緣膜’故有於該等電極間產生 短路之可能性。 先前技術文獻 專利文獻 專利文獻1 :日本專利特開2008-170664號公報 專利文獻2 :曰本專利特開2009-15 7354號公報 專利文獻3 :日本專利特開2007-258675號公報 【發明内容】 發明所欲解決之問題 近年來，提出有使用氧化辞等氧化物半導體獏代替矽半 導體膜而形成TFT之活化層》將此種TFT稱為「氧化物半 導體TFT」。因氧化物半導體具有較非晶矽高之移動率，故 可使氧化物半導體TFT以高於非晶矽TFT之速率動作。 又，氧化物半導體膜因以較多晶矽膜簡便之製程形成，故 亦可應用於必需大面積之裝置。 159280.doc 201227836 之事造製^底構造之氧化物半導體啊係有於- 電子、電阻降低之虞…於源極、沒極電極之敍 /層間絕緣臈之形成步财，存在位料下方之氧 化物半導體膜易受到損害之問題。 、 开考慮以覆蓋半導體層令形成有通道之區域（通道 形成區域）之方式設置通道保護膜之構造（通 抓之製造製程中，若於半導體層上形成通道保護膜後形 成源極、沒極電極’則於進行用以形成源極、沒極電極之 ㈣時’通道㈣膜作為_終止層而發揮作用。因此， 認為可降低通道形成區域因㈣而受到之損害。 然而、，於追加此種通道保護敎情料，若採用先前之 積層方法’則必需有對通道保護膜使用遮罩之圖案化步 驟’故而預測有製造步驟增加、半導體裝置之製造效率下 降之情況。 又’液晶顯示裝置或有機EL顯示裝置之tft基板係通常 具有顯示區域及其周邊區域(亦稱為「邊框區域」），於顯 示區域中複數個像素配置成矩陣狀，於周邊區域中配置有 分別驅動掃描信號及顯示信號的驅動電路。於c〇G(chip on Glass’玻璃覆晶）方式之顯示裝置中，該等驅動電路係 於TFT基板之周邊區域作為LSI(Large Scak Integrati〇n， 大型積體電路）等電性元件而搭載。於顯示區域與周邊區 域之邊界附近，a又置將顯示區域之掃描線、信號線等連接 於周邊區域之連接配線的連接部。除此以外，於周邊區域 159280.doc 201227836 之外緣附近’通常形成用以安裝FPC(Flexible Print Circuit，可撓性印刷基板）等元件的端子部。連接部及端 子部係與TFT基板構成一體，且於TFT基板之製造時同時 地形成。 於連接u卩及端子部中，構成將上層配線連接於下層配 線、或將下層配線連接於上層配線等不同之導體配線間之 直接的電性連接。因連接部及端子部之層構成與TFT之層 構成不同，故為將該等部位同時且高效率地形成於同一基 板上，而必需設法對各部位之構成及製造方法進行研究。 尤其’於高性能地使用氧化物半導體TFT之情形時，如 上所述，期待將通道保護層多餘地積層。故而，於將氧化 物半導體TFT應用於COG方式之顯示裝置之情形時，為確 保氧化物半導體之性能並且提高顯示裝置之TFT基板之製 造效率，而必需更加設法研究。 本發明係鑒於上述而完成者，其目的在於高性能且高製 造效率地製造包含氧化物半導體TFT及連接部的半導體裝 置，或包含氧化物半導體TFT、連接部、及端子部的半導 體裝置。又，本發明之目的在於高性能且高製造效率地製 造包含該種半導體裝置作為TFT基板之顯示裝置。 解決問題之技術手段 本發明之半導體裝置之製造方法係包含薄膜電晶體、及 用以將上述薄膜電晶體與外部連接配線電性連接之第i連 接部的半導體裝置之製造方法，且包含如下步驟： (A)於基板上積層第1金屬； 159280.doc -10- 201227836 (B) 將經積層之上述第丨金屬圖案化，形成上述薄膜電 曰曰體之閘極電極、及上述第丄連接部之下部金屬層； (C) 於上述閘極電極及上$下部金屬層上形成第丄絕 層； ' (D) 於上述第1絕緣層上積層氧化物半導體； (E) 將經積層之上述氧化物半導體圖案化，形成上述薄 膜電晶體之氧化物半導體層，並且自上述下部金屬層之上 部去除上述氧化物半導體； (F) 於上述氧化物半導體層及上述第丨絕緣層上積層保 護層； S μ (G) 於上述保護層上形成遮罩圖案； (H) 介隔上述遮罩圖案’將上述氧化物半導體層作為蝕 刻終止層對上述保護層及上述第丨絕緣層進行蝕刻，於上 述氧化物半導體層之一部分上形成保護層，並且自上述下 部金屬層之上部去除上述保護層及上述第丨絕緣層； (I) 於上述保護層及上述下部金屬層上積層第2金屬；及 (J) 將上述第2金屬圖案化，形成上述薄膜電晶體之源 極電極及汲極電極，並且形成上述第！連接部之上部金屬 層。 於某實施形態中，於上述步驟（j)中，於上述第ι連接 部，殘留有於上述第丨絕緣層上積層有上述保護層與上述 上部金屬層之區域。 於某實施形態中’上述半導體裝置更包含藉由連接配線 而電性連接於上述第丨連接部的第2連接部；於上述步 159280.doc 201227836 (B)中，將上述第i金屬圖案化，形成上述第2連接部之下 邛金屬層，於上述步驟（c)中，於上述第2連接部之上述下 P金屬層上形成上述第1絕緣層；於上述步驟（E)中，將上 述氧化物半導體圖案化，於上述第2連接部中之上述第丨絕 緣層上形成第1半導體層；於上述步驟（F)中，於上述第^ 半導體層上積層上述保護層；於上述步驟（H)中，介隔上 述遮罩圖案，將上述第1半導體層作為蝕刻終止層對上述 保護層進行蝕刻，從而自上述第1半導體層之一部分上去 除上述保濩層；於上述步驟⑺中，將上述第2金屬圖案 化，從而去除上述第2連接部内之上述第2金屬，並且去除 上述第1半導體層之一部分。 於某實施形態中，於上述步驟（J)中’於第2連接部内之 上述第1絕緣層之一部分上殘留有上述第丨半導體層之一部 分。 於某實施形態中，上述製造方法更包含於上述第2連接 部内之上述下部金屬層上、及殘留之上述第i半導體層之 上述一部分上形成上部導電層之步驟。 於某實施形態中，上述半導體裝置更包含用以介隔上述 第1連接部及上述第2連接部而將上述薄膜電晶體與外部配 線電性連接的端子部；於上述步驟（B)中，將上述第丨金屬 圖案化，形成上述端子部之下部金屬層；於上述步驟（c) 中，於上述端子部之上述下部金屬層上形成上述第丨絕緣 層；於上述步驟（E)中，將上述氧化物半導體圖案化，於 上述端子部令之上述第丨絕緣層上形成第2半導體層；於上 159280.doc •12- 201227836 迷步驟(F)中，於上述第2半導體層上積層上述保護層；於 上述步驟(H)中’介隔上述遮罩圖案，將上述第2半導體層 作為姓刻終止層對上述保護層進行钱刻，從而於上述第^ 半導體層之一部分上形成保護層；於上述步驟⑺中，將上 述第2金屬圖案化’去除上述端子部内之上述第2金屬，並 且去除上述第2半導體層之一部分。 於某實施形態中’於上述步驟⑺中，於上述端子部之上 述第1絕緣層上殘留有上述第2半導體層之—部分。 於某實施形態中，上述製造方法更包含於上述端子部之 上述下部金屬層上、及殘留之上述第2半導體層之上述一 上形成上部導電層之步驟。 於某實施形態中，於上述步驟⑻中，藉由電毁姓刻處 理而將上述氧化物半導體之表面導體化。 本發明之顯示裝置之製造方法係包含上述半導體裝置之 製造方法者，且更包含如下步驟： (K)於上述源極電極、p、+、& % 上述沒極電極、及上述第！連接 部之上述上部金屬層上形成第2絕緣層；及 ⑹於上述第2絕緣層上積層導電臈，將上述導電膜圖 案化’形成像素電極。 於某實施形態中，上述顯示裝置更包含配置於像素内之 輔助電容；於上述步驟⑻中，將上述第!金屬圖案化，形 成上述輔助電容之第1電容電極，·於上述步驟(C)中，於上 述第1電容電極上形成' μ、+. _ 地第1、名緣層；於上述步驟（Ε) 中’將上述氧化物半導體圖案化，於上述輔助電容中之上 159280.doc 201227836 述第1絕緣層上形成第3半導體層；於上述步驟（J)中，將上 述第2金屬圖案化’以與上述第3半導體層接觸之方式形成 第2電容電極；於上述步驟（κ)中，選擇性地去除上述第2 電容電極上之上述第2絕緣層，形成接觸孔；於上述步驟 (L)中，上述導電膜以於上述接觸孔内與上述第2電容電極 接觸之方式積層，上述第2電容電極電性連接於上述像素 電極。 本發明之半導體裝置係包含薄膜電晶體、及用以將上述 薄膜電晶體與外部配線電性連接的第丨連接部者，上述薄 膜電晶體包含：閘極電極；形成於上述閘極電極上之第1 絕緣層；形成於上述第i絕緣層上之氧化物半導體層；與 上述氧化物半導體層接觸地設置之保護層；於上述保護層 上，各自之一部分以與上述氧化物半導體層接觸之方式形 成之源極電極及汲極電極；及形成於上述源極電極及上述 汲極電極上之第2絕緣層；上述第丨連接部包含：含有與上 述閘極電極相同之材料的下部金屬層；與上述下部金屬層 接觸地形成’ 2包含與上述源極電極及祕電極相同之材 料的上部金屬| ;及形成於上述上部金屬層上，且包含與 上述第2絕緣層相同之材料的絕緣層；於上述第丨連接部 内，形成有積層有包含與上述上部金屬 體之上述保護層相同之構件之層、以及上述上部= 區域。 於某實施形態中，上述半導體裝置更包含藉由連接配餐 而電性連接於上述P連接部的第2連接部；上述第2連者 159280.doc
S 201227836 °p包合：含有與上述閘極電極相同之材料的下部金屬層； 及形成於上述第2連接部之上述下部金屬層上之上部導電 層’於上述第2連接部内，形成有上述第2連接部之上述下 金屬層與上述上部導電層接觸之區域；及於上述第2連 接部之上述下部金屬層與上述上部導電層之間，積層有包 含與上述第1絕緣層相同之材料的絕緣層及包含與上述氧 化物半導體層相同之材料的半導體層之區域。 於某實施形態中，上述半導體裝置包含用以介隔上述第 1連接部及上述第2連接部而將上述薄膜電晶體與外部配線 電性連接的端子部；上述端子部包含：含有與上述閘極電 極相同之材料的下部金屬層；及形成於上述端子部之上述 下部金屬；f上的上部導電層；於上述端子部N，形成有上 述端子部之上述下部金屬層與上述上部導電層接觸之區 域’及於上述端子部之上述下部金屬層與上述上部導電層 積層有包3與上述第！絕緣層相同之材料的絕緣層 及包3與上述氧化物半導體層相同之材料的半導體層之區 域0 於某實施形態中’藉由電漿蝕刻處理而將上述薄膜電晶 體之上述氧化物半導體層、上述第2連接部之上述半導體 層、及上述端子部之上述半導體層的各表面導體化。 本發月之顯不裝置係包含上述半導體裝置者，且包含配 置成矩陣狀之複數個像素、及於像素内形成 緣層上之像素電極，上述傻去述弟二邑 上这像素电極係與上述薄膜電晶體之 上述沒極電極電性連接， ^上述苐2連接部之上述上部導電 I59280.doc 15 201227836 層包含與上述像素電極相同之材料。 :某實施形態中’上述顯示裝置包含配置於像素内之輔 電容’上述辅助電容包含：含有與上述間極電 材料的第1電容電極；形成於上述第】電容電極上，且包人 2上边第1絕緣層相同之材料的絕緣層；形成於上述輔助 =之上述絕緣層1，且包含與上述氧化物半導體層相同 材枓的半導體層；及形成於上述辅助電容之上述半導體 層上’且包含與上述汲極電極相同之材料的第2電 極0 於某實施形態中’上述輔助電容之上述第2電容電極传 於形成於上述第2絕緣層之開口部内與上述像素電極電性 接觸。 於某實施形態中’上述顯示裝置係包括含有配置成矩陣 T的複數個像素之顯示部、及位於上述顯示部之外側的周 邊部，於上述周邊部中配置有控制上述顯示部之顯示的電 性疋件，介隔上述第】連接部及上述第2連接部，而將上述 溥膜電晶體與上述周邊部之電性元件電性連接。 於某實施形態令’上述端子部係為安裝可撓性印刷基板 而配置於上述周邊部之端子。 發明之效果 根據本發明，可高製造效率地提供一種包含氧化物半導 體TF 丁及連接部的高性能之半導體裝置、及包含氧化物半 導體TFT、連接部、及端子部的高性能之半導體裝置。 又，根據本發明，可高製造效率地提供一種包含該種半導 I59280.doc
S -10 - 201227836 體裝置作為TFT基板之高性能之顯示裝置。 【實施方式】 以下，一面參照圖式，一面對本發明之實施形態之半導 體裝置、顯不裝置、及半導體震置與顯示裝置之製造方法 進行說明。但疋’本發明之範圍並不限定於以下實施形 態。 (實施形態1) 圖1係模式性地表示實施形態1之半導體裝置之構成的剖 面圖。 本貫施形心之半導體裝置係形成有氧化物半導體的 TFT基板’且設為廣泛地包含各種顯示裝置或電子機器等 之TFT基板者。但是’於本實施形態之說明令，將半導體 裝置作為包含氧化物半導體τ F τ作為開關元件的液晶顯示 裝置之TFT基板進行說明。 本貫施形態之半導體裝置⑽（有時亦稱為「TFT基板 ）係包含··薄臈電晶體1〇、用以將薄膜電晶體1〇盥外 部配線電性連接的第1連接部30、第2連接部40、及端子部 50第1連接。P30、第2連接部4()、及端子部5〇之詳細情況 於下文進行敍述。進而，於將半導體裝置_用作顯示裝 置之TFT基板之情形時，包含產生輔助電容之辅助電容部 (稱為輔助電令20」）。將不含辅助電容2〇之形態亦設為 本發明之半導體裝置所包含者。 薄膜電晶體_包含：閘極電⑽；形成於間極電極 ^上之第1絕緣層64(有時亦稱為「閘極絕緣層64」、或僅 159280.doc 201227836 $ ^ M」）’形成於第1絕緣層64上之氧化物半導 體層66a，與氧化物半導體層—接觸地設置之保護層⑽； 於保護層68上，介隔保護層68之間隙，各自之一部分以與 氧化物半導體層—接觸之方式形成之源極電極72as及汲 極電極72ad ’·以及形成於源極電極心及汲極電極㈣上 之第2絕緣層74(有時亦僅稱為「絕緣層” 第2絕緣層74係包含以與源極電極72as及沒極電極72ad 接觸之方式成膜之保護膜74a、及成膜於保護膜％上之層 間絕緣膜74b。亦可將第2絕緣層74形成工層。於第2絕緣層 74上，形成有可作為顯示裝置之像素電極 層（稱為「像素電極電 輔助電容20包括：包含與閘極電極—相同之金屬材料 的第1電容電極（輔助電容電極）62b ;形成於第1電容電極 62b上，且包含與第2絕緣層64相同之材料的絕緣層;形 成於絕緣層64上，且包含與氧化物半導體層66a相同之材 料的半導體層66b;以及形成於半導體層66b上，且與源極 電極72as及汲極電極72ad為相同之材料的第2電容電極㈠甫 助電容對向電極）721^於第2電容電極721)上形成有絕緣層 74。於輔助電容20中之絕緣層74中形成有接觸孔（開口 部）19，於接觸孔19内積層有像素電極17(此處，包含自像 素電極17延伸之導電體層在内稱為像素電極17)，於接觸 孔19之内側第2電容電極72b電性連接於像素電極17。 第1連接部30包括：包含與閘極電極62a相同之材料的下 部金屬層62c ;於絕緣層64之間隙中與下部金屬層62c接觸 159280.doc
S 201227836 地形成’且包含與源極電極72as及汲極電極72ad相同之材 料的上部金屬層72c ;及形成於上部金屬層72c上，且包含 與第2絕緣層74相同之材料的絕緣層74 »於第1連接部30之 一部分中’存在積層有絕緣層64、保護層68及上部金屬層 7 2 c之區域。 第2連接部40包括：包含與閘極電極62a相同之材料的下 部金屬層62d ;及於絕緣層64之間隙中以與下部金屬層62d 接觸之方式形成之上部導電層17d。上部導電層nd係包含 與像素電極17相同之材料。於第2連接部40内，形成有下 部金屬層62d與上部導電層17d接觸之區域；以及於該區域 之外側之下部金屬層62d與上部導電層17d之間，積層有絕 緣層64及包含與氧化物半導體層66a相同之材料的半導體 層66d之區域。 端子部50包括：包含與閘極電極62a相同之材料的下部 金屬層62e ;及於絕緣層64之間隙中以與下部金屬層62e接 觸之方式形成之上部導電層17e ^上部導電層17e係包含與 像素電極17相同之材料。於端子部50内，形成有下部金屬 層62e與上部導電層i 7e接觸之區域；以及於該區域之外側 之下部金屬層62e與上部導電層17e之間，積層有絕緣層㈠ 及包含與氧化物半導體層66a相同之材料的半導體層66e之 區域。 亦可藉由在製造步驟中之電漿蝕刻時或追加電漿處理而 將未由薄膜電晶體1〇之氧化物半導體層66a、半導體層 66b、66d、及66e之保護層⑼覆蓋之部分的表面導體化。 159280.doc -19· 201227836 (實施形態2) 圖2係模式性地表示本發明之實施形態2之液晶顯示裝置 1000之構成的立體圖。 如圖2所示’液晶顯示裝置1000包含：隔著液晶層而相 互對向之TFT基板1〇〇(對應於實施形態1之半導體裝置1〇〇) 及對向基板200 ;配置於TFT基板100及對向基板200之各自 之外側的偏光板210及220 ;以及將顯示用之光朝向TFT基 板1〇〇出射之背光單元230。於TFT基板1〇〇中，配置有驅動 複數個掃描線（閘極匯流排線）的掃描線驅動電路丨丨〇、及驅 動複數個彳s號線（資料匯流排線）的信號線驅動電路12 〇。掃 描線驅動電路80及信號線驅動電路82係連接於配置於TFT 基板1〇〇之外部的控制電路130 ^按照控制電路13〇之控 制，將切換TFT之開-關的掃描信號自掃描線驅動電路工丄〇 供給至複數個掃描線，將顯示信號（向像素電極17之施加 電壓）自信號線驅動電路12〇供給至複數個信號線。 對向基板200係包含彩色濾光片及共用電極。於3原色顯 示之情形時，彩色濾光片係包含各自與像素對應地配置之 R(紅）濾光片、G(綠）濾光片、及B(藍）濾光片。共用電極係 以隔著液晶層並覆蓋複數個像素電極17之方式形成。根據 共用電極與各像素電極17之間所提供之電位^，將兩電極 間之液晶分子針對每—像素而配向，從而完成顯示。 圖3係模式性地表示TFT基板1〇〇之構成的平面圖圖4 係模式‘! 生地表示TFT基板⑽之顯示區域DA之構成的平面 圖’圖5健式性地表*TFT基板之配線構μ平面圖。 159280.doc
S -20- 201227836 如圖3所示，具有顯示部DA與位於顯示部之外側的周邊 部FA。於周邊部FA中，掃描線驅動電路丨丨〇、信號線驅動 電路120、及電壓供給電路等之電性元件25以〇〇(}方式配 置。又，於周邊部FA之外端部附近配置有用以安裝等 外部元件的端子部5 0。 於顯不部DA中，如圖4所示，複數個像素5配置成矩陣 狀，複數個掃描線14與複數個信號線12以相互正交之方式 配置。於複數個掃描線14與複數個信號線12之交點各自之 附近，針對每一像素5而形成有作為主動元件之薄膜電晶 體（TFT)10。於各像素5中，配置有電性連接於TFT 1〇之汲 極電極且例如包含ITO(Indium Tin 〇xide,氧化銦錫）的像 素電極17。又，於相鄰之2個掃描線14之間，輔助電容線 (亦稱為蓄積電容線、Cs線）15與掃描線14平行地延伸。 TFT 10之閘極電極62a及辅助電容2〇之第i電容電極62b係 分別作為掃描線14及輔助電容線15之一部分而形成。 如圖5所示’於顯示區域DA與周邊區域fa之邊界配置有 複數個連接配線35。信號線12、及連接於輔助電容線15之 輔助電容連接線1 6係介隔分別對應地配置之連接部3 〇而電 性連接於連接配線35。藉由連接部30，而將作為上層配線 之信號線12及辅助電容連接線16連接於作為下層配線之連 接配線35 ^再者，辅助電容連接線16係經由形成於絕緣層 64之接觸孔而連接於作為下層配線的輔助電容線15。又， TFT 10之汲極電極係與作為輔助電容2〇之上部電極的第2 電容電極連接，第2電容電極係經由形成於像素電極與第2 159280.doc -21 - 201227836 電容電極間之絕緣層之接觸孔而連接於像素電極17。 於各連接配線35之周邊區域FA側配置有連接部40。於連 接部40中’連接配線35係連接於周邊區域FA之上層配線， 上層配線係連接於電性元件25。又，於作為下層配線的掃 描線14亦藉由連接部40而連接於周邊區域之上層配線後， 連接於電性元件25。電性元件25與端子部50係藉由複數個 配線而連接。 其次’使用圖6〜8對TFT基板1〇〇之製造方法進行說明。 圖6(a)〜⑷、圖7(f)〜⑴、及圖8(j)〜⑴係表示TFT基板1〇〇 之製造步驟（A)〜(L)的模式剖面圖。於圖6〜圖8中，薄膜電 晶體（TFT)10、輔助電容20、第i連接部30、第2連接部 40、及端子部50之剖面係分別對應於圖5中之a_a剖面、B-B剖面、C-C剖面、D-D剖面、及E_E剖面。 步驟（A): 首先，如圖6(a)所示’於基板60上藉由濺鍍法等而積層 第1金屬62。第1金屬62可為例如包含Ti(鈦）/Αι(鋁）/Ti(鈦） 之3層的金屬層。 步驟（B): 其次’如圖6(b)所示，藉由將積層之第1金屬62圖案 化，而形成薄膜電晶體1〇之閘極電極62a、輔助電容2〇之 第1電容電極62b、第1連接部30、第2連接部4〇、及端子部 50之下部金屬層62c、62d、及62e。於圖案化時，於藉由 公知之光微影法，而形成抗姓劑遮罩（第丨遮罩）後，進行去 除未由抗银劑遮罩覆蓋之部分的第1金屬62，於圖案化 •22· 159280.doc
S 201227836 後，去除抗姓劑遮罩。 步驟（c): 其次’如圖6(c)所示，於基板6〇上，以覆蓋閘極電極 62a、第1容量電極62b、及下部金屬層62c、62d、及62e之 方式積層第1絕緣層64。第1絕緣層64係例如厚度約400 nm 之 Si〇2膜，且利用 CVD(Chemical Vapor Deposition，化學 氣相沈積）法成膜。第1絕緣層64亦可為例如包含Si02膜之 單層膜，亦可為具有將SiNx膜設為下層、將Si02膜設為上 層之積層構造。於包含Si〇2膜之單層之情形時，si〇2膜之 厚度較佳為300 nm以上5〇〇 nrn以下。於具有包含wnx膜 (下層）及Si〇2膜（上層）之積層構造之情形時，SiNx膜之厚 度較佳為2〇0 nm以上500 nm以下，Si〇2膜之厚度較佳為2〇 nm以上15 0 nm以下。 步驟（D): 其次，如圖6(d)所示，於第}絕緣層64上積層氧化物半 導體66。氧化物半導體66係利錢鑛法，將例如in-Ga_Zn· 〇系半導體（IGZO)膜積層為厚度3〇 nm以上扇nm以下而 形成。 步驟（E): 其次，如圖6(e)所示，將經積層之氧化物半導體^圖案 化，獲得薄膜電晶體10之氧化物半導體層-，輔助電容 2〇、第2連接部4〇、及端子部5〇之半導體層祕⑻半導體 層），6呵第！半導體層），以及⑽(第2半導體層卜此時， 於第1連接部30中，自下部金屬層心及絕緣層料上去除氧 159280.doc -23· 201227836 化物半導體。圖案化係藉由光微影法， =)覆蓋氧化物半導體66之特定區域，將未： 遮罩覆蓋之部分藉由濕式㈣錯而進行。其後，去除^ 钮劑遮罩。再者’於氧化物半導體66中，亦可使用其他: 類之氧化物半導體膜代替IGz〇。 步驟（F): 其次，如圖7(f)所示，以覆蓋氧化物半導體層恤、半導 ㈣⑽、66d、及66e之方式’於第緣層64上藉由 ⑽法將例.如Si〇2之保護⑽積層為厚度15()⑽左右。保 護層68較佳為包含Si〇y#氧化物。若使用氧化物則可於 氧化物半導體層66a中產生缺氧之情形時，藉由氧化物所 包含之氧而恢復缺氧，故可有效地降低氧化物半導體層 66a之氧化缺陷。 再者，此處雖然將保護層68積層為Si02之單層，但亦可 採用將Si〇2膜設為下層、將SiNx膜設為上層之積層構造來 代替其。保護層68之厚度（於具有積層構造之情形時各層 之總厚度）較佳為5 0 nm以上200 nm以下。若為50 nm以 上’則可於源極、汲極電極之圖案化步驟等中，更確實地 保護氧化物半導體層66a之表面。另一方面，若超過2〇〇 nm ’則因藉由源極電極或汲極電極而產生更大之階差，故 有引起斷線等之虞，故欠佳。 步驟（G): 其次’如圖7(g)所示’於保護層68上藉由光微影法而形 成遮罩圖案7〇(第3遮罩）。
159280.doc -24· S 201227836 步驟（Η): 其次，如圖7(h)所示，介隅、洛淀 u ^遮罩圖案70 ’而對保護層68 及第1絕緣層64進行蝕刻n 半導體層_、_、及66e用^ 半6 作麵刻終止層。藉由該蝕刻 物半導體層⑽、半導體層66b、66d、及66e上選 擇性地形成保護層68。此時， ^ t 亦可藉由電漿蝕刻處理，而 將氧化物半導體層66a、半導 導體化〆 干等體層66b、66d、及66e之表面 於該步驟中’以不敍刻氧化物半導體層-之方式，選 擇姓刻條件。因此’例如，使用CF4/〇2(流量：π _/25 SCem)作為#刻氣體，將基板之溫度設為60t，於 腔室内進行乾式姓刻。將腔室内之真空度設為i5 M，將 施：功率設為刪…’將钱刻時間設為7分鐘。 藉此於TFT 10中，去除保護層68中形成源極接觸及沒 極接觸之部分，從而形成使氧化物半導體層⑽露出之⑽ 開口。P。保護層68係覆蓋氧化物半導體層66a中成為通道 之區域’且作為通道保護膜而發揮作用。於辅助電容2〇 中，去除位於半導體層66b上之保護層68之大部分，從而 形成使半導體層66b露出之開口部。開口部之直徑為例如 20 Mm。於第〗連接部3〇中，自下部金屬層62c之上部去除 保護層68及第1絕緣層64，從而使下部金屬層露出。於 第2連接部40中，去除保護層68之一部分，從而使半導體 層66d部分地露出。於端子部5〇中，去除保護層68之一部 分，從而使半導體層66e部分地露出。 159280.doc •25- 201227836 於本步驟中，較佳為以將氧化物半導體層66a作為蝕刻 終止層進行蝕刻之方式，根據保護層68及第1絕緣層64之 材料等，選擇蝕刻條件。藉此，於第i連接部3〇中總括 地蝕刻第1絕緣層64及保護層68(GI/ES同時蝕刻），同時， 於TFT 10、輔助電容2〇、第2連接部4〇、及端子部5〇中， 僅蝕刻絕緣層68。此處所謂蝕刻條件，係於利用乾式蝕刻 之情形時，包含蝕刻氣體之種類、基板丨之溫度、及腔室 内之真空度等。又’於利用濕式蝕刻之情形時，包含蝕刻 液之種類或触刻時間等。 步驟⑴： 其次，如圖7(i)所示，以覆蓋保護層68、氧化物半導體 層66a、半導體層66b、66d、及66e、以及下部金屬層62之 方式於基板上積層作為導電材料之第2金屬72。此處係藉 由例如濺鍍法而積層MoN/Al/MoN之3層。 步驟（J): 其次，如圖8(j)所示，利用光微影法，使用遮罩圖案（第 4遮罩），進行第2金屬72之圖案化。藉此，以與氧化物半 導體層66a接觸之方式形成TFT 1〇之源極電極72“及汲極 電極ad。此時，於輔助電容20中，以與半導體層6补接觸 之方式形成第2電容電極72b，於第1連接部3〇中，以與下 部金屬層62c接觸之方式形成上部金屬層72c。於第i連接 部30内，殘留有於絕緣層64上積層有保護層68與上部金屬 層72c之區域。 又’去除第2連接部40内之所有第2金屬72，並且選擇性 159280.doc •26· 201227836 地去除未由保護層68覆蓋之部分的半導體層66d。即，於 第2連接部40中，僅於絕緣層64之一部分上殘留有半導體 層66d及保護層68。於端子部50中，將第2金屬72全部去 除，並且選擇性地去除未由保護層68覆蓋之部分的半導體 層66e ^即，於端子部5〇中，僅於絕緣層64之一部分上殘 留半導體層66e及保護層68。 以如此之方式，完成作為氧化物半導體打丁之订丁 1〇、 及作為輔助電容Cs之輔助f容2〇，氧化物半導體層 6“及半導體層66b、66d、及66e之表面存在因乾式钱刻損 害而成為導電體之可能性。於該情形時，輔助電容2〇係構 成為將第1電容電極62b設為辅助電容電極，將導體化之半 導體層66b及第2電容電極設為輔助電容對向電極將絕緣 層64設為介電質層。 步驟（K): 其次，如圖8(k)所示，於TFT 1〇、辅助電容2〇、及第i 連接部30上，形成第2絕緣層74。於該步驟中，首先，於 基板整體上’藉由CVD法而堆積Si〇2等氧化物，其後，堆 積SlNX膜，形成保護膜74a及層間絕緣層74b。再者，第2 絕緣層74既可作為例如Si〇2之單層而形成，亦可作為例如 _層與SiNx層之2重構造。於包含si〇2之單層之情形 時’ Si〇2層之厚度較佳為5〇 nm以上3〇〇⑽以下。於2重構 造之情形時，較佳為叫之厚度為5G _上15〇⑽以 下，SiNx之厚度為5〇nm以上2〇〇nm以下。 繼而’利用光微影法，使用遮罩圖案（第5遮罩），進行 159280.doc -27- 201227836 第2絕緣層74之圖案化。藉此，於TFT 10及第1連接部3 〇上 殘留第2絕緣層74，並自第2連接部40及端子部50上去除第 2絕緣層74。此時，自第2連接部4〇及端子部5〇上去除保護 層68，進而去除未由半導體層及66e覆蓋之部分的絕緣 層64 ’從而使下部金屬層62d及62e露出。 又，於輔助電容20中，去除第2電容電極72b上之第2絕 緣層74而形成接觸孔19，從而於其内部使第2電容電極7孔 露出。 步驟α): 其次’如圖8(1)所示’形成像素電極17、上部導電層i7d 及1 7e。此處，首先，於基板整體上，例如藉由濺敍法而 堆積透明導電材料（導電膜）。此時，透明導電材料係以於 接觸孔19内與輔助電容20之第2電容電極72b接觸之方式堆 積。作為透明導電材料，例如使用IT〇(厚度：5〇〜2〇〇 nm)。 繼而，利用公知之光微影法，使用遮罩圖案（第6遮罩），進 行ITO膜之圖案化。藉此，於像素5内形成像素電極，並且 形成第2連接部40及端子部50之上部導電層17(1及17e。 於輔助電容20中，像素電極17係於接觸孔19内電性連接 於第2電容電極72b。第2電容電極72b係如圖5所示，電性 連接於TFT 10之沒極電極72ad。又，以與第2連接部40之 下部金屬層62d及半導體層66d接觸之方式形成上部導電層 17d，以與端子部50之下部金屬層62e及半導體層接觸 之方式形成上部導電層17e。 於由上述方法製作之TFT基板〗00中，端子部5〇係具有 159280.doc
S -28- 201227836 如下構造。端子部50係包含配置於基板6〇上之下部金屬層 62e、形成於下部金屬層62e上且具有使下部金屬層62e之 一部分露出之開口部的第i絕緣層64、及形成於第i絕緣層 64上且於第1絕緣層64之開口部内與下部金屬層62e連接之 上部導電層17e。又，於第}絕緣層64之開口部之周緣，於 第1絕緣層64與上部導電層17e之間，配置有包含氧化物半 導體之半導體層66e。於自基板6〇之法線方向觀察時，較 佳為半導體層66e與下部金屬層62e重疊。藉此，於上部導 電層17e與下部金屬層62e之間，不僅可使第i絕緣層料存 在而且可使半導體層66e亦存在，故可提高端子部5〇之可 靠性。 於所圖示之示例中，半導體層66e之開口部側之端部係 與第1絕緣層64之開口部之側壁整合。其係由於在圖8(k)所 不之步驟中，半導體層66e成為蝕刻遮罩，第i絕緣層64被 蝕刻，從而形成開口部。又，與半導體層66e之開口部為 相反側之端部亦可與上部導電層17e之端部整合。此種構 造係藉由在圖8(1)所示之步驟中，將半導體層66e與上部導 電層17 e同時地蝕刻而獲得。 再者，如上所述之構造之端子部50之製造方法並不限定 於圖6〜圖8所例示之方法。例如於圖6〜圖8中，雖然於連同 TFT 10或電容部等與基板6〇上一起製造端子部5〇，但tft 10或電容部之構造或製程亦可與圖6〜圖8所示之示例不 同。又，端子部50亦可於基板60上單獨、或連同除τρτ以 外之半導體元件一起於基板6〇上製造。 159280.doc •29- 201227836 以下對有效地製造端子部50之方法進行說明。於以下 說月中#為易於明白，而將圖6〜圖8所示之步驟作為示 例而參照之情形。 首先，於基板60上形成下部金屬層62e。繼而，以覆蓋 下邻金屬層62e之方式形成第i絕緣層64。此後，於第}絕 緣層64上形成半導體層心（參照_⑷）。 、 乂覆蓋半導體層66e之一部分之方式形成保護層 (絕緣層_)68。保護層68係以於自基板⑼之法線方向觀察 時’介隔第1、絕緣層64及半導體層66e而與下部金屬層… 之一部分重疊之方式配置(例如參照圖7(h))。 接著將保遵層68作為钮刻遮罩去除半導體層W之一 P刀(例如參照圖8⑴)。再者’該步驟亦可與⑺之源 極、没極分離步驟同時地進行。藉此，於成為源極、汲極 電極的金屬層之圖案化步驟中，保護層68作為障壁層而發 揮作用，因而可降低半導體層—所受到之損害，且可將 半導體層66e殘留於端子部形成區域。 :著’去除半導體層—上之保護層“，並且去除第1絕 :層“中未由半導體層66e覆蓋之部分，從而形成開口部 (參照圖啊。即，半導體層-係於保護層“之㈣中作 Γ刻終止層而發揮作用，且於第1絕緣層64之蚀刻中作 :刻遽罩而發揮作用。如此，因可將由保護層68確保之 半導體層66e用作蝕刻遮罩，盔 、 .£ ή ^ 双…、鬲為了形成開口部而形 成另外之遮罩，故而有利。藉由該步^ 62e之-部分露出。又 使下。P金屬層 丰導體層66e之端部係與第1絕緣 159280.doc
S -30- 201227836 層64之開口部之側壁整合。 此後，於開口部内及半導體層66e上形成上部導電層 17e(參照圖8(1))〇再者，於在基板6〇上形成複數個端子部 5〇之情形時，若將鄰接之端子部5〇之半導體層彼此連 接，則有端子部50彼此導通之虞。因此，各端子部5〇之半 導體層66e較佳為具有相互分離之圖案。例如，亦可於上 部導電層17d之圖案化時，亦將半導體層_同時地圖案 化於5亥情形時，自基板6〇之法線方向觀察，上部導電層 ⑺之端部與半導體層66d之端部整合。但是，於利用濕式 ㈣法進行圖案化之情形時，亦有於與基板⑹垂直之剖 面，半導體層66d之側壁具有自上部導電層^之端部沿開 口部側傾斜之倒錐形狀之情形 '如此，若將上部導電層 7及半導體層66e同時地圖案&，則可不增大製造步驟 :，而僅於開口部周緣，於上部導電層m與第i絕緣層“ …留'導體層66e。因此，可確保端子部5〇之可靠 ’且抑制端子部5 〇彼此之導通。 曰雖對加基板1〇0之製造方法進行了說明，作液 :件:裝置讀係藉由利用公知之製造方法將除此以外之 ::加於利用上述TFT1〇。之製造方法所製造之Μ基板 其次，使用圖9及1〇，對第〗參考 方法進行說明。 +導體裝置之製造 圖9⑷〜⑷及圖10⑷〜(f)係模式性地 導體褒置之製造步驟⑷_F1)的剖 > 考例之半 第1參考例之半導 159280.doc 201227836 =裝置係不含上述半導體裝置⑽所包含之保護層⑼之半 導體裝置’以下所示之步驟係表示認為是該種半導體裝置 之有效之製造方法的典φ ^'之7°再者’對於與半導體裝 置_對應之構件及部分標註相^參照㈣，並省 細之說明。 步驟（A1): 首先’經過與圖6⑷及（b)相同之步驟，如圖9⑷所示， 形成第1參相之半導«置之tFT 1G之閘極電極62a、輔 助電容2〇之第1電容電極㈣、第i連接部30之下部金屬層 62c、第2連接部40之下部金屬層62d、及端子部％之下部 金屬層62e。此處，使用第j遮罩。 步驟（B1): 係對應於圖6⑷〜⑷之步驟，如圖9(b)所示，於第丨絕緣 層64上，形成TFT 10之氡化物半導體層66a、第2連接部4〇 之半導體層66d、及端子部50之半導體層66ee此處，使用 第2遮罩。 步驟（C1): 係對應於圖7(f)〜(h)之步驟，如圖9(c)所示，去除第1連 接部30之第1絕緣層64，下部金屬層62c露出。此處，使用 第3遮罩。 步驟（D1): 係對應於圖7(丨)~圖8(j)之步驟，如圖10(d)所示，形成 TFT 10之源極電極72as及汲極電極72ad、輔助電容20之第 2電各電極72b、以及苐1連接部30之上部金屬層72c。此 159280.doc -32·
S 201227836 處，使用第4遮罩。 步驟（El): 係對應於圖8(k)之步驟，如圖1 〇(e)所示，於TFT 1 〇、辅 助電容20、及第1連接部30上形成第2絕緣層74。於輔助電 容20上之第2絕緣層74中形成接觸孔19，第2電容電極72b 露出。此處，使用第5遮罩。 步驟（F1): 係對應於圖8(1)之步驟，如圖i〇(f)所示，於TFT 1〇及輔 助電容20上形成像素電極17，並且形成第2連接部4〇及端 子部50之上部導電層i7d及17e。辅助電容20上之像素電極 17係於接觸孔19内連接於第2電容電極72b。此處，使用第 6遮罩。 如此，於第1參考例之半導體裝置之製造方法中，使用6 個遮罩。然而，因該半導體裝置不具有保護層68，故有 TFT 10之氧化物半導體層因濺鍍等而受到損害，且tft 無法作為氧化物半導體TFT充分地發揮作用之虞。為解決 此問題，若僅於第i參考例之製造方法中添加保護層攸 >成步驟貝j為此必需有另外i個光微影步驟(第7遮罩步 驟），從而製造時間及成本增加。 ::本發明之半導體裝置1〇〇之製造方法，可使用6個遮 罩具有保護層之高性能之半導體裝置與顯示裝置之 TFT基板，且可削減製造時間及成本。 其次，使用圖11對第2參考例 進行說明。 參考例之+導體裝置之製造方法 159280.doc -33- 201227836 圖11⑷〜⑷係模式性地表示第2參考例之半導 製造步驟(A2-E2)的剖面圖。第2參考例之半導體裳置 提高製造效率而僅藉由5個遮罩而形成半導體裝置之製： 方法。對於與半導體裝置i崎應之構件及部分標註相= 之參照編號’並省略其詳細說明。又，此處，因端子㈣ 之製造方法與第2連接部之製造方法相同，故雀略其圖 示0 、 步驟（A2): 首先，經過與圖6(a)及（b)相同之步驟，如圖1〇(a)所示， 形成第2參考例之半導體裝置之TFT 1()之閘極電極—、輔 助電容20之第1電容電極62b、第i連接部3〇之下部金屬層 62c、第2連接部40之下部金屬層62d、及端子部％之下部 金屬層62e。此處，使用第i遮罩。 步驟（B2): 係對應於圖6(c)〜（e)之步驟，如圖1〇(b)所示，於第丨絕緣 層64上，形成TFT 10之氧化物半導體層66a、第2連接部40 之半導體層66d、及端子部50之半導體層66e。此處，使用 第2遮罩》 步驟（C2): 係對應於圖7(i)及圖8(j)之步驟，如圖i〇(c)所示，不形 成保護層68且不去除第1連接部之第1絕緣層64，而形成 TFT 10之源極電極72as及汲極電極72ad、輔助電容20之第 2電谷電極72b、及第1連接部30·^—部金屬層72c。此處’ 使用第3遮罩》
159280.doc • 34- S 201227836 步驟（D2): 係對應於圖8(k)之步驟，如圖11(d)所示，於TFT 1〇、辅 助電容20、及第1連接部30上形成第2絕緣層74。於輔助電 容20之第2絕緣層74中形成接觸孔19，第2電容電極72b露 出。又’亦於第2連接部30上之第2絕緣層74中形成接觸孔 19c，下部金屬層62c及上部金屬層72c露出。此處，使用 第4遮罩。 步驟（E2): 係對應於圖8(1)之步驟，如圖u(e)所示，於tft 1〇及輔 助電容20上形成像素電極17，並且形成第2連接部4〇及端 子部50之上部導電層17(1及176。輔助電容2〇上之像素電極 17係於接觸孔19内連接於第2電容電極721?。又，亦於第2 連接部30上形成包含與像素電極相同之材料的金屬層 He’於接觸孔19c内，介隔金屬層17c而將下部金屬層62c 與上部金屬層724性連接。此處，使用第5遮罩。 如此，於第2參考例之半導體裝置之製造方法中使用㈣ 遮罩。然、而，根據該製造方法，將稱為周邊之邊框的區域 FA之寬度（圖3中之dl)設計為較小（例如^為丨麵以下）之 情形、或將端子部50之配置間隔(圖5中之叫形成為非常短 (:如d2為50㈣以下)之情形就製造上而言較為图難，故 有無法採用第2參考例之製造方法之虞。 又，因第2參考例之製造方法亦與第1參考例之製造方法 為不採用保護層68之半導體褒置之製造方法，故 於為使裝置高性能化而採用保護層68之情形時，進而亦存 159280.doc •35· 201227836 在步驟增加之問題。 根據本發明之半導體裝置100之製造方法，可不於第1連 接部30中形成第2絕緣層74之接觸孔19c而製造具有保護層 之半導體裝置。故而，可高製造效率地製造小型且高性能 之半導體裝置與顯示裝置。 於本實施形態中，較佳為保護層68包含Si02。藉此，因 將氧自保遵層68供給至成為TFT之活化層的氧化物半導體 層66a’故可進一步降低氧化物半導體層66a所產生之缺 氧。因此’可抑制起因於氧缺陷而氧化物半導體層66&低 電阻化，故可降低漏電流或滯後。又，由於相同之原因， 亦較佳為與氧化物半導體層66a接觸之第1絕緣層64由Si02 形成。 又，保護層68較佳為覆蓋島狀之氧化物半導體層66a之 上表面整體（其中，除去源極、汲極區域）及其侧壁整體。 若藉由此種構成，則於形成源極、沒極電極之圖案化步驟 中 了抑制於氧化物半導體層66a之通道區域及其附近， 藉由氧化還原反應而形成氧缺陷。其結果，因可抑制起因 於氧缺陷而氧化物半導體層66a低電阻化，故可降低漏電 二或滯後。又，保護層68較佳為於通道寬度方向較氧化物 半導體66a長，且亦與位於氧化物半導體層66a之側壁之附 近的第1絕緣層64之上表面接觸。藉此，藉由保護層68 ’ 不僅氧化物半導體層66a之上表面而且亦可更確實地保護 側壁。 本實施形態中之氧化物半導體層66a較佳為包含例如Zn_ I59280.doc
S •36· 201227836 〇 系半導體（ZnO)、In_Ga_Zn_〇 系半導體（IGz〇)、ΐη-Ζη-0 系半導體（IZO)、或Zn-Ti-0系半導體（ZTO)之層。 其次，對半導體裝置10〇中之TFT 1〇之形態進行說明。 圖12(a)〜(f)係模式性地表示11；丁 1〇之第〗〜第6構成例的 平面圖。圖12(a)〜(f)係表示將第1〜第6構成例中之TFT 10 之問極電極62a、氧化物半導體層66a、源極電極72as、汲 極電極72ad、及將氧化物半導體層66a與源極電極72as及 汲極電極72ad之各者連接的保護層68之間隙68“及68ad之 形狀。可將圖12(a)〜(f)所示之形態之各TFT用作半導體裝 置 100之 TFT 10 » (實施形態3) 其次，對本發明之實施形態3之液晶顯示裝置1001之半 導體裝置101進行說明。 圖13係模式性地表示半導體裳置1GI之構成的平面圖， 且對應於圖5所示之半導體裳置刚之平面圖。除以下所說 月以外之半導體裝置1()1之構成係基本上與半導體裝置⑽ 相同。對於具有相同之功能之構成要素標註相同之參照編 號，並省略其說明。 半導體裝置101係具有自圖5所示之半導 • ， ~肌π且1 VV/ 丁砵 輔助電今20、輔助電容線J 5、輔助電容連接線】6、對應 於辅助電容連接線16之連接㈣、連接配線35、及連接部 40之構成。於該情形時，TFT 1G之沒極電極72ad係經由形 成於其上部之第2絕緣層74之接觸孔而連接則象素電極 17。例如’對於進行高速顯示驅動之顯示裝置，有無需輔 159280.doc •37- 201227836 助電容之情形，且較佳地使用半導體裝置1〇1作為該種顯 示裝置之TFT基板。 因半導體裝置101之TFT 10、連接部30、連接部40、及 端子部50之構成及製造方法與實施形態1及2之半導體裝置 100相同，故即便藉由半導體裝置101，亦可高製造效率地 製造包含高性能之TFT的半導體裝置與顯示裝置。 (實施形態4) 其次’對本發明之實施形態4之有機El顯示裝置1〇〇2進 行說明。 圖14係模式性地表示有機el顯示裝置1〇〇2(亦僅稱為 顯示裝置1002」）之構成的剖面圖β如圖所示’顯示裝 置1002包含：TFT基板1〇2、設置於TFT基板102上之電洞 傳輸層1 04、設置於電洞傳輸層i 〇4上之發光層丨06、及設 置於發光層106上之對向電極1〇8 ^電洞傳輸層104與發光 層106構成有機EL層。有機EL層係藉由絕緣性突起107而 區分，被區分之有機EL層成為1個像素之有機EL層。 TFT基板1 02係基本上具有與實施形態！之半導體裝置 100及實施形態2之液晶顯示裝置1〇〇〇之TFT基板1〇〇基本上 相同之構成。即’ TFT基板102包含形成於基板60上之TFT 1 〇、此處省略圖示之辅助電容20、連接部30、連接部40、 及端子部50。TFT 10係包含形成於基板60上之閘極電極 62a、第1絕緣層64、氧化物半導體層66a、保護層68(此處 省略圖示）、源極電極72as、及没極電極72ad。進而，TFT 基板102係包含覆蓋TFT 10而積層之第2絕緣層74及形成於 I59280.doc •38·
S 201227836 第2絕緣層74上之像素電極17。像素電極i7係於形成於第2 絕緣層74之接觸孔内連接於汲極電極72ad。 因TFT基板102之平面構成與圖3〜5所示者基本上相同， 故對於相同之構成要素標註相同之參照編號，並省略其說 明。再者，亦可使用不包含辅助電容2〇之實施形態3之半 導體裝置101作為TFT基板1 〇2。 若藉由像素電極17及對向電極丨〇8而對有機£1^層施加電 壓，則經由電洞傳輸層104而將自像素電極17產生之電洞 傳輸至發光層1〇6。又，同時地，藉由於發光層⑽中使自 對向電極108產生之電子移動且使該種電洞與電子再結 合，而於發光層106内發光。藉由使用作為主動矩陣基^ 的TFT基板1〇2且針對每一像素而控制發光層1〇6上之發 光’而完成所期望之顯示。 對於電洞傳輸層104、發光層106、及對向電極1〇8之材 料、以及該等之層構造，可使用公知之材料及構造。亦可 有為了於電洞傳輸層104與發光層1〇6之間，提高電洞注入 效率’而設置電洞注入層之情況。為了提高光之出射光率 並且達成向有機EL層之較高之電子注入效率，而較佳為於 對向電極108 t ’使用穿透率較高且功函數較小之材料。 本實施形態之有機EL顯示裝置1〇〇2因將實施形態^令 說明之半導體裝置用於其TFT基板，故可獲得與實施形態 1〜3中說明者相同之效果。根據本實施形態，可高製造效 率地提供一種可進行高性能之顯示的有機虹顯示裝置 1002。 159280.doc •39- 201227836 產業上之可利用性 本發明適合用於包含薄膜電晶體之半導體裝置、及將薄 膜電晶體配置於TFT基板之液晶顯示裝置、有機EL顯示穿 置等顯示裝置。 ~ 【圖式簡單說明】 圖1係表示本發明之實施形態1之半導體裝置1〇〇之構成 的剖面圖。 圖2係模式性地表示本發明之實施形態2之液晶顯示裝置 1000之構成的立體圖。 圖3係模式性地表示液晶顯示裝置1〇〇〇之1]?丁基板（半導 體裝置100)之構成的平面圖。 圖4係模式性地表示TFT基板1 〇〇之顯示區域DA之構成的 平面圖。 圖5係模式性地表示TFT基扳1〇〇之配線構成的平面圖。 圖6(a)〜(e)係表示半導體裝置1〇〇之製造步驟之一部分的 剖面圖。 圖7(f)〜(i)係表示半導體裝置1〇〇之製造步驟之一部分的 剖面圖。 圖8(j)〜(1)係表示半導體裝置1〇〇之製造步驟之一部分的 剖面圖。 圖9(a)〜(c)係表示第丨參考例之半導體裝置之製造步驟之 一部分的剖面圖。 圖1〇(d)〜⑺係表示第1參考例之半導體裝置之製造步驟 之一部分的剖面圖。 159280.doc 201227836 圖1〗（a) (e)係表示第2參考例之半導體裝置之製造步驟 的剖面圖。 圖〗2(a)〜(f)係表示半導體裝置100之TFT之構成例的平面 圖。 圖13係模式性地表示本發明之實施形態3之液晶顯示裝 置1001之TFT基板（半導體裝置101)之構成的平面圖。 圖14係模式性地表示本發明之實施形態4之有機E]L顯示 裝置1002之構成的平面圖。 圖15(a)係表示先前之TFT基板之概略的模式平面圖， 係表示（a)之TFT基板中之1個像素的放大平面圖。 圖16係圖15所示之先前之TFT基板中之TFT及端子部的 剖面圖。 圖17係表示先煎之TFT基板之一部分的剖面圖。 【主要元件符號說明】 5 像素 10 、 1141 薄膜電晶體（TFT) 12 信號線 14 掃描線 15 輔助電容線 16 輔助電容連接線 17 、 1131 、 2020 像素電極 17d ' 17e 上部導電層 19 ' 2030 接觸孔 20 、 1142 輔助電容 159280.doc •41 _ 201227836 25 電性元件 30 連接部（第1連接部） 35 ' 2044 連接配線 40 連接部（第2連接部） 50 端子部 60 ' 2014 基板 62 第1金屬層 62a、G 問極電極 62b 第1電容電極 62c 、 62d ' 62e 、 72d 下部金屬層 64 第1絕緣層（閘極絕緣層、絕緣層） 66 氧化物半導體 66a 氧化物半導體層 66b 、 66d 、 66e 半導體層(第3、第1、第2半導體層) 68 保護層 68ad 、 68as 間隙 70 遮罩圖案 72 第2金屬層 72ad 、 1121 、 D 汲極電極 72as ' S 源極電極 72b 第2電容電極 72c 上部金屬層 74 第2絕緣層 74a、1127、2028 保護膜 159280.doc -42- 201227836 74b 、 2029 層間絕緣層 100 、 101 、 102 半導體裝置（TFT基板） 104 電洞傳輸層 106 發光層 * 107 絕緣性突起 . 108 對向電極 110 掃描線驅動電路 120 信號線驅動電路 130 控制電路 200 對向基板 210 ' 220 偏光板 230 背光單元 1000 、 1001 液晶顯示裝置 1002 有機EL顯示裝置 1102 、 2016 閘極配線 1104 、 2025 、 2026 閘極絕緣膜 1108 通道保護膜 1113 、 2019 半導體層 1117 汲·極區域 1118 源極區域 1122 、 2017 源極配線 1151 電容配線 2015 液晶層 2018 輔助電容配線 159280.doc -43- 201227836 2018a、2018b 補助電容 2021 像素之區域 2029 層間絕緣膜 2040 端子配置區域 2041 連接部 DA 顯示部 FA 周邊部 159280.doc -44- s

Claims (1)

  1. 201227836 七、申請專利範圍： 1. 一種半導體裝置之製造方法，其係包含薄膜電晶體、及 用以將上述薄膜電晶體與外部連接配線電性連接的第i 連接部的半導體裝置之製造方法，且包含如下步驟： (A) 於基板上積層第1金屬； (B) 將經積層之上述第1金屬圖案化，形成上述薄膜 電晶體之閘極電極、及上述第〖連接部之下部金屬層； (C) 於上述閘極電極及上述下部金屬層上形成第五絕 緣層； (D) 於上述第1絕緣層上積層氧化物半導體； (E) 將經積層之上述氧化物半導體圖案化，形成上述 薄膜電晶體之氧化物半導體層，並且自上述下部金屬層 之上部去除上述氧化物半導體； (F) 於上述氧化物半導體層及上述第丨絕緣層上積層保 護層； (G) 於上述保護層上形成遮罩圖案； (H) 介隔上述遮罩圖案’將上述氧化物半導體層作為 ㈣終止層對上㈣護層及上述第1絕緣層進行餘刻， 於上述氧化物半導體層之—部分上形成保護層並且自 述下。P金屬層之上部去除上述保護層及上豸第丄絕緣 層； ()於上述保遵層及上述下部金屬層上積層第2金屬；及 ⑺將上述第2金屬圖案化’形成上述薄膜電晶體之源 極電極及汲極電極，並且形成上述第!連接部之上部金 159280.doc 201227836 屬層。 2. 3. 2求項1之半導體裝置之製造方法，其_於上述步驟 ’於上述第！連接部，殘留有於上述第！絕緣層上積 層有上述保護層與上述上部金屬層之區域。 如請求項1或2之半導體 體裝置更包含藉由連接 部之第2連接部，· 裝置之製造方法，其中上述半導 配線而電性連接於上述第1連接 於上述步驟⑻令，將上述第i金屬圖案化，形成上述 第2連接部之下部金屬層，· 於上述步驟（c)令，於卜；十〔笛1、击 )Ύ於上述第2連接部之上述下部金屬 層上形成上述第1絕緣層； •於上述步驟⑻中，將上述氧化物半導體圖案化，於上 述第2連接部中之上述第1絕緣層上形成第1半導體層； Α於上述步驟（F)中，於上述第1半導體層上積層上述保 於上述步驟（H)中，介隔上述遮罩圖案，將上述第1半 導體層作為_終止層對上述保護層進行㈣，從而自 上述第1半導體層之一部分上去除上述保護層； 於上述步驟（J)中，將上述第2金屬圖案化，從而去除 述第2連接部内之上述第2金屬，並且去除上述第1 導體層之一部分。 f 4’如明求項3之半導體裝置之製造方法’纟中於上述步驟 (J)申，於第2連接部内之上述第丨絕緣層之一部分上殘留 有上述第1半導體層之一部分。 159280.doc 201227836 5.如請求項4之半導體裝置之製造方法，其中更包含於上 述第2連接部内之上述下部金屬層上、及殘留之上述第^ 半導體層之上述一部分上形成上部導電層之步驟。 6_如凊求項3至5中任一項之半導體裝置之製造方法，其中 上述半導體裝置更包含用以介隔上述第i連接部及上述 第2連接部而將上述薄膜電晶體與外部配線電性連接的 端子部； 於上述步驟（B)中，將上述第丨金屬圖案化，從而形成 上述端子部之下部金屬層； ，於上述步驟（C)中，於上述端子部之上述下部金屬層上 形成上述第1絕緣層； 於上述步驟(E)中，將上述氧化物半導體圖案化，從而 於上述端子部中之上述第1絕緣層上形成第2半導體層； 於上述步驟（F)中，於上述第2半導體層上積層上述保 於上述步驟⑻中，介隔上述遮罩圖案，將上述第2半 導體層作為㈣終以對上述保護層進行㈣卜從而於 上述第2半導體層之—部分上形成保護層； 於上述步驟⑺中，將上述第2金屬圖案化，從而去除 上述端子部内之上述第2金屬，並且去除上述第2半導體 層之一部分。 如請求項6之半導體萝番+制& 裒置之製造方法，其中於上述步驟 (J)中，於上述端子部之 ^ 迷第1、，、邑緣層上殘留有上述第2 半導體層之一部分。 159280.doc 201227836 8. 9. 10 11. 如請求項7之半導體裝置之製造方法，其中更包含於上 述端子部之上述下部金屬層上、及殘留之上述第2半導 體層之上述一部分上形成上部導電層之步驟。 如請求項1至8中任一項之半導體裝置之製造方法，其中 於上述步驟（H)中，藉由電漿蝕刻處理而將上述氧化物半 導體之表面導體化。 種顯示裝置之製造方&’其係、包含如請求項⑴中任 -項之半導體裝置之製造方法者，且更包含如下步驟： (K) 於上述源極電極、上述汲極電極、及上述第上連 接部之上述上部金屬層上形成第2絕緣層；及 (L) 於上述第2絕緣層上積層導電膜，並將上述導電 膜圖案化，形成像素電極。 如請求項此顯示裝置之製造方法，其中上述顯示裝置 更包含配置於像素内之輔助電容； 於上述步驟（B)中，將上述第丨金屬圖案化，從而形成 上述辅助電容之第丨電容電極； 於上述步驟（C)中，於上述第1電容電極上形成上述第！ 絕緣層； 於上述步驟⑻中’將上述氧化物半導體圖案化，從而 於上述辅助電容中之上述第“邑緣層上形成第3半導體 層； 於上述步驟⑺中，將上述第2金屬圖案化，從而以與 上述第3半導體層接觸之方式形成第2電容電極； 於上述步驟（K)中，選擇性地去除上述第2電容電極上 159280.doc 201227836 之上述第2絕緣層，形成接觸孔，· 於上述步驟（L)中，上述導電膜以於上述接觸孔内與上 述第2電容電極接觸之方式積層，上述第2電容電極電性 連接於上述像素電極》 12. —種半導體裝置，其係包含薄膜電晶體、及用以將上述 薄臈電晶體與外部配線電性連接的第1連接部者；且 上述薄膜電晶體包含： 間極電極； 形成於上述閘極電極上之第1絕緣層； 形成於上述第1絕緣層上之氧化物半導體層； 與上述氧化物半導體層接觸地設置之保護層； 於上述保護層上，各自之一部分以與上述氧化物半導 體層接觸之方式形成之源極電極及汲極電極；及 形成於上述源極電極及上述汲極電極上之第2絕 層； ，，琢 上迷第1連接部包含： 含有與上述閘極電極相同之材料的下部金屬層； 與上述下部金屬詹接觸地形成且包含與上述源極電極 及汲極電極相同之材料的上部金屬層；及 形成於上述上部金屬層上且包含與上述第2絕緣層相 同之材料的絕緣層； 於上述第1連接部内，形成有藉 層有包含與上述上部 I屬層及上述薄膜雪夕μ、+. /σ ^寻膜電曰曰體之上迷保護層相同之構件之 ^以及上述上部金屬層之區域。 159280.doc 201227836 13. 如請求項12之半導體裝置，其中更包含藉由連接配線而 電性連接於上述第1連接部的第2連接部； 上述第2連接部包含： 含有與上述閘極電極相同之材料的下部金屬層；及 形成於上述第2連接部之上述下部金屬層上的上部導 電層； 於上述第2連接部内，形成有上述第2連接部之上述下 部金屬層與上述上部導電層接觸之區域；及於上述第2 連接部之上述下部金屬層與上述上部導電層之間，積層 有包含與上述第！絕緣層相同之材料的絕緣層及包含與 上述氧化物半導體層相同之材料的半導體層之區域。 14. 如請求項13之半導體裝置，其中包含用卩介隔上述第工 連接部及上述第2連接部而將上述薄膜電晶體與外部配 線電性連接的端子部； 上述端子部包含： 含有與上述閘極電極相同之材料的下部金屬層；及 形成於上述端子部之上述下部金屬層上的上部導電 層； 於上述端子部内’形成有上述端子部之上述下部金) 層與上述上部導電層接觸之區土或；及於上述端子部之_ 述下部金屬層與上述上部導電層之間，積層有包含盥 述第1絕緣層相同之材料的絕緣層及包含與上 半導體層相同之材料的半導體層之區域。 15.如請求項14之半導體裝置…藉由電裝餘刻處理而并 159280.doc 201227836 上述薄膜電晶體之上述氧化物半導體層、上述第2連接 部之上述半導體層、及上述端子部之上述半導體層的各 表面導體化。 16· —種顯示裝置’其係包含如請求項丨2至15中任一項之半 導體裝置者，且包含·· 配置成矩陣狀之複數個像素；及 於像素内形成於上述第2絕緣層上之像素電極； 上述像素電極係與上述薄膜電晶體之上述汲極電極電 性連接； 上述第2連接部之上述上部導電層包含與上述像素電 極相同之材料。 17.如睛求項16之顯示裝置，其中包含配置於像素内之輔助 電容， 上述辅助電容包含： 含有與上述閘極電極相同之材料的第】電容電極； 形成於上述第i電容電極上且包含與上述第m緣層相 同之材料的絕緣層； 形成於上述輔助電容之上述絕緣層上且包含與上述氧 化物半導體層相同之材料的半導體層；及 形成於上述輔助電容之上述半 k千等體層上且包含與上述 汲極電極相同之材料的第2電容電極。 1 8.如請求項丨7之顯示裝置， 、中上述輔助電容之上述第2 電合電極係於形成於上述第 Μ 豕禮之開口部内與上述 像素電極電性接觸。 159280.doc 201227836 19. 如請求項16至18令任-項之顯示裝置，其中上述顯 置包括含有配置成矩陣狀之複數個像素的顯示部、 於上述顯示部之外側的周邊部； 示裝 及位 於上述周邊部令，酉己置有控制上述顯示部之顯示 性元件； 20. 介隔上述第1連接部及上述第2連接部而將上述薄骐電 晶體與上述周邊部之電性元件電性連接。 如請求項19之顯示裝置，其中上述端子部係為安裝可撓 性印刷基板而配置於上述周邊部的端子。 159280.doc
TW100136580A 2010-10-07 2011-10-07 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法 TWI546865B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227968 2010-10-07

Publications (2)

Publication Number Publication Date
TW201227836A true TW201227836A (en) 2012-07-01
TWI546865B TWI546865B (zh) 2016-08-21

Family

ID=45927654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136580A TWI546865B (zh) 2010-10-07 2011-10-07 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法

Country Status (6)

Country Link
US (2) US9087752B2 (zh)
JP (1) JP5275521B2 (zh)
KR (1) KR101640293B1 (zh)
CN (1) CN103155153B (zh)
TW (1) TWI546865B (zh)
WO (1) WO2012046658A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437627B2 (en) 2014-12-10 2016-09-06 Chunghwa Picture Tubes, Ltd. Thin film transistor and manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013242420A (ja) * 2012-05-21 2013-12-05 Sony Corp 表示装置
WO2014042058A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 回路基板、その製造方法及び表示装置
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
US20150279865A1 (en) * 2012-10-03 2015-10-01 Sharp Kabushiki Kaisha Semiconductor device and display device
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
TWI583000B (zh) 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
DE102014220672A1 (de) * 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102295477B1 (ko) 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102238756B1 (ko) * 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
JP6526215B2 (ja) * 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US10510781B2 (en) * 2016-02-22 2019-12-17 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
KR102486877B1 (ko) * 2016-04-28 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102691132B1 (ko) * 2016-10-31 2024-08-01 엘지디스플레이 주식회사 액정표시장치
CN106898616B (zh) * 2017-03-17 2019-11-12 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN107179644B (zh) * 2017-05-19 2021-11-09 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
KR20190132798A (ko) 2018-05-21 2019-11-29 가천대학교 산학협력단 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
CN111063255B (zh) * 2019-12-17 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
TWI807739B (zh) * 2022-03-30 2023-07-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587131B2 (ja) * 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP5087825B2 (ja) * 2005-07-27 2012-12-05 カシオ計算機株式会社 アクティブ基板の製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US20090001374A1 (en) 2006-01-31 2009-01-01 Kazuyoshi Inoue Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101533391B1 (ko) 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR102437444B1 (ko) * 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
JP5275517B2 (ja) 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437627B2 (en) 2014-12-10 2016-09-06 Chunghwa Picture Tubes, Ltd. Thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
TWI546865B (zh) 2016-08-21
US9087752B2 (en) 2015-07-21
US9356052B2 (en) 2016-05-31
JP5275521B2 (ja) 2013-08-28
CN103155153A (zh) 2013-06-12
WO2012046658A1 (ja) 2012-04-12
KR101640293B1 (ko) 2016-07-15
US20150287833A1 (en) 2015-10-08
US20130181217A1 (en) 2013-07-18
CN103155153B (zh) 2016-03-30
KR20130139935A (ko) 2013-12-23
JPWO2012046658A1 (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
TW201227836A (en) Semiconductor device, display device, method for manufacturing semiconductor device, and method for manufacturing display device
JP5518966B2 (ja) 半導体装置
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
TWI570493B (zh) 顯示裝置和製造其之方法
KR102448033B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
WO2014054428A1 (ja) 半導体装置
WO2012029644A1 (ja) 半導体装置およびその製造方法
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
JP5379331B2 (ja) 半導体装置の製造方法
JP6005755B2 (ja) エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
JP2015133479A (ja) 薄膜トランジスタ表示板
WO2013150981A1 (ja) 半導体装置およびその製造方法
WO2013172185A1 (ja) 半導体装置およびその製造方法
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
WO2014042125A1 (ja) 半導体装置およびその製造方法
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
CN103872073A (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
WO2013187046A1 (ja) 薄膜トランジスタ
TWI559554B (zh) 半導體裝置及其製造方法
WO2013108301A1 (ja) 薄膜トランジスタ
WO2013191033A1 (ja) 半導体装置およびその製造方法