TW201135885A

TW201135885A - Semiconductor device and method for forming the same

Info

Publication number: TW201135885A
Application number: TW099123438A
Authority: TW
Inventors: Chi-Hwan Jang
Original assignee: Hynix Semiconductor Inc
Priority date: 2010-04-15
Filing date: 2010-07-16
Publication date: 2011-10-16
Also published as: US8174064B2; CN102222668A; KR20110115319A; KR101129919B1; US20110254082A1

Description

201135885 六、發明說明：【發明所屬之技術領域】本發明係關於用於形成半導體裝置之方法，且更特定吕之，係關於包括設在閘極之下部部分處之位元線的半導體裝置及形成其之方法。【先前技術】近年來，大部分電子器具包括半導體裝置。半導體裝置包括諸如電晶體、電阻器、電容器及其類似者之電子: 件整合於半導體基板上。電子元件經設計以執行電子器具之部分功能。舉例而言，諸如電腦或數位相機之電子器具包括半導體裝置，諸如用於儲存資訊之記憶體晶片及用於控制資訊之處理晶片。記憶體晶片及處理晶片包括整合於半導體基板上之電子元件。為了滿足對大數量、優良效能及低廉成本之記憶體之要求，需要高度整合之半導體裝置。因此，應用於半導體裝置之設計的設計規則不可避免地減少。於是，為了在有限區域中形成更多圖案，應藉由降低圖案之線寬來形成更密集的圖案。然而，因為存在由解析度之限制引起之形成較小圖案之限制，所以難以使用曝光源形成更密集的圖案。此外，隨著半導體裝置圖案之線寬降低，可產生諸如短通道效應之缺陷而使電晶體之特性劣化。因此，已提議多種方法以在有限區域中形成高度整合之半導體裝置。舉例而t ’已提議由凹入式閘極及内埋式 4 201135885 閘極替代相關技術中使用之平面間極。在凹入式閘極的情況下’蝕刻半導體基板至預定厚度以形成凹部，且接著在凹部之上部部分令形成閘極。凹入式閘極之優點在於習知水平通道區域之佔用區域減小。在内埋式閘極的情況下，蝕刻半導體基板至預定厚度以形成凹部，且接著將整個閘極埋入凹部中。與凹入式閘極相比，内埋式閘極之面積減小0 此外，鰭型閘極（fin type gate)具有鰭型通道結構，其中三閘極圍繞通道。可在不偏離習知製造技術的情況下按二維結構製造鰭型通道結構。因為鰭型通道結構具有由結構性質引起之優良閘極控制力從而降低短通道效應，所以其可最小化汲極區域與源極區域之間的影響。此外，鰭型通道結構可降低通道摻雜密度，藉此改良穿過接合區域之漏電流。然而，在凹入式閘極、内埋式閘極及鰭型閘極的情況下’製程複雜化’其增加了處理步驟數。此引起自動對準接觸（SAC)缺陷’其導致半導體裝置可靠度降低。此外，已提議形成内埋位元線之配置，其將位元線内埋於半導體基板中。然而，其增加了用於形成内埋位元線之遮罩數，從而增加成本及時間。【發明内容】本發明之實施例係針對解決由形成半導體裝置時增加之時間及成本引起之高度整合半導體裝置之生產率劣化。 201135885 根據本發明之實施例’半導體裝置包含形成於基板上之導電圖案、形成於導電圖案上之層間介電層、延伸穿過層間介電層以接觸導電圖案之接觸插塞、設在接觸插塞及層間介電層上之半導體層、設在半導體層上之絕緣層、設在邑緣層上之電極圖案，及設在接觸插塞之側面部分的覆蓋相鄰電極圖案之上部部分的罩蓋絕緣層圖案。基板由玻璃或聚合物材料形成。基板為碎基板。卞守瓶装罝包括進很很本發明之實施例成於基板與導電圖案之間的隔離絕緣層隔離絕緣層由氧化物材料、氮化物材料、碳化物 ^作為具有低介電常數之材料的具有碳之聚合物材料形 :作為具有低介電常數之材料的具有碳之二= 導電圖案為位元線。導電圖案由鎢或銅形成。

半導體層由Si、SiGe、Ge、Sic、仏或A 半導體層之厚度為5·5人至6〇 A。 S 形成 ο 半導體層包括單層臈組態之矽原子層β 半導體層包括多層膜組態之矽原子層。化物材料或矽電極圖案由金屬㈣ '半導體材料、兒酸鹽材料形成。 6 201135885 電極圖案由石墨薄膜（graphene)形成。根據本發明之實施例，半導體裝置進一步包括分別設在罩蓋絕緣層圖案之兩側而與半導體層連接之著陸插塞。根據本發明之另一實施例，半導體裝置包含形成於基板上之導電圖案、形成於導電圖案上之層間介電層、延伸穿過層間介電層以接觸導電圖案之接觸插塞、設在接觸插塞及層間介電層上之下半導體層、設在絕緣層及下半導體層上之半導體層、設在半導體層上之絕緣層、設在絕緣層上之電極圖案及設在接觸插塞之側面部分處之覆蓋相鄰電極圖案之上部部分的罩蓋絕緣層圖案。下半導體層由Si、SiGe、Ge、SiC、Ga或As形成。根據本發明之另一實施例，半導體裝置進一步包括設在罩蓋絕緣層之側面部分的接觸下半導體層之著陸插塞。根據本發明之實施例，製造半導體裝置之方法包括：在基板上形成導電圖案，在導電圖案上形成層間介電層，形成延伸穿過層間介電層以接觸導電圖案之接觸插塞，在半導體層上形成絕緣層，在絕緣層上形成電極圖案，及在接觸插塞之側面部分處形成覆蓋相鄰電極圖案之上部部分的罩蓋絕緣層圖案。根據本發明之實施例，在提供基板後，製造半導體裝置之方法it步包括在基板上形成隔離絕緣層。藉由鑲嵌處理執行形成導電圖案。形成導電圖牵θ 未匕栝.在基板上沈積導電材料；藉由曝光或顯影處理在導雷^ ^ 等¥材枓上形成光阻圖案；及藉由使用光 201135885 阻劑圖案作為蝕刻遮罩來蝕刻導電材料。根據本發明之實施例，在形成接觸插塞後，製造半導體裝置之方法進一步包括：在層間介電層之上部部分處形成硬遮罩圖案；及藉由使用硬遮罩圖案作為蝕刻遮罩來飯刻層間介電層以形成凹部。藉由化學氣相沈積、物理氣相沈積或原子層沈積執行形成半導體層。根據本發明之實施例，在形成半導體層後，製造半導體裝置之方法進一步包括：對半導體層執行熱處理或電毁處理。根據本發明之實施例，在形成半導體層後，製造半導體裝置之方法進一步包括將離子植入半導體層中。藉由化學氣相沈積、物理氣相沈積或原子層沈積執行形成絕緣層。形成電極圖案包括：在絕緣層上形成電極層；及對電極層執行回蝕或平坦化蝕刻處理。藉由使用絕緣層作為蝕刻終止層而對電極層執行回敍處理可移除電極層。根據本發明之實施例，在形成罩蓋絕緣層後，製造半導體裝置之方法進一步包括藉由使用覆蓋絕緣圖案作為遮罩來移除半導體層上之絕緣層。根據本發明之實施例，在移除絕緣層後，製造半導體裝置之方法進一步包括形成著陸插塞，該等插塞分別設在罩蓋絕緣層圖案兩側而連接至半導體層。 8 201135885 根據本發明之另一實施例，製造半導體裝置之方法包括：在基板上形成導電圖案，在導電圖案上形成層間介電層，形成延伸穿過層間介電層以接觸導電圖案之接觸插塞，在層間介電層上形成下半導體層，在接觸插塞及下半導體層上形成半導體層，在絕緣層上形成電極圖案，及在接觸插塞之側面部分處形成覆蓋相鄰電極圖案之上部部分的罩蓋絕緣層圖案。藉由化學氣相沈積、物理氣相沈積或原子層沈積執行形成下半導體層。根據本發明之另一實施例，在形成下半導體層後，製半導體裝置之方法進一步包括對下半導體層執行熱處理或電漿處理。根據本發明之另一實施例，在形成下半導體層後，製造半導體裝置之方法進一步包括將離子植入至下半導體層中。根據本發明之另一實施例，在形成下半導體層後，製造半導體裝置之方法進一步包括：在層間介電層之上部部刀中形成硬遮罩圖案，及藉由使用硬遮罩圖案作為蝕刻遮罩來钱刻下半導體層及層間介電層以形成凹部。根據本發明之另一實施例，在形成罩蓋絕緣層後，製化半導體裝置之方法進一步包括藉由使用罩蓋絕緣圖案作為遮軍來執行清洗以移除絕緣層及半導體層。根據本發明之另一實施例，在移除絕緣層及半導體層後· ’製造半導體裝置之方法進一步包括形成連接至下半導 9 201135885 體層之著陸插塞。根據本發明之半導體奘個下列優點。及形成其之方法提供一或多處理區域之額外處理，減少實現單元區域中之高度整:在單獨的作用區域，所以可能第二’不形成儲存電極接觸，且可電極接觸插塞之遮罩數及成本。㈣存第三，降低著陸插塞之厚度以降低著陸插塞電阻，藉此降低不良率且改良半導體裝置之特性。曰第無需疋義接合區域，因此可降低用於形成接合區域之遮罩數及成本。第五，無需接合區域，因此減少了漏電流之發生。第六，可防止在形成位元線時引起之SAC缺陷。【實施方式】參看隨附圖式詳細描述本發明之實施例。參看圖1，根據本發明之第一實施例之半導體裝置包括：基板100，形成於基板100上之導電圖案1〇4，形成於導電圖案104上且包括凹部之層間介電層1〇6，穿透層間介電層106連接至導電圖案1〇4之接觸插塞11〇，順序形成於層間介電層106上而連接至接觸插塞11〇之半導體層114 及絕緣層116，形成於絕緣層Π6上之電極圖案118，及覆蓋相鄰電極圖案118之上部部分的罩蓋絕緣層圖案ι22。 201135885 在本實施例中’為達成在凹入式閉極之結構中進行說月之目的’作為實例描述具有凹部之層間介電^ Μ。然而’層間介電f _並不總是包括凹部。舉例而言，平挺的層間介電層106為可適用的。基板_可由麵或聚合物#料形成。#基板1〇〇由聚合物材料形成時，其實際用途可由於其顯著可撓特性而被擴展。當將石夕基板應用良& 4 應用為基板100時，為達成基板與導電圖案104之間絕緣之目的，可進一步形成隔離絕緣層。隔離絕緣f 1G2可由氧化物材料、氮化物材料、碳化物材料，或作為具有低介電常數之材料的具有碳之形成。導電圖案104為位元線電極。導電圖案1〇4可由鶴或銅（Cu)形成。可進一步在導電圖帛ι〇4下設有阻障層 (未圖示）。阻障層可由金屬（例如，Ti、Ta或M。）、金屬氮化物（例如，TiN'TaN或M〇N)、金屬氧化物或金屬碳化物形成。此外’層間介電& 1〇6可由氧化物材料、氮化物材料石炭化物材料，或作為具有低介電質常數之材料的具有碳之聚合物材料形成。此外’半導體層114可由諸如si、siGe、Ge、SiC、或As之材料形成。在半導體層U4中形成通道，半導體層 U4叹在電極圖案118下。半導體層ιΐ4包括單層膜或多層膜組態之秒原子層。詳言之，考慮到石夕之晶格常數為 5.43A’切原子堆疊1層< 12層時半導體層114之特性最 201135885 因此，半導體層m之厚度可為55Α^6〇人。此外，絕緣層116可由氧化物層或氮化物層形成。電極圓案m可由金屬材料、半導體材料、矽化物材料或石夕酸鹽材料形成。金屬材料包括媽、銅、组（τ〇或飲。在此情況下’在絕緣層m上之凹入形狀内形成電極圖案 ⑴。此夕卜’電極圖案118由石墨薄膜形成。當電極圖案ιΐ8 由石墨薄膜形成時’將石墨薄膜形成為具有在絕緣層u6 表面處的多層薄膜。可進一步在電極圖案118下設有阻障層（未圖示阻障層可由金屬（例如，Ti' Ta或Mo)、金屬氮化物（例如，

TiN'TaN或MoN)、金屬氧化物或金屬碳化物形成。此外，層間介電I 106可由氧化物材料、氮化物材料、碳化物材料，或作為具有低介電質常數之材料的具有碳之聚合物材料形成。儘管未圖示，在罩蓋絕緣層圖案122兩側設有用於連接至半導體114之著陸插塞。著陸插塞之上部部分可與儲存電極連接。在根據本發明之半導體裝置中，因為基板1〇〇由聚合物形成，所以其應用領域可擴展。因為並非單獨地定義作用區域，所以可解決當在有限作用區域中形成電晶體時引起之問題。因為電耦接至半導體層114之著陸插塞在中間不插入額外儲存電極接觸的情況下直接連接至儲存電極，所以可降低接觸電阻。用於形成根據本發明之第一實施例之具有上述結構之 12 201135885 半導體裝置的方法如下。參看圖2A，在基板1 〇〇之上部部分形成隔離絕緣層 102。在此情況下，基板1〇〇可由矽基板形成。隔離絕緣層 102由氧化物材料、氮化物材料、碳化物材料或具有低介電常數之含碳聚合物形成。可藉由加熱爐管處理、化學氣相沈積（CVD )、物理氣相沈積（PVD )、旋塗或薄膜黏著而沉積隔離絕緣層i 〇2。可在沈積隔離絕緣層1 〇2後執行額外化學機械拋光 (CMP )，使得隔離絕緣層102具有平坦化表面。與藉由#刻基板形成裝置隔離層之習知技術相反，本發明之實施例無需對基板1 〇〇之蝕刻處理。根據習知技術，當蝕刻基板以形成裝置隔離層時，可在基板表面上形成斜面。基板之不均勻表面降低了半導體裝置之整合程度。因為本發明不藉由蝕刻基板來形成裝置隔離層，所以可將基板之表面均勻性保持於較高位準。因此，可達成較高整合。除矽基板外，基板100亦可由玻璃或聚合物形成。由聚合物形成之基板100具有更大可撓性。因此，根據本發明之實施例之半導體裝置不僅限於剛性裝置，且亦適用於各種類型之最終產品。亦即，根據本發明之實施例之半導體可用於廣泛範圍之用途。因為非矽基板不需要基板100 與導電層1G4之間的絕緣層，所以可省略形成隔離絕緣層 102之處理。參看圖2B，在隔離絕緣層1〇2上形成導電圖案iq4。此處，導電㈣104充當位元線。為了形成導電圖案1〇4, 13 201135885 在隔離絕緣層102上形成導電層，接著使用遮罩處理對其進行圖案化以形成導電圖案1〇4。在此情況下’可使用加熱爐管處理、Cvd、PVD或電鍍處理形成導電層。亦可使用鑲嵌處理圖案化導電層以形成位7L線。當導電層由易氧化或難以蝕刻之材料形成時可使用鑲嵌處理。用於位元線之導電層由諸如鎢或銅之材料形成。可進一步在隔離絕緣層1〇2與導電層1〇4之間形成阻障層。阻障層可由金屬（例如，丁i、Ta或M〇 )、金屬氮化物（例如，TiN、TaN或m〇N)、金屬氧化物或金屬碳化物形成。參看圖2C，在導電圖案1〇4上形成層間介電層1〇6。將層間介電層106用於定義將於後續處理中形成之位元線接觸。形成層間介電層1〇6以電隔離導電圖案1〇4與將在後續處理中形成之電晶體。層間介電層106可由氧化物材料、氮化物材料 '碳化物材料或具有低介電常數之含碳聚合物形成。可藉由加熱爐管處理、化學氣相沈積（CVD )、物理氣相沈積（pVD )、旋塗或薄膜黏著而形成層間介電層1 〇6。參看圖2D，蝕刻層間介電層1〇6以形成暴露導電圖案 104之接觸孔1〇8。參看圖2E及圖2F，在層間介電層106上形成導電層 109以便填充接觸孔1〇8 (圖2E) »在導電層1〇9上執行平坦化蝕刻處理或回蝕處理直至暴露層間介電層1〇6，且藉此在接觸孔108中形成接觸插塞110 (圖2F)。此處，接觸插 201135885 塞110為位元線接觸插塞。與習知技術不同，因為導電圖案 104及接觸插塞11 〇 (亦即，位元線及位元線接觸插塞）之形成方法不使用SAC處理，所以可防止由SAC處理引起之缺陷。接著，按如下處理形成電晶體。在此實例中，將凹入式閘極用於電晶體。根據本發明之電晶體不限於具有凹入式閘極，而是可修改為各種結構。參看圖2G，在包括位元線接觸插塞11〇之層間介電層 106上形成定義閘極區域之硬遮罩圖案ιΐ2。使用硬遮罩圖案112作為蝕刻遮罩來蝕刻層間介電層1〇6以形成凹部。移除硬遮罩圖案112。參看圖2H，在凹部及包括接觸才110之層間介電層上形成半導體層！ 14以定義閘極圖案凹部。絕緣層11 6 形成於半導體層114上且保形地形成於閘極圖案凹部内。在本實施例中，半導體層114由諸如Si、驗、Ge、Sic、Ga :二之材料形成。藉由諸如CVD s戈PVD或磊晶生長或原形= (ALD)處理之沈積處理以單-層膜或多層膜形式 :=導體層m。在半導體層114中（例如，閉極圖案凹幸仆其：表面）疋義通道區域。根據本發明，#需藉由圖案化基板100來形成作国例之作用「A成乍用£域（或裝置隔離區域）。本實施（作用區域不由圖牵可在不^U 案化處理而由沈積處理定義，且因此此，# γ 制的情況下容易地形成電晶體。因此，右在狹窄邊限條件 u 靠的穿置午下執仃處理，可獲得高度整合及可 15 201135885 可在半導體層114上執行熱處理或電漿處理，此熱處理可改良半導體裝置之特性以便更均勻地受控。接著，用p 型摻雜劑或N型摻雜劑摻雜半導體層丨丨4 ^ 因為離子不植入至基板1〇〇中而植入至半導體層114 中，所以在基板100中不形成接合區域。因此，離子植入無需遮罩處理，且可降低處理時間。此外，因為在基板中不形成接合區域，所以可防止接合區域處之漏電流。半導體層114之厚度為5.5 A至60 可在該厚度下最佳化半導體層U4之效能。可藉由堆疊1至12個矽原子層來獲得此厚度，其中矽之晶格常數為5 43 A。絕緣層116可為氧化物層或氮化物層。此外絕緣層116 可形成於半導體層114上，或藉由氧化或氮化半導體層114 而形成。在用於氧化或氮化半導體層114之方法中，可在氧、臭氧、氮氣氛或其組合氣氛下使用電爐管或快速熱退火（RTA )處理藉由擴散形成絕緣層11 6 β又，可使用cvd、 PVD或ALD由金屬氧化物、金屬氮化物或金屬碳化物形成半導體層114。參看圖21，在絕緣層116上形成電極層117 ^電極層 117¼供作為閘極電極層。藉由沈積諸如金屬（例如，鎢、銅、鈕或鈦）、半導體、矽化物及矽酸鹽之材料形成電極層 117。此外電極層117可由石墨薄膜形成。因為在絕緣層 116層上形成石墨薄膜，所以無需將電極層ι ΐ7隔離為個別閘極電極圖案之額外處理。 201135885 可在形成電極層117之前進一步形成阻障層（未圖示）。可使用金屬（例如，Ti、Ta或Mo ) '金屬氮化物（例如’ TiN、TaN或MoN )、金屬氧化物或金屬碳化物形成阻障層。可使用CVD、PVD、ALD或電鍍法形成阻障層及閘極電極層117 * 參看圖2J，為了將電極層117隔離為閘極電極圖案，在電極層11 7上執行回蝕或平坦化蝕刻處理直至暴露絕緣層116。當使用回蝕處理時，可使用絕緣層丨16作為蝕刻終止層來防止對半導體層114之損傷。因此’當執行回蝕時將對電極層11 7及絕緣層11 6具有不同#刻選擇性之材料應用為蝕刻反應物使得僅移除電極層11 7 °當藉由對電極層丨丨7執行平坦化蝕刻處理而形成閘極電極圖案118時，可使用對電極層117具有優良蝕刻選擇性之研磨液。參看圖2K ’形成能夠保護閘極電極圖案丨丨8及位元線接觸插塞110之罩蓋絕緣層12〇。在此情況下，罩蓋絕緣層

120可包括氧化物層或氮化物層。可使用CVD、PVD或ALD 由金屬氧化物、金屬氮化物或金屬碳化物形成罩蓋絕緣層 120 〇此外’可藉由氧化或氮化電極圖案118來形成罩蓋絕緣層120。在用於氧化或氮化電極圖案118之方法中，可在氧、臭氧、氮氣氛或其組合氣氛下使用電爐管或快速熱退火 (Rta)藉由擴散形成罩蓋絕緣層12〇。參看圖2L ’圖案化罩蓋絕緣層12〇及絕緣層丨〖6被圖 17 201135885 案化，藉此形成具有暴露半導體層114之孔洞的罩蓋絕緣層圖案1 22及絕緣層圖案。罩蓋絕緣層圖案1 22及絕緣層圖案116覆蓋閘極電極圖案118及位元線接觸插塞11〇,且暴露半導體層114之孔洞定義保留用於著陸插塞或儲存節點接觸插塞（未圖示）之區域。藉由用諸如金屬（例如，鎢、銅、钽或鈦）、半導體、矽化物或矽酸鹽之材料填充孔洞來形成著陸插塞。可進一步在著陸插塞與半導體層114之間形成阻障層（未圖示）。阻障層可由金屬（例如’ Ti、Ta或Mo)、金屬氮化物（例如，TiN ' TaN或MoN )、金屬氧化物或金屬碳化物形成。可使用C VD、P VD、ALD或電鍍形成阻障層及電極層117。儘管未圖示，在後續程序中將著陸插塞與儲存電極連接。根據習知技術，因為在閘極電極圖案丨丨8上形成位元線及儲存電極兩者，在與一者（例如，儲存電極）相比較低之水平面形成另一者（例如，位元線）。因此，需要至少兩個形成過程，且在較高水平面處形成之元件（例如，儲存電極）之接觸孔應被形成為具有較大深度。然而，在本實施例中，與習知技術相比，可除去若干遮罩處理且可以相對較小深度形成用於儲存元件之接觸孔。可實現生產成本之顯著節約以及顯著減少生產時間。下文中，將描述根據本發明之第二實施例之半導體裝置。、參看圖3,根據本發明之第二實施例之半導體裝置包括：基板200、形成於基板2〇〇上之導電圖案2〇4、形成於 201135885 導電圖案204上且包括凹部之層間介電層施、穿透層電層2〇6連接至導電圖案_之接觸插塞應、設在層間介電層206上之下丰導骽r + (或第二半導體）層210、形成於下半導體層210上以連接至接觸插塞2〇8之半導體層及絕緣層2M、形成於絕緣層214上之電極圖案216，及覆蓋電極圖案216及絕緣層214之罩蓋絕緣層圖案22〇。儘管未圖示，進—步穿過罩蓋絕緣層220設有連接至半導體層之著陸插塞。著陸插塞連接至儲存電極（未圖示）。與本發明之第一實施例的情況相，第二實施例揭示使用凹入式閉極之半導體裝置U，根據第二實施例之半導體裝置可使用除凹入式閘極以外的另一類型閘極。舉例而言，形成於平坦層間介電層2〇6上的平坦層間介電層 206及平坦閘極亦可適用。根據第二實施例之半導體裝置之結構元件與根據第一實施例之半導體裝置之結構元件具有相同特性，且因此參考圖丨之描述適當地省略其詳細描述。

用於形成根據本發明之第二實施例之具有上述結構之半導體裝置的方法如下。因為導致接觸插塞2〇8之形成的處理步驟與圖2A至圖2E中所展示者相同，所以省略其詳細描述。關於圖4A至圖4F，亦省略具有與圖2A至圖2L 中所展示的元件之參考數字相同之參考數字之元件的描述0 參看圖4A，層間介電層206形成於導電圖案2〇4上，導電圖案204形成於基板200上方且其間插入有絕緣層 202，且形成穿透層間介電層206而連接至導電圖案2〇4的 19 201135885 接觸插塞208。接著，在層間介電層2〇6與半導體層212之間形成下半導體層210。在層間介電層206上形成下半導體層21〇之一原因為促進將於後續步驟中形成之著陸插塞（或電容器著陸插塞）與半導體層2 12之電連接。舉例而言，即使當保留用於著陸插塞之區域中的半導體層212被過度蝕刻、損傷或甚至全部移除，但半導體層212與著陸插塞之間的電耦接可由形成於半導體層212下之下半導體層21〇確保，下半導體層210與半導體層212之側壁電接觸。可使用沈積方法（例如，CVD、PVD或ALD )或蟲晶生長方法形成下半導體層210。此外，在沈積下半導體層 210後，可執行熱處理或電漿處理。該處理可增強半導體裝置之特性以便均勻地受控。隨後，將離子植入至半導體層 210中以形成具有P型摻雜劑或具有N型摻雜劑之經摻雜的下半導體層210。參看圖4B，在下半導體層210之上部部分形成定義凹部之硬遮罩圖案（未圖示），藉由使用硬遮罩圖案作為触刻遮罩蝕刻下半導體層210以暴露層間介電層2〇6，且接著藉由使用經触刻之下半導體層210作為遮罩來触刻層間介電層206，藉此形成凹部。移除硬遮罩圖案。在層間介電層206上的凹部中及下半導體層21〇上順序形成半導體層212及絕緣層214。參看圖4C，在絕緣層214上形成電極層215。電極層 2 1 5為閘極電極層。 20 201135885 參看圖4D，使電極層215經受回钱或平坦化_處理直至暴露絕緣層214’因此形成電極圖案216。絕緣層214 可保護半導體層212免受由回蝕處理引起之可能損傷。參看圖4E及圖4F，形成能夠保護電極圖案216及接觸插塞208之罩蓋絕緣層218。圖案化罩蓋絕緣層218以形成具有暴露絕緣層214之渠溝的罩蓋絕緣層圖案22〇。渠溝定義經保留以形成著陸插塞（未圖示）之區域。在後續處理中形成著陸插塞以電連接至半導體層212。移除渠溝中之絕緣層214以暴露下半導體層21〇。半導體層2 12可能在形成渠溝或姓刻渠溝中之絕緣層 214之處理期間遭受損傷。然而，形成於半導體層212下之下半導體層210可確保半導體層212與著陸插塞（未圖示）之間的電接觸。本發明之半導體裝置提供一或多個以下優點：（1)無需定義作用區域之額外處理；（2)無需除閘極圖案外的作用區域；（3)無需形成儲存電極接觸線；降低著陸插塞之南度從而降低著陸插塞電阻；及無需形成接合區域。熟習此項技術者將顯而易見可在不偏離本發明之精神或範嘴的情況下對本發明做出各種修改及變化。因此，本發明意欲覆蓋屬於附加申請專利範圍及其等效物之範疇内的本發明之修改及變化。【圓式簡單說明】圖1為說明根據本發明之第一實施例之半導體裝置之 21 201135885 橫截面圖。圖2 A至圆2L為說明用於形成根據本發明之第一實施例之半導體裝置之方法的橫截面圖。圖3為說明根據本發明之第二實施例之半導體橫截面圖。之圖4A至圖4f為說明用於形成根據本發明之第二實施例之半導體裝置之方法的橫截面圖。【主要元件符號說明】 100 :基板 102 :隔離絕緣層 104 :導電圖案 106 :層間介電層 10 8 :接觸孔 109 :導電層 11 〇 :接觸插塞 112 :硬遮罩圖案 114 :半導體層 Π 6 :絕緣層 117 ·電極層 11 8 :閘極電極圖案 120 :罩蓋絕緣層 122 :罩蓋絕緣層圖案 200 :基板 22 201135885 202 :隔離絕緣層 204 :導電圖案 206 :層間介電層 208 :接觸插塞 210:下半導體（或第二半導體） 212 :半導體層 2 14 :絕緣層 2 1 5 :電極層 216 :電極圖案 2 1 8 :罩蓋絕緣層 220 :罩蓋絕緣層圖案 23

Claims

201135885 七、申請專利範圍： 1.一種半導體裝置，其包含：一形成於一基板上之導電圖案；一形成於該導電圖案上之層間介電層；一延伸穿過3亥層間介電層以接觸該導電圖案之接觸插塞；一設在該接觸插塞及該層間介電層上之半導體層；一設在該半導體層上之絕緣層；一設在該絕緣層上之電極圖案；及 -設在該接觸插塞之側面部分處之覆蓋相鄰的該電極圖案之上部部分的罩蓋絕緣層圖案。 2·如申請專利範圍第！項之半導體展置，其中該基板由玻璃或一聚合物材料形成。 3·如申請專利範圍第1 -石夕基板。項之何體裝置，其中該基板為 4. 如申請專利範圍第3項之半導體裝置，進一步包含一形成於絲板與該導電圖案之間的隔離絕緣層。 5. 如申請專利範圍第4項之半導體裝置，其中 ==化：料、—氮化物材料、-碳化物材料、，戈彳乍為具有一低介電常數一料。 #枓的具有碳之聚合物材 6. 如申請專利範圍第i項之半電層包括-氧化物材料、一氮化、間介或-作為具有-低介電常數之一材料反化物材料’ 材抖之具有碳之聚合物材 24 201135885 料。 1項之半導體裝置，其中該導電圖 1項之半導體裝置，其中該導電圖 7.如申請專利範圍第案包括一位元線。 8.如申請專利範圍第案包括鎢或銅。 9.如申請專利範圍第1項層包括 Si、SiGe、Ge、SiC、之半導體裝置’其中該半 Ga 或 As。導體 10.如申請專利範圍體層具有5.5 A至60人第1項之半導體裝置，之一厚度。其中該半導 11. 如申請專利範圍第Μ之半導體裝置，其中該半導體層包括由一單層膜組態之一矽原子層。 12. 如申請專利範圍第1項之半導體裝置，其中該半導體層包括由一多層臈組態之一矽原子層。 13. 如申請專利範圍第1項之半導體裝置，其中該電極圖案包括-金屬材料 '一半導體材料、一矽化物材料或一矽酸鹽材料中之任一者。 14.如申請專利範圍第1項之半導體裝置，其中該電極圖案包括石墨薄膜。 15.如申請專利範圍第1項之半導體裝置’進一步包含·· 一接觸該半導體層之著陸插塞，其設在該罩蓋絕緣層之侧面部分β 16. —種半導體裝置，其包含：一形成於一基板上之導電圖案；一形成於該導電圖案上之層間介電層； 25 201135885 一延伸穿過該層間介電心接觸該導電圖案之接觸插塞；一設在該接觸插塞及該層間介電層上之下半導體層；一設在該層間介電層及該下半導體層上之半導體層；一 a又在該半導體層上之絕緣層；一 §免在該絕緣層上之電極圖案；及一設在該接觸插塞之側面部分處之覆蓋相鄰的該電極圖案之上部部分的罩蓋絕緣層圖案。 17. 如申請專利範圍第16項之半導體裝置，其中該下半導體層包括 Si、SiGe、Ge、SiC、Ga 或 As。 18. 如申請專利範圍第16項之半導體裝置，進—步包含：匕接觸該下半導體層之著陸插塞，其設在該罩蓋層之側面部分。％ 19. 一種製造一半導體裝置之方法，該方法包含：在一基板上形成一導電圖案；在該導電圖案上形成一層間介電層；形成一延伸穿過該層間介電層以接觸該導電圖案之接觸插塞；在該接觸插塞及該層間介電層上形成一半導體層；在該半導體層上形成一絕緣層；在該絕緣層上形成—電極圖案；及在接觸插塞之側面部/分處形成一t蓋相冑的該電極圖案之上部部分的罩蓋絕緣層圖案。 26 201135885 19項之方法，該方法進一步包 20.如申請專利範圍第含：在該基板上形成一隔離絕緣層。 19項之方法，其中藉由一鑲嵌處 19項之方法，其中形成一導電圖 2 1 ·如申請專利範圍第理執行形成一導電圖案。 22.如申請專利範圍第案包含：在該基板上沈積一導電材料；料上形成一光阻圖藉由曝光或顯影處理在該導電材案；及藉由使用該光阻劑圖案作為一餘刻遮罩來敍刻該導電材料。 23. 如申請專利範圍第19項之方法，在形成該接觸插塞後，進一步包含：在該層間介電層之-上部部分處形成一硬遮罩圖案；及藉由使用該硬遮罩圖案作為一蝕刻遮罩來蝕刻該層間介電層以形成'一凹部。 24. 如申請專利範圍第19項之方法，其中藉由化學氣相沈積、物理氣相沈積或原子層沈積執行形成一半導體層。 25. 如申請專利範圍第19項之方法，在形成一半導體層後進步包含對該半導體層執行熱處理或電漿處理。 26. 如申請專利範圍第19項之方法，在形成一半導體層後，進一步包含將離子植入至該半導體層中。 27 201135885 27‘如申請專利範圍第19項之方法，其中藉由化學氣相 Λ積物理氣相沈積或原子層沈積執行形成一絕緣層。 28. 如申請專利範圍第23項之方法，其中形成一電極圖案包含：在該絕緣層上形成一電極層；及對該電極層執行一回蝕或平坦化蝕刻處理。 29. 如申凊專利範圍第28項之方法，其中藉由使用該絕緣層作為一蝕刻終止層而對該電極層執行一回蝕處理可移除該電極層。 30. 如申請專利範圍第19項之方法在形成一罩蓋絕緣層後，進一步包含藉由使用該覆蓋絕緣圖案作為一遮罩來移除該半導體層上之該絕緣層。 31. 如申請專利範圍第3〇項之方法，在移除該絕緣層後，進一步包含形成接觸該半導體層之設在該罩墓絕緣層之側面部分處之著陸插塞。 32. —種製造一半導體裝置之方法，該方法包含：在一基板上形成一導電圖案；在s玄導電圖案上形成一層間介電層；形成一延伸穿過該層間介電層以接觸該導電圖案之接觸插塞；在該層間介電層上形成一下半導體層；在該接觸插塞及該下半導體層上形成一半導體層；在該半導體層上形成一絕緣層；在該絕緣層上形成一電極圓案；及 28 201135885 在接觸插塞之側面部分處形成一覆蓋相鄰的該電極圖案之上部部分的罩蓋絕緣層圖案。 33. 如申請專利範圍第32項之方法，其中藉由化學氣相沈積、物理氣相沈積或原子層沈積執行形成一下半導體層。 34. 如申請專利範圍第32項之方法，在形成一下半導體層後進步包含對該下半導體層執行熱處理或電漿處理。 35. 如申請專利範圍第32項之方法，在形成一下半導體層後，進一步包含將離子植入至該下半導體層中。 36. 如申請專利範圍第32項之方法，在形成該下半導體層後，進一步包含：在該層間介電層之一上部部分中形成一硬遮罩圖案；及藉由使用該硬遮罩圖㈣為一 Μ㈣罩來蚀刻該下半導體層及該層間介電層以形成一凹部。 37. 如申請專利範圍帛則之方法，在形成一罩蓋絕緣層後’進-步包含藉由使用該罩蓋絕緣圖案作為—遮罩來執行清洗以移除該絕緣層及該半導體層。 38. 如申請專利範圍第37項之方法，在移除該絕緣層及該半導體層後，進-步包含形成—連接至該下半導體層之著陸插塞。八、圖式： (如次頁） 29