TW200525672A - Electrostatic discharge protection circuit - Google Patents
Electrostatic discharge protection circuit Download PDFInfo
- Publication number
- TW200525672A TW200525672A TW093141317A TW93141317A TW200525672A TW 200525672 A TW200525672 A TW 200525672A TW 093141317 A TW093141317 A TW 093141317A TW 93141317 A TW93141317 A TW 93141317A TW 200525672 A TW200525672 A TW 200525672A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrostatic discharge
- circuit
- discharge protection
- input terminal
- line
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000003094 microcapsule Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 45
- 230000004048 modification Effects 0.000 description 29
- 238000012986 modification Methods 0.000 description 29
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000005611 electricity Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000707 layer-by-layer assembly Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Description
200525672 15863pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明涉及一種包含積體電路的電子電路之靜電放電 保護電路。 【先前技術】 積體電路之微細化每年都在進步中，伴隨此而來的是 電晶體等的半導體元件的靜電破壞電壓（dectr〇static breakdown voltage)較低，對付靜電破壞或靜電放電 (electrostatic discharge)(以下簡稱為ESD)之保護電路變成 很重要。對付ESD所需的保護特性是由種種已公開的試驗 規格來規定，人體模型(Human Body Model，HBM)，機器 模型(MM)和充電元件模型(Charged Deviee M()del，cDM) 對應於各別的製品而適用上述之保護特性。上述規格涉及 施加ESD時的保護性能且在通常的積體電路動作時進行 設計’以滿足各別的製品所適用的規格。 使叉保護的内部電路進行通常動作時，ESD保護電路 顯示一種高的阻抗，該保護電路最好是操作成像，，不存在，， 樣以進行動作。一方面，靜電(staticelectrici以)施加至電 源或輸入鳊時，ESD電路動作成一種低阻抗電路，以使靜 電放電，且進行必要的動作使不會施加一種足以破壞内部 電路的電壓。 在形成ESD保護電路所用的保護元件中，其構成須設 計成例如可利用二極體的反方向耐壓_，利用順方向形成時 的電壓-以及利用閘流體(Thyristor)的多種物件等等，且使 200525672 15863pif.doc 用各種元件以便在所定的電壓以下時進行高阻抗動作，在 所定的電壓以上時進行低阻抗動作。 例如，特表 2000-510653 號公報(Published Japanese translations of PCT international publication 2000-510653) 中，就ESD保護元件而言，以電感器或輸送線元件 (transmission line element)作為1對L型電路，對該對L型 電路作多重的串接(cascade connection)且同時將電感設計 成Z=(Lout/Cout)。精由使用此種分佈型(distributed)靜電 放電保護電路，則即使在高頻元件中亦可提供頻寬不會減 小的ESD保護元件。 如上所述，在未施加ESD時該ESD保護電路雖然顯 示高的阻抗，但實際上存在著漏電流或寄生電抗(reactance) 而流著微小的電流。特別是對高速脈波信號或高頻信號而 言，主要是由於顯不出電容性(capacitive)的寄生電抗，此 時因為本來應是高阻抗的ESD保護電路的阻抗變低，則合 有經由該ESD保護電路而使内部電路+所傳送的信號^ 壓變低關題。這成為該電路的動作頻率或高速應答特性 受限制駐因。因此，對高速、高鱗信號而言，須力求 信號劣化少的ESD保護電路。 【發明内容】 本發明第1外觀所屬的ESD伴罐Φμ 侏覆電路之特徵如申請專 利範圍第1項所示。 了又甲月哥 本發明第2外觀所屬的ESD保護電路具備： 第1電源線，其供應電源電壓， 〃 · 200525672 15863p!f.doc 第2電源線，其連接至接地電位， 電源線和 電源線和 内部電路，其具有内部輸入端且連接至第1 第2電源線， 雙向性的靜電放電保護元件，其連接至第j 第2電源線之間， 第Ϊ與第2的一方向性靜電放電保護元件，其以 方式連接至第1電源線和第2電源線之間， 一直列 外部輸入端，其供給外部信號， 第1電感器，其連接在該外部輸入端和該第丨與 的一方向性靜電放電保護元件的連接節點之間，以及、弟2 第2電感器，其連接在第！與第2的一方向性靜 電保護元件的連接節點和該内部輸入端之間。 电敌 本發明第3外觀所屬的半導體積體電路包含： 半導體基板， 基準電位線，其形成在該半導體基板上， 輸入端，其形成在該半導體基板上且接收外部輸入俨 號， 。 輸出端，其形成在該半導體基板上且經由輸送線而與 輸入端相連接，該輸出端供給内部輸入信號， 濾波器電路，其介於輸送線之間，該濾波器電路包含： 至少1個電感n，其介於該輸人端與輸出端之間的輸送線 之，’且在该至少1個電感賴充成多個械ϋ時這些電 感恭疋以直列方式相連接；以及至少丨個靜電放電保護元 件’其連接在該輸送線和該基準電位線之間，且該滤波器 200525672 15863pif.doc 電路在該輸入端和輸出端之間是以對稱形式構成等效電 路，以及 内部電路，其由該輸出端被供給内部輸入信號。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 依據以下所述的本發明的實施形式（emb〇cjiments)， ESD保護電路中電感器係連接至ESD保護元件，以補償其 中之寄生電容之電抗且同時藉由已連接的電感器和保護元 件來構成濾波器，則對於高速、高頻信號而言可實現一種 信號劣化很少的ESD保護電路。 以下將參照圖面來各別說明本發明的實施形式。 (复丄^施形式） 圖1係綠示第1實施形式的ESD保護電路的電路圖。 該保護電路是由ESD保護元件卜電感H 7、8，輸入端 17 ^以及連接至内部電路20的輸出端21所構成。又，輸 入端17例如才目當於積體電路裝置中的外部端子，實際上由 為輸出端，因此雖然正確而言是-種輸出端，但就 電電壓所施加的端子之意義而言仍稱為輸入端。 元件。田保護元件中使用NM0SFET之保護 裡所明 ggNMOS (gate grounded NMOS)的 端34相\|=33作為其中-端，與閘極端31和基體 連接的源極端32作為另一端，因此共有2端。保 200525672 15863pif.doc 護元件特性疋利用一種作為源極、汲極之n+擴散層29和p 井(well)區域28所形成的寄生雙載子(bip〇]ar)電晶體的切 換特性來達成。又，圖2中，27是p基板，30是閘極絕緣 層（dielectric layer)，31a是閘極，41是淺溝渠隔離(sti、， 8_(^11^&15()1&()11%件分離(1域。圖3係圖2的平 面圖。以兀件分離區域41所圍繞的元件區域是以通常的積 體電路中所使用的小信號M〇SFET的數百倍的面積來設 計，其在積體電路中的伯有面積因此變大。又，圖2相合 於沿著圖3的Π-ll線的切面圖。 如圖4所不，ESD保護元件中亦可使用閘流體。p美 板27中形成p井28和n井39。淺溝渠隔離(sti)元件分ς 區域41所區分的表面區域中選擇性地形成η+層29和 層:由η井區域39中所形成的寄生卿電晶體叫 體成= 生啊電晶體％來形成一種寄生閘流 L β弟極端’ 43是第2閘極端，36是陽極，37 =虽’陽極36和陰極37的2端用作ESD保護元件的端 圖5係ESD保護元件的平面圖，元件分離區域4 區/刀的區域中以並列方式形成p+區域4〇，n+區域2 區域4Ύ區域29。藉由電晶體使元件數增加，所= ^積亦變大。又’圖4相當於沿著圖5的削乂線的切面 =圖6〜9所示’ ESD保護元件中亦可使用二極體。 又’這些圖中在與圖4同—位置時設有相同的參考符號。 200525672 15863pif.doc 3二二的P基板27中形成n ’ 39，STI元件分離區域 、+品刀的表面區域中選擇性地形成p+層仙，n+層29。 I和n井％之界面的PN接合來形成二極體。圖 7疋其概略平面圖’阳元件分離區域 以並列方式形成作域29，〆區域4G，n+區域29。又戈中 圖6相當於沿著圖7的㈣線的切面圖。 圖7中軸二極體形成在η井中，但亦可使用p井來
3 的p基板27中形成p井39，STI元件分韻 f域1所區》的表祕域巾卿性地戦p+層40， θ3和p井28之界面的™接合來形成二極體。 ，疋其概略平面圖，STI元件分離區域41所區分的區域 中以並列方式形成〆區域4〇，n+區域2 一 圖8相當於沿著圖9的vm_vm線的切面^/ 又 然而’ ESD倾元件丨的躲在輸人端17中施加内 :電=20通常動作用的電壓時會顯示高的阻
，關閉㈣狀態。一方面，輸入端17中在形成咖 =二電壓時會顯示一種極低的阻抗特性 為導通(ON)狀態。 $ ESD保護元件的動作中雖然以導通狀態為主體，但本 ^施形式中該ESD保護元件亦可處理未進行該保護動作 日夺的關閉狀態陳缺善。ESD倾元件在關閉狀態時可 颂不出如圖1G所示的等效電路中所示的寄生電容。因此， 圖1在等效電路上能以T型LC電路來表示，如圖u所示。 該電路構成是-種傾驗ϋ的基本構成魏。絲應於 11 200525672 15863pif.doc 寄生電容值來設計電感L，則可設計成低通濾波器或帶通 濾、波器。 例如，若設計成低通濾波器，則所通過的頻帶在與esd =護元件所造成的寄生電容單獨存在時的情況相比較時可 设計成較廣。圖12是在1個ESD保護元件連接至輸入端 1接地電位之間的情況下該内部電路的輸入阻抗的二 端所生成的輪出電壓被計算時用的等效電路。在本發明的 第^實施形式中，圖13同樣是内部電路的輸入阻抗心的 一％所生成的輸出電壓被計算時用的等效電路。 此處，ESD賴元件丨的寄生電容成為
中的電感（7、8)成為0·6ηΗ時的輸出電壓v〇J =的，阻抗(25)Zs和内部電路2〇的輸入阻抗& 成為0Ώ，父流電堡源的vs成為 V⑽成為有效值）。成為2V(有效值）’輸出電壓 气圖12，13所算出的輪出電壓v〇m以盘内部電 :广乍頻率相對應的方式所顯示的圖解。如圖14的長： 低下。相對於此，本發_第輸出糊余徐地 若超過_z，貞^=崎為止財不會往下降， 因此，第1實Hi顯示出急速下降的特性。
型的遽波器電路構成，則於娜保護電路是以T 使輸出電屋在頻率的择力= 賴元件的寄生電容可 叫加和減低都可大大地減輕。 12 200525672 15863pif.doc 又，濾波器電路包含：2個電感器，其以直列方式連 接在輸入端17和輸出端21之間；以及〗個£81)保護元件， 其連接在輸人端17和輸出端21之_輸送線(配線， =erc_ection)和基準電位(此時是接地電位)之間，該爐波 益電路在輸人端和輸出端之間是以對稱方式構成。由於此 一原因，内部電路20的輸人阻抗成為50Ω日夺，由輸入端 17所看_輸人峨可為观。
^就像前述的特表20㈨-510653號公報的保護電路一 ，，ESD保護元件和電感作為丨對的L型電路，就髮 =型電路以多重方式串接(C嶋de eGnneetk)n)而成辦 t路而言，若進行同樣的計算以作為比較例時，如圖Γ 二虛線所* ’在和本發_電路比較時，補償該輸出； 算用I所得的效果相當小。又，圖43中顯示該比較例的言-、等效電路。该電路在輸入端17和輸出端21之間启 残3稱。又，該比較例的計算中是使ESD保護元件和^ 成為i個構成，寄生電容由於與上述的比較而射
比上V,感則作成1 nH。因此，本發明在與該比較_ 乂時效果大大地不同，此點顯示本發明的有用性。 圖1 —種較第1實施形式更實際的電路構成| VDn的電路中追加電源端VDD 18和接地端vss i9 此如和電感17,8之接點之間追加第2保護元件2。区 輪入端17 * VSS端19之間不只施加㈣ 和VDD㈣即使施加咖時亦可成為有效。 右圖15的電路圖以等效電路來描述，則成為圖1所开 13 200525672 15863pif.doc 者，ESD保護元件】是以插入至輸送線和基準電位(vss 或VDD)之間的形式來表示。 圖44係第1實施形式的靜電放電保護電路實裝在積體 電路中時的模式的切面圖。半導體基板27上以絕緣方式形 成該輸入端17，電感器7、8和輸出端21。ESd保護元件 例不出二極體的情況。參考符號20表示被保護電路所在的 内部電路。
(ΛΛΛΜΜΑ) 圖16係繪示第2實施形式的之eSD保護電路的電路 圖。第2實施形式是第丨實施形式之變形例，其使圖工的 τ i電路的#又數增加。即使在此種構成中，輸出入端η， 21之間仍具有對稱形。圖16的電路的頻率特性在與圖i 比較時更可擴大至高頻的方向中。以下將詳細說明頻率 性。 、
圖17顯示相對輸出電壓的動作頻率特性 性’ ^係比較4個情況下的情形。即，若不能由電感㈣ f補侦’則相對於如圖i所示在由咖保護元件i和電感 器7、8所構成的T型電路是！段時，如_ 16所示在由Esi 保護元件1、2和電感器7、g、9所構成的τ型電路是: 段構成時以及對圖16更追加i個咖保護元件，】個臂 感器所形成的T型電路是3段構成時(圖中 的輸出電壓特性相比較後的結果。伴隨著段數的增加，°勒 然電壓低下已被補償的該鮮變高，但該頻率以上時輸d 電壓仍可看見急速下降的躲。段數是偶數或奇數時射 14 200525672 15863pif.doc 都不會產生不同。 其次，圖】的電路_ 抑 ηΗ變化至】ηΗ為止時 ^ 8的電感由0 ηΗ以〇 2 19是其特性的6〜UGHz二出電壓特性顯示在圖18中。圖 頻側的輸出電壓掸Λ 的擴大圖。若電感增加，則高 則高頻側的輪出;她;賞，=電感過大， 望的頻率範圍、 ”、、也低下。因此，藉由所期 在。圖20是圖〗6所-=規格可了解電感的最適值的存 由⑽Η以0.2=6：^的72段Τ型時的電感器8的電感值 感器8的電感在= ηΉ為丘時的輸出電屢特性。電 可成為近似;j，. η &即使在20GHz中該輸出電>1仍 波，，(ripp】e)之下隊 从至15 GHz附近可看到所謂，，漣 低，漣波變小。、二電f增加，則料所示的頻率較 得到所期望的特性時^ 則若使尖峰頻率最適化以 成。= 的實施形式更實際的電路構
的電路中追加電源端VDD 18和卿I 因此，輸的二端之間追加第2保護元件3、4。 輸入端L ^端19之間不只施加咖時有效， 之間施加時亦會成為有效。 α 21的電路圖若料效電路來描酬成純Μ，娜 的形式來 =^輸_礙_^伽)之間 施开ϋ是第2實施形式的變形例’其是圖16所示的實 /式中第1保護元件1以ESD保護用的電容1〇來置換 15 200525672 15863pif.doc 後2電路。使用電容以取代面積較大的ESD保護元件，則 可減少，且同時可得到一種與圖16的實施形式 端之門^。I圖22的保護電路在等效電路中在輸出入 鈿之間形成對稱形式。 的雷是—種較上述變形例更實際的電路構成。圖22 加電源端VDD 18和接地端vss 19，電源端 t卜仏、遵疋件8、9的連接點之間追加第2保護元件2。 =端輸 =17和VSS端19之間不只施加ESD時有效， 又，圖M ^ VDD端18之間施加ESD時亦可成為有效。 ESD ^ ^電路圖若轉效電路來贿，縣為圖22。 之間的形式1=插入至輸送線和基準電位(vss或卿) 伴護在f 1和第2實麵式巾爾—和腳 ft: 型濾、波器作為基本形式，將該基本形式連接 夕又，且藉由適切地選取電感器 低通滤波器的上限頻率。因此，可實現頻 ESD保護電路。 ①权无別還見的 (θ實施形式、 闯f24縣發明第3實削Μ的ESD偏蔓電路的電 ，二輸入端17連接著咖保護元们的-端及電感器7 ==’電感益7的另-端連接著挪保護元件2的一端 及輸出端2卜輸出端21連接著内部電路2〇。各 保護元件1、2的另一端連接至基準電位。 上述的構成中2個ESD保護元件和⑽電感器連接成 16 200525672 15863pif.doc π型，輸入端17和輪出端21之間成為對稱形式。即使在 此，構成中，仍可藉由適切地設計電感值，以作為低通型_ 或帶通型濾波器而動作，於是可大幅地補償ESD保護元件 的寄生電容所造成的輪出電壓的下降。 圖25顯示一種較第3實施形式更實際的電路構成。圖 24的電路中追加電源端VDD 18和接地端VSS 19,電源 VDD和電感H 7的二端之間追加帛3、帛4保護元件3、:。、 因此’輸入端17和VSS端19之間不只施加ESD時有效， 輸入端17和VDE>端18之間施加ESD時亦可成為有效。 又，圖25的電路圖若以等效電路來描述，則成為圖24。 ESD保護元件1、2是以插入至輸送線和基準電位 或VDD)之間的形式來表示。 圖26係第3實施形式的第1變形例的ESD保護電路 =電路圖。即，輸入端17連接至ESD保護用的電容元件（電 容器）1〇的-端和電感器7的一端。電感器7的另1 = 接至ESD保護元件丨和輸出端21。電容器1〇和保護元 1的各別的另一端連接至基準電位。 …第1變形例相當於圖24巾連接至輸入端17的咖保 件1置換成電容器1〇後的情形。此時，電容器川作 為靜電破壞保護元件㈣作。以電容絲取代面積已變大 的ESD保護兀件巾的1個，這樣可得Ρ卜種與® 24的者 施形式同樣的效果。 m 圖27中顯示一種較第1實施形式更實際的電路構成。 圖26的電路中追加電源端VDD 18和接地端VSS 19，電 17 200525672 15863pif.doc 源卿和輸入端17之間追加電容器u，電源 内 部電路20的輸出端21之間追加第2保護元件2。 輸入端17和VSS端19之間不只施加ESD時有六文 丨二 端17和VDD端18之間施加ESD時亦可成μ 5 圖27的電路圖若以等效電路來描述，則成為圖％。哪 保護元件卜2是以插入至輸送線和基準電
VDD)之間的形式來表示。 Μ » A 圖28係第3實施形式的第2 __ _。哪保護元件1、2使用不同的保護=電： 此，寄生電容在各別的ESD賴元件巾是不綱之情況 :、皇i路設計會受到限制，但第2變形例中電容器10並列 的esd保護元件2時’則可使電路設 第2保護元件2和電容器ι〇的並列電路 唐：d月匕上作為保護兀件用的1個電容器等效而可考 慮成輸入知17與輸出端21之間的_種對稱形式。 t 3實施形式的第3變形例的保護電路 護元件Η使用不同的保護元件，其 且在7的電感受到電路設計上 =!=!以適當的參數來設計是因難的，但在第-3 广：歹：谷器10矛口 11並列連接至各別的ESD保護元件 卜2’則可增加電路設計的自由度而使設計容易。 圖30係第3實施形式的第4變形例的esd保護電路 姑電路圖肖第3變形例不同，但由於電容器W並列地連 接至輸入端17側的ESD保護元件】，則可得到一與第3 18 200525672 15863pif.doc I形例相同的效果。即使在第丨至第4變形例中，亦可 $等效電路中在輸人端17和輸出端21之間存在著· (差一4實施形式、 圖3i係第4實施形式的湖偏蔓電路的電 豆 相虽於圖24中所示的第3實施形式的 ： 加的情況。輸入# 17連接著第！佯護元的域增 器7的—㈤^〜 凡件1的—端和電感 mi感益7的另一端連接至第2保護元件2的 i t感11 8的—端。電感11 8的另—端連接至第3保 護^ ί T3内部電路2G所連接的輸出端2卜各保 牛2、3的各別的另一端連接至基準電位。 佯使在上述的構成中，輸人端17和輸出端21之間的 式構成’和第3 一： 的電示較第4實施形式更實際的電路圖。圖3! 和電31 VDD18和接地端vss 19,電源娜 5、/。® th於的—端之連接點之間追加帛2保護元件4， 時有 ’輸入端17和VSS端I9之間不只施加咖 咖^蔓^：^和VDD端18之間施加剛時亦可使 示。4力月"成為有效。又，圖32的等效電路如圖31所 的電彡式料丨變洲的孤保護電路 第3保護树3成^^^件2 1G來置換’ 戏局弟2保護元件2。 200525672 15863pif.doc 在上述的電路構成中，ESD保護元件丨、2 ^ 容成為〇.4pF ’電感器7、8的電感成為〇 3咕、j電 的電容成為1.3PF時的計算值顯示在圖34中。一 作為比較例的只有〇.4pF的ESD保護元件的特* θ。同、員不 的保護電路中輸出電壓在頻率14〜18GHz時都' ° Θ 33 顯示帶通型的雜。此種雜錢以先前的輪送線路型: 構成和設計方法(例如，圖42)來實現，但以 開始即可實現。 貫苑形式一 圖35係第4實施形式的第2變形例的ESD保護電路 的電路圖。圖31中，第1、第3保護元件1、3置換成各 別的靜電破壞保護用的電容器10、Η。使用電容器以取代 所需面積較大的ESD保護元件，這樣可使所需要的面積減 乂'，同時可付到一種與圖31的實施形式相同的效果。 圖36係第4實施形式的第3變形例的ESD保護電路 的電路圖。圖31中，第1、第2保護元件1、2分別以eSd 保護用電容器10、11來構成。即使以此種構成亦可得到/ 種與圖31的實施形式相同的效果。 圖37係第4實施形式的第4變形例的ESD保護電路 的電路圖。圖31中，第2、第3保護元件2、3以各別的 靜電破壞保護用的電容器10、11來置換。即使以此種構成 亦可得到一種與圖31的實施形式相同的效果。 圖38係第4實施形式的第5變形例的ESD保護電路 的電路圖。圖31中，第1保護元件1以電容器10來置換。 即使以此種構成亦可得到一種與圖31的實施形式相同的 20 200525672 15863pif.doc 效果。 圖39係第4實施形式的第6變形例的esd保護電路 的電路圖。圖Μ中，第3保護元件3以電容器⑴來構成。 即使以此種構成亦y得到—種朗31的實施形式相同的 效果。又，第1至第6變形例的保護電路在以等效電路表 不時亦能在輸出入之間存在著對稱形式。 (應用例） 此處，就本發明的ESD保護電路的應用例來說明。 作為高速I/O電路的ESD保護電路時，如圖4〇，41 中所示存在-種方法，其使二極體45連接至輸人端17和 電源端VDD 18之間’二極體44則連接至輸入端17和接 地化VSS 19之間’且電源端VDD 18和接地端之 間設有ESD保護元件1〇〇。 此處之二極體45、44可達成使輸入端17所施加的靜 電逃到電源VSS或接地餘VDD的效果，#由所施加的 靜電的極性’此時由於可使放電的方向（突增電流的方向） 改變，則稱此為電流導引（currentdirect)。此時，電流流至 二極體44、45時’通常使用二極體_方向特性。 圖4〇中顯示該輸入端17和電源端VDD以之間施加 ES，時的突增(surge}電流路徑，短虛線是輸入端η施加正 電Κ+)時的情形’長虛線是輸人端17施加貞電壓㈠時的 It幵y圖41中顯示該輸入端17和接地端VSS 19之間施 加ESD時的電流路徑’短虛線是輸入端17施力口負電壓㈠ 時的情形’長虛線是輸人端17施加正電壓⑴時的情形。 21 200525672 15863pif.doc 在此處之圖40 又 〜丨月况卜，作馮ESD保護元件1〇〇 必要使用雙方向都可放電的元件，但例如亦能藉 由問流體構造的保護元件和二極體構造的倾元件以反向 並列連接等的方式來實現。 圖42係圖15的實施形式的保護電路適用於上述輸入 電路時的電路圖。此時，作為ESD保護元件i、2時係使 用二極體構造的物件，以設計該圖4G或圖41中所記載的 二極體二極體44、45的功能，同時VDD和vss之間附加 雙向性的ESD 呆護元件1〇〇。藉由此種構成，則對高速、 南頻"ia號而a可實現信號劣化較少的ESD保護電路。 因此’依據本發明的實施形式，藉由適當地選擇電路 的確定數目，則可容易地共同達成低通型和帶通型的特 性。又，全部的實施形式中，電感器可以輸送線路或金屬 配線來構成。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1係繪示第1實施形式的之ESD保護電路(T型）的 電路圖。 圖2係繪示本發明的實施形式中所使用的ESD保護元 件的切面圖。 圖3係繪示本發明的實施形式中所使用的ESD保護元 22 200525672 15863pif.doc 件的平面圖。 圖4係繪示本發明的實施形式中所使用的另一 ESD保 護元件的切面圖。 圖5係繪示本發明的實施形式中所使用的另一 ESD保 護元件的平面圖。 圖6係繪示本發明的實施形式中所使用的又另一 ESD 保護元件的切面圖。 圖7係繪示本發明的實施形式中所使用的又另一 ESD 保護元件的平面圖。 圖8係繪示本發明的實施形式中所使用的又另一 ESD 保護元件的切面圖。 圖9係繪示本發明的實施形式中所使用的又另一 ESD 保護元件的平面圖。 圖10係顯示一種與ESD保護元件等效的電容。 圖11係圖1的電路以等效電路來表示時的圖解。 圖12係只使用ESD保護元件的保護電路的輸出電壓 計鼻用的電路圖。 圖13係第1實施形式的保護電路的輸出電壓計算用的 電路圖。 圖14係第1實施形式的保護電路的輸出電壓的頻率特 性在與只有ESD保護元件的先前電路的輸出電壓的頻率 特性相比較下的圖解。 圖15較第1實施形式更具體化的電路圖。 圖16係繪示第2實施形式的ESD保護電路(多段T型） 23 200525672 200525672 的電路圖。 圖17係τ
電壓頻率 圖20係圖16的2段型保護電 —出電壓的頻率特性的電感 11GHz的部份的擴大圖。 .型保護電路的輸出電壓的頻率特 性的電感值依存性的圖解。 圖21係較第2實施形式更具體化的電路圖。 圖22係第2實施形式的第1變形例的ESD保護電路 的電路圖。 圖23係較第2實施形式的第1變形例更具體化的電路 圖。 圖24係第3實施形式的ESD保護電路(π型）的電路圖。 圖25係較第3實施形式更具體化的電路圖。 圖26係第3實施形式的第1變形例的ESD保護電路 的電路圖。 圖27係較第3實施形式的第1變形例更具體化的電路 圖。 圖28係第3實施形式的第2變形例的ESD保護電路 的電路圖。 圖29係第3實施形式的第3變形例的ESD保護電路 的電路圖。 圖30係第3實施形式的第4變形例的ESD保護電路 200525672 15863pif.doc 的電路圖。 圖31係第4實施形式的ESD保護電路(多段π型）的 電路圖。 圖32係較第4實施形式更具體化的電路圖。 圖33係第4實施形式的第1變形例的ESD保護電路 的電路圖。 圖34係圖33的π型保護電路的輸出電壓的頻率特性 在與只有ESD保護元件的先前之保護電路的頻率特性相 比較下的特性圖。 圖35係第4實施形式的第2變形例的ESD保護電路 的電路圖。 圖36係第4實施形式的弟3變形例的ESD保護電路 的電路圖。 圖37係第4實施形式的第4變形例的ESD保護電路 的電路圖。 圖38係第4實施形式的第5變形例的ESd保護電路 的電路圖。 圖39係第4實施形式的第6變形例的ESD保護電路 的電路圖。 圖4〇係說明本發明的應用例的動作用的輸入保護電 路的電路圖。 路的係說明本發明的應用例的動作用的輸入保護電 圖。 圖42 1¾ 恭圖15的實施形式適用於圖40(41)的保護電路 25 200525672 15863pif.doc 時的電路圖。 圖43係圖14的比較例（先前範例）的計算用的等效電 路圖。 圖44係具備本發明的靜電放電保護電路的半導體積 體電路的模式的切面圖。 【主要元件符號說明】 1 ESD保護元件 2 第2保護元件 3，4 第3，4保護元件 5，6 保護元件 7，8，9 電感器 10，11 電容器 17 輸入端 18 電源端VDD 19 接地端VSS 20 内部電路 21 輸出端 25 阻抗 26 電源 27 P基板 28 p井區域 29 n+擴散層 30 閘極絕緣層 31 ^ 31a 閘極
26 200525672 15863pif.doc
32 源極端 33 汲極端 34 基體端 36 陽極 37 陰極 38 pnp電晶體 39 η井區域 40 Ρ+層 41 淺溝渠隔離(sn)元件分離區域 42 第1閘極端 43 第2閘極端 44，45 二極體 100 ESD保護元件 27
Claims (1)
- 200525672 15863pif.doc 十、申請專利範圍： 1·一種靜電放電保護電路，包括： 輸入端； 被 輸出端，其經由輸送線而與輸入端相連接且連接至 保護電路；以及 濾波器電路，其介於輸送線之間，該濾波器電路包含： 至少1個電感器’其介於該輸入端與輸出端之間的輪送線 之間’且在該至少1個電感器擴充成多個電感器時這些電 感器是以直列方式相連接；以及至少丨個靜電放電保護元 件’其連接在該輸送線和該基準電位線之間，且該濾波器 電路在該輸入端和輸出端之間是以對稱形式構成等效電 路。 2·如申請專利範圍第1項所述之靜電放電保護電路， 其中該濾波器電路包含：2個電感器，其連接在該輸入端 和該輸出端之間；以及靜電放電保護元件，其連接在該2 個電感器之間的連接部所在的輸送線和該基準電位線之 間。 •如申明專利乾圍第2項所述之靜電放電保護電路， f中該靜電放電保護元件置換成靜電放電保護用的電容 器0 4.如申請專利範圍第1項所述之靜電放電保護電路， 其中該遽波器電路包含：Η固電感器，其以直列方式介於 该輸入端和該輸㈣之_輸送線U及2個靜電放 電保護元件’其連接在該1個電感器的二端和該基準電位 28 200525672 15863pif.doc 線之間 5 立中請專利範圍第4項所述之靜電放祕護電路， 靜it電放電保護元件之至少-_並列連接著該 靜電放電保護用的電容器。 ^如申請專利範圍第丨項所述之靜電放電保護電路， 八T該靜電放電保護元件含有MOSFET。 如申請專利範圍第1項所述之靜電放電保護電路， ，、中该靜電放電保護元件含有閘流體。 9·如申請專利範圍第1項所述之靜電放電保護電路， 其中該靜電放電保護元件含有二極體。 10· —種靜電放電保護電路，其具備： 第1電源線，其供應電源電壓， 第2電源線’其連接至接地電位， 内部電路，其具有内部輸入端且連接至第1電源線和 第2電源線， 雙向性的靜電放電保護元件，其連接至第1電源線和 第2電源線之間， 第1與第2的一方向性靜電放電保護元件，其以直列 方式連接至第1電源線和第2電源線之間’ 外部輸入端，其供給外部信號， 第1電感器，其連接在該外部輸入端和該第1與第2 29 200525672 15863pif.doc 的方向性著電放電保護元件的連接節點之間，以及 第2電感ϋ，其連接在第丨與第2的_方向性靜電放 電保護元件的連接節點和該内部輸入端之間。 11·如申請專利範圍第10項所述之靜電放電保護電 路，其中第1的一方向性靜電放電保護元件包含第丨二極 體’其陰極連接至第1 f源線，其陽極連接至該連接節點， 第2的-方向性靜電放電保護元件包含第2二極體，其陽 極連接至第2電源線，其陰極連接至該連接節點。 12·—種半導體積體電路，其具備： 半導體基板， 基準電位線，其形成在該半導體基板上， 輸入端’其形成在該半導體基板上且接收外部輸入信 輸出端 、 脉斜導體基板上且經由輸送線而與 輸入端相連接，該輸出端供給内部輸入信號，、、/、 滤波器電^其介於輸m職波㈣路包含： 至少1個電感’其介於該輸人端與輸出端之 ，：且在該至少1個電感器擴充成多個電感器時i些電 感裔是以直列方式相連接；以及至少丨個靜電^ 件，其連接在職魏和準電位狀間， :路=輸入端和輸出端之間是以對稱形式構成；效; 内部電路，其由該輪出端被供給内部輸入 π.如申請專利範料12項所述之半導體積^路， 200525672 15863pif.doc 電路包含:2個電感器，其連接在該輪入端 =端之間;以及靜電放電保護元件，其連接在= :之間的連接部所在的輸送線和該基準電位線之 对專利範圍第13項所述之半導體積體電路， ^中騎電放電賴元件置換微電顏用的電容 專利範圍第12項所述之半導體積體電路， 電路包含：1㈣感11，其以直列方式介於 ί該輸出端之_輸送線之間；以及2個靜電放 :广’其連接在該1個電感11的二端和該基準電位 線之間。 •如申明專利範圍第15項所述之半導體積體電路， 其中，2個靜電放電保護元件之—置換成靜電放電 的電容器。 7·如申明專利範圍第15項所述之半導體積體電路， 其中該2個靜電放電保護元件之至少—個係制連接著該 靜電放電保護用的電容器。 W·如申請專利範圍第12項所述之半導體積體電路， 其中該靜電放電保護元件含有MOSFET。 Η·如申請專利範圍第12項所述之半導體積體電路， 其中該靜電放電保護元件含有閘流體。 20·如申請專利範圍第12項所述之半導體積體電路， 其中該靜電放電保護元件含有二極體。 31
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004020134A JP2005217043A (ja) | 2004-01-28 | 2004-01-28 | 静電破壊保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200525672A true TW200525672A (en) | 2005-08-01 |
| TWI256696B TWI256696B (en) | 2006-06-11 |
Family
ID=34792601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093141317A TWI256696B (en) | 2004-01-28 | 2004-12-30 | Electrostatic discharge protection circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050162790A1 (zh) |
| JP (1) | JP2005217043A (zh) |
| TW (1) | TWI256696B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI401790B (zh) * | 2007-10-12 | 2013-07-11 | Sitronix Technology Corp | 靜電放電防護電路 |
| CN104319271A (zh) * | 2014-10-17 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | Cdm静电保护电路 |
| TWI646746B (zh) * | 2018-01-05 | 2019-01-01 | National Taiwan Normal University | 寬頻電路之靜電防護電路及積體電路 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2296460B1 (es) * | 2005-07-20 | 2009-03-01 | Alcad, S.A | "un circuito de proteccion de descargas transitorias de baja energia". |
| US7558720B1 (en) * | 2005-09-19 | 2009-07-07 | National Semiconductor Corporation | Dynamic computation of ESD guidelines |
| US7551414B2 (en) * | 2005-12-15 | 2009-06-23 | Lsi Corporation | Electrostatic discharge series protection |
| US7609495B2 (en) * | 2006-10-31 | 2009-10-27 | Infineon Technologies Ag | Electrostatic discharge (ESD) protection arrangement and ESD protection method |
| EP2056395A1 (en) * | 2007-11-05 | 2009-05-06 | Laird Technologies AB | Antenna device and portable radio communication device comprising such antenna device |
| CN102257615A (zh) * | 2008-12-21 | 2011-11-23 | 莱尔德技术股份有限公司 | 供与便携式通信设备一起使用的天线组件 |
| JP5442358B2 (ja) * | 2009-08-25 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP2293437A3 (en) * | 2009-08-27 | 2016-05-25 | Imec | A method for providing wideband ESD protection and circuits obtained therewith |
| DE102009045684A1 (de) | 2009-10-14 | 2011-04-21 | Robert Bosch Gmbh | Schutzvorrichtung gegen elektromagnetische Störungen |
| US9019669B1 (en) | 2012-12-19 | 2015-04-28 | Pmc-Sierra Us, Inc. | Distributed electrostatic discharge protection circuit |
| US9397087B1 (en) * | 2015-12-13 | 2016-07-19 | International Business Machines Corporation | Distributed electrostatic discharge protection circuit with magnetically coupled differential inputs and outputs |
| WO2018097193A1 (ja) | 2016-11-24 | 2018-05-31 | アイシン・エィ・ダブリュ株式会社 | 回転電機用ロータ及び回転電機用ロータの製造方法 |
| JP6800783B2 (ja) * | 2017-03-10 | 2020-12-16 | 株式会社豊田中央研究所 | 保護装置 |
| WO2022196642A1 (ja) * | 2021-03-16 | 2022-09-22 | 株式会社村田製作所 | 過渡電圧吸収回路 |
| JPWO2022220130A1 (zh) * | 2021-04-13 | 2022-10-20 | ||
| JPWO2023058555A1 (zh) * | 2021-10-04 | 2023-04-13 | ||
| JP2023090176A (ja) * | 2021-12-17 | 2023-06-29 | キオクシア株式会社 | 半導体集積回路および受信装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541801A (en) * | 1995-05-26 | 1996-07-30 | United Microelectronics Corporation | Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads |
| JP2000510653A (ja) * | 1997-04-16 | 2000-08-15 | ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ | 高速集積回路のための分散型ｅｓｄ保護デバイス |
| JP4132270B2 (ja) * | 1998-04-20 | 2008-08-13 | 三菱電機株式会社 | 半導体集積回路装置 |
-
2004
- 2004-01-28 JP JP2004020134A patent/JP2005217043A/ja not_active Abandoned
- 2004-08-24 US US10/924,195 patent/US20050162790A1/en not_active Abandoned
- 2004-12-30 TW TW093141317A patent/TWI256696B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI401790B (zh) * | 2007-10-12 | 2013-07-11 | Sitronix Technology Corp | 靜電放電防護電路 |
| CN104319271A (zh) * | 2014-10-17 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | Cdm静电保护电路 |
| TWI646746B (zh) * | 2018-01-05 | 2019-01-01 | National Taiwan Normal University | 寬頻電路之靜電防護電路及積體電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050162790A1 (en) | 2005-07-28 |
| TWI256696B (en) | 2006-06-11 |
| JP2005217043A (ja) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200525672A (en) | Electrostatic discharge protection circuit | |
| TWI237382B (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| TWI260085B (en) | Electrostatic discharge protection circuit | |
| JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
| US9543757B2 (en) | ESD protection circuits and methods | |
| TWI233688B (en) | Diode structure with low substrate leakage current and applications thereof | |
| CN105655331B (zh) | 用于高电压(hv)静电放电(esd)保护的rc堆迭式mosfet电路 | |
| TW533591B (en) | Low-substrate noise ESD protection circuits by using bi-directional polysilicon diodes | |
| JP6126212B2 (ja) | 集積回路における双方向ｅｓｄ保護のための装置及び方法 | |
| TWI529903B (zh) | 一種靜電放電保護電路 | |
| JP2003203985A (ja) | 半導体集積回路の静電保護回路 | |
| US9299668B2 (en) | Compact electronic device for protecting from electrostatic discharge | |
| JP2003318265A (ja) | 半導体装置 | |
| TW200427056A (en) | Electrostatic discharge device | |
| US9379098B2 (en) | Electrostatic discharge protection circuit including a distributed diode string | |
| Liu et al. | Design and analysis of low-voltage low-parasitic ESD protection for RF ICs in CMOS | |
| US10134726B2 (en) | Diode string implementation for electrostatic discharge protection | |
| TW200814282A (en) | Layout structure of electrostatic discharge protection circuit and production method thereof | |
| Tsai et al. | ESD-protected K-band low-noise amplifiers using RF junction varactors in 65-nm CMOS | |
| TWI273693B (en) | Electrostatic discharge protection device | |
| US20190214380A1 (en) | Esd protection circuit and integrated circuit for broadband circuit | |
| TWI257698B (en) | Device for electrostatic discharge protection | |
| CN107919353A (zh) | 用于使用分布式触发电路保护免于静电放电的设备 | |
| CN104167416B (zh) | 半导体装置和电子设备 | |
| CN109216344A (zh) | 具低压基极触发静电电流放电电路的高压静电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |