20 управл к ему входу первого буферного регистра, первый и второй входы соответственно к выходам распределител импульсов и узла синхронизации, а первый и второй входы-выходы - со25 ответственно .к выходам-входам схемы сравнени и управл ющего регистра,вы .ход регистра адреса соединен с вторым входом схемы сравнени и первым информационным входом первого буФ сно30 го регистра, вход распределитеп импульсов подключен к управл ющим вхо дам приемного регистра и второму вы ходу блока синхронизации, группы ин формационных и управл ющих вхрдов коммутатора информации вл ютс соо ветственно группами информационных и управл ющих входов устройства, а первый и второй управл ющие выходы коммутатора информации соединены со ответственно с первым управл ющим входом узла синхронизации и входом регистра состо ни , вход-выход которого подключен к третьему выходувходу узла -коммутации управл ющих сигналов, четвертый вход-выход которого соединен с выходом-входом комму татора информации, первым и вторым информационными выходами подключенно го соответственно к выходу из первой группы информационных выходов устрой ства и второму информационному входу первого буферного регистра, третий выход у зла-коммутации управл ющих сигналов вл етс выходом из второй группы управл ющих выходов устройства , четвертый и п тый выход подключе ны соответственно к управл ющим входам второго и третьего буферных регистров , информационные входы которых соединены с выходом передающего регистра, а выходы - соответственно с вторым входом элемента ИЛИ и с выходом из второй группы информационных выходов устройства, второй уп- равл ющий вход узла синхронизации со единен с входом управл ющего регистра и первым управл ющим входом передающего регистра, а третий управл ющий вход -- с шестым выходом узла ком мутации управл ющих сигналов 2. Недостаток этого устройства заклю чаетс в низкой пропускной способнос ти, поскольку из-за отсутстви возможности сообщени м проходить без анализа свободные блоки сопр жени , обмен между модул ми, подключенными к устройству, осуществл етс за цикл работы устройства (произведение числа каналов обмена на врем такта уст ройства) . Кроме того, устройство не позвол ет автоматически отключать не исправные или. резервные модули. Цель изобретени - повышение про пускной способности и расширение фу циональных возможностей устройства. Поставленна цель достигаетс тем что в устройство, содержащее генератор тактовых импульсов и М каналов обмена, каждый из ко.торых . включает первый и второй приемные регистры, первый и второй передающие регистры буферный регистр, узел коммутации управл ющих каналов, узел сравнени регистр состо ни и регистр адреса, выход которого св зан с первыми информационными входами буферного регистра и узла сравнени , вторым информационным входом соединенного с информационными входами первого приемного регистра и второго приемного регистра, информационный выход которого св зан с информационным входом второго передающего регистра, управл ющим входом соединенного с выходом генератора тактовых импульсов, первыми управл ющими входами регистра состо ни , первого приемного регистра и-буферного регистра, управл ющими входами второго приемного регистра и первого передающего регистра , информационный вход которого поД слючен к выходу буферного регистра, вторым управл ющим входом св занного с первым выходом узла коммутации управл ющих сигналов, второй выход которого соединен с вторым управл ющим входом регистра состо ни , выходом подключенного к первому входу узла коммутации управл ющих сигналов, второй вход которого св зан с первым выходом узла сравнени ,, вторым выходом соединенного с третьим входом узла коммутатции управл ющих сигналов , третий выход которого подключен ко второму управл ющему входу первого приемного регистра, первый и третий выходы, четвертый и шестой входы узла коммутации.управл ющих сигналов выход первого приемного регистра и второй информационный вход буферного регистра К-го канала обмена () вл ютс соответствующими управл юсщими выходами и входами и- информационными выходом и входом -К-ой группы входов и выходов устройства, в каждый канал обмена введены три коммутатора и узел запрета записи, причем первый, второй и третий входы узла запрета записи соединены соответственно с седьмым, третьим и четвертым входами узла коммутации управл ющих сигналов, четвертым выходом соединенного с -четвертым входом узла запрета записи, ПЯТЫЙ вход которого подключен к выходу регистра состо ни и управл ющему входу первого коммутатора, информационный вход которого соединен с выходом второго передающего регистра, информационный вход второго коммутатора соединен с информационным входом второго приемного регистра, управл ющий вход с.п тым выходом узла коммутации управл ющих сигналов, шестым выходом соединенного с управл ющим входом третьего коммутатора, информационный вход которого подключен к выходу первого передающего регистра , выход узла запрета записи К-го канала обмена св зан с первым входом узла запрета записи (К-й)-го канала обмена, выход узла запрета записи первого канала обмена св зан с первым входом узла запрета записи М-го канала обмена, выходы первого, второго и третьего коммутаторов К-го канала обмена соединеныс информационным входом второго приемного регистра (K-l)-ro канала обмена, выходы nep-vвого , второго и третьего коммутаторов первого канала обмена соединены с информационным входом второго приемного регистра М-го канала обмена. Причем узел запрета записи содержит три элемента И и элемент ИЛИ, выходом соединенный с выходом узла, первым, вторым и третьим входами соответственно с выходами первого, вто рого и третьего элементов И, первые входы которых соединены с четвертым входом узла, вторые входы соответственно с первым, п тым и третьим входами узла, третьи входы второго и третьего элементов И подключены к второму входу узла. На фиг. 1 показана блок-схема уст ройства; на фиг. 2 - функциональные схемл узла коммутации управл ющих си налов и узла запрета записи. В состав устройства (фиг. 1) вход т М каналов обмена, включающие ком таторы 1-3, регистры 4 состо ни , пе вые передающие регистры 5, узлы 6 за прета записи,буферные регистры 7,вто рые передающие регистры 8,узлы 9 ком мутации управл ющих сигналов, первые приемные регистры 10, вторые приемны регистры 11, узлы 12 сравнени и регистры 13 адреса, генератор 14 такто вых импульсов. Информационные вход и выход, управл ющие входы и выходы каждого канала обмена соединены соот ветственно с информационным выходом и входом, управл ющими выходами и зходами соответствующего модул 15 вычислительной системы (эти же позиции встречаютс в описании с индексомК дл К-го канала обмена, где ,М). Первые, вторые и третьи коммутаторы 1-3 содержат буферные элементы (ИС 155ЛП8) с выходами на три состо ни . Регистры 4 состо ни содержат элементы занесени , сброса и выдачи информации и три триггера типа ms ( основной-вспомогательный), указывающие состо ние (Зан т/Свободен.) соответственно вторых передающих регистров 8, первых передающих регистров 5 и первых приемных регистров 10 Узлы б запрета записи предназначены дл формировани сигнала (Зап рет записи , запрещающего запись прин того сообщени К-м каналом обмена в приемные регистры (K-l)-ro ка нала обмена. Сигнал Запрет записи формируетс узлами 6 запрета записи также при наличии сигнала Запрет записи на входах узлов 6 запрета записи. В состав узла б запрета записи К-го канала обмена (фиг. 2) вход т .первый элемент И 16, элемент ИЛИ 17, второй элемент И 18, третий элемент И 19. Узлы 9 коммутации управл ющих сигналов предназначены дл коммутации управл ющих сигналов, поступающих на и входы. Узлы 9 коммутации управл ющих сигналов (фиг. 2) содержат: первый элемент И 20,/элемент ИЛИ 21, второй элемент К 22, третий элемент И 23, элемент НЕ 24, первый элемент И-НЕ 25, первый элемент ИЛИ 26, четвертый элемент И 27, п тый элемент И 28, второй элемент ИЛИ 29, второй элемент И-НЕ 30, шестой элемент И 31, третий элемент И-НЕ.32. Из регистра 4.К состо ни в узел 9.К коммутации управл ющих сигналов, поступают (фиг. 2) сигналы состо ни Свободен третьего триггера, Свободен и Зан т второго триггера, Свободен и Зан т первогэ триггера. Из узла 9- К коммутации управл ющих ригналов в регистр 4.К состо ни поступают сигналы установки первого триггера, третьего триггера и второго триггера всосто ни Свободен и Зан т. Из узла 12.К сравнени в узел 9.К ком1чутации управл ющих сигналов поступают сигналы Чужой С модул 15.К вычислительной системы в узел 9.К коммутации управл ющих сигналов поступают сигнаипы Прин тои Запрос на передачу , и Отключение. Из узла 6. () запрета записи в узел 9.К коммутации управл ющих сигналов поступает сигнал Запрет записи . Из узла 9.К коммутации управл ющих,сигналов в узел 6.К запрета записи посту-, пает сигнал Запрет , по которому в узле 6.К запрета записи формируетс сигнал Запрет записи , .в коммутатор 1..К поступает сигнал, по которому информаци со входа коммутатора 1.К поступает на выход. В первый приемный регистр 10.К поступает сигнал приема информации, а в модуль 15.К вычислительной системы - сигнал Прин ть . Б буферный регистр 7. К поступает сигнал приема информации, а в модуль 15.К вычислительной системы сигнал Запрос удовлетворен . .В коммутатор З.К из узла 9.К коммутации управл ющих сигналов поступает сигнал, по которому информаци со входа поступает на выход коммутатора З.К. Узлы 12 сравнени содержат эле-, менты сложени по модулю 2, элемент ИЛИ и элемент НЕ и предназначены дл сравнени полей адресов получателей в формате сообщени с адресами модулей 15 вычислительной системы, хран щимис в регистрах 13 адреса. Регистры 13 адреса предназначены дл хранени адресов отправителей (адресов модулей 15 вычислительной системы). Адреса занос тс в реги.стры 13 адреса с помощью тумблерного набора с Пульта управлени (не пока зан). В. качестве модул 15 вычислитель ной систе могут использоватьс пр цессоры, блоки пам ти и т.п. Формат сообщени , передаваемого между каналами обмена, содержит сле дую14ие пол : адрес получател ; адре отправител ; данные (адрес чейки пам ти, признак Запрос/Ответ признак Чтение/Запись, собственно данные). Устройство работает следующим образом . В исходном состо нии все триггеры регистров 4 состо ни наход тс в состо нии Свободен. По пуску уст ройства генератор 14 начинает выраба тывать тактовые импульсы, под управлением которых между каналами обмена ,начинают циркулировать информационные сообщени . По каждому тактовому импульсу сообщение с выхода (К+1)-го канала обмена передаетс в один из приемных регистров К-го канала обмена , и состо ние триггеров регистра 4.К состо ни измен етс . До поступлени тактового импульса поле адреса получател сообщени сравниваетс в узле 12.К сравнени с адресом модул 15.К, хран щимс в регистре 13.К адреса, в результате чего на выходе узла 12.К сравнени по вл етс один Чужой . II II из сигналов Работу устройства рассмотрим на примере работы К-го канала обмена (Кг:1,М) , так как работа всех каналов обмен-а аналогична. При этом индекс канала в позици х узлов опущен там, где это не вызывает неоднозначности Каждый канал обмена может работать в четырех режимах: ЗАПИСЬ, ЧТЕ НИЕ , ПЕРЕДАЧА , ТРАНЗИТ . В режиме ЗАПИСЬ производитс прием сообщени устройством от модул 15. Он выполн етс в два этапа: первый этап заключаетс в приеме сообщени от модул 15 в буферный регистр 7 и передающий регистр 5, второй - в подключении буферного регист ра 5 к выходу К-го канала обмена через коммутатор 3. , При необходимости передать сообщение модуль 15 выставл ет его (адрес получател , данные) на своем информационном выходе и посылает сигнал Запрос на передачу в узел 9. Если второй триггер регистра 4 состо ни находитс в состо нии Свободен и есть сигнал Запрос на передачу узел 9 вырабатывает сигнал, разрешав ющий запись в буферный регистр 7 по переднему фронту тактового сигнала сообщени , из модул 15 и адреса отправител из регистра 13 адреса, а по заднему фронту тактового импульса это сообщение переписываетс в передающий регистр 5 и сигн&л установки второго триггера 4 в состо ние Зан т. Сигнал, разрешающий запись в буферный рбгистр 7, посылаетс также в МОДУЛЬ 15, сообща последнему что Запрос удовлетворен. По;, лучив этот сигнал, модуль 15 снимает сигнал Запрос на передачу и сообщение со своего выхода. Второй этап режима ЗАПИСЬ выполн етс при условии нахождени первого триггера регистра 4 в состоСвободен и второго триггера регистра 4 в состо нии Зан т, в этом случае уз.ел 9 вырабатывает сигнал , разрешающий, прохождение информации через коммутатор 3, и снимает сигнал устанавливающий второй триггер состо ни регистра 4 в состо ние Зан т. По переднему фронту тактового импульса второй триггер регистра 4 переходит в состо ние Свобсден . Возможно одновременное выполнение обоих этапов, если первый триггер регистра 4 находитс в состо нии Свободен , второй триггер регистра 4 в состо нии Зан т, т.е. в передающем регистре 5 находитс предыдущее сообщение, и есть сигнал Запрос на передачу . В этом случае узел 9 вырабатывает сигнал, разрешающий запись в буферный регистр 7, сигнал установки второго триггера регистра 4 в состо ние Зан т и сигнал, разрешающий прохождение сообщени из передающего регистра 5 через комг утатор 3. В режиме ЧТЕНИЕ производитс прием сообщени , предназначенного дл модул 15, в приемный регистр 10. Если третий триггер регистра 4 нахоСвободен дитс в состо нии от модул 15 поступит сигнал Прин то об окончании обработки предыдущего сообщени и узел12 выработал сигнал Свой, то узел 9 вырабатывает сигнал, разрешающий запись в приемный регистр 10 сообщени (адрес отправител , данные), и сигнал установки третьего регистра 4 в состо ние Зан т. Если третий триггер регистра 4 находитс в состо нии За- . н т и нет сигнала Прин то, узел 9 вырабатывает сигнал, подтверждающий состо ние Зан т третьего триггера регистра 4.Если третий триггер регистра.4 находитс в состо нии Свободен или есть сигнал Прин то , и узел 12 выработал сигнал Чужой, то узел 9 не вырабатывает сигнала установки третьего триггера регистра 4 в состо ние Зан т. В режиме ПЕРЕДАЧА осуществл етс передача сообщени со входа К-го канала на его выход с записью сообщени в приемный регистр 11 и передающий регистр 8 по тактовому импульсу . Два.регистра необходима дл разв зки записи предыдущего сообщени в один из регистров следующего канала и записи сообщени со входа К-го канала. . Узел 9 не вырабатывает сигнал установки первого триггера регистра 4 в состо ние Зан то в следующих случа х: если на вход узла 9 коммутации управл ющих сигналов поступает сигнал Запрет записи; если узел 12 сравне.ни выработал сигнал Свой и третий триггер регистра 4 находитс в состо нии Свободен, или от модул 15 поступил сигнал Прин то т.е. выполн етс режим ЧТЕНИЕ; если первый триггер регистра 4 находитс в состо нии Свободен, и второй триггер регистра 4 находитс в состо нии Свободен, т.е. выполн етс режим ТРАНЗИТ. Во всех остальных случа х узел 9 вырабатывает сигнал установки первого триггера регистра 4 в состо ние Зан т. Если первый триггер регистра 4 состо ни находитс в состо нии Зан т, то это разрешает прохождение информации через коммутатор 2 на выход К-го канала. В режиме ТРАНЗИТ осуществл ет с передача сообщени со входа К-го канала на его выход в обход приемно го регистра 11 и передающего регистра 8 через коммутатор 1.Если первый и второй триггеры регистра 4 состо ни наход тс в состо нии Свободен , то узел 9 вырабатывает сигнал , разрешающий прохождение информ ции через коммутатор 1. Если при этом выполн етс также режим ЧТЕНИЕ, то узел 6 вырабаты вает и передает на выход К-го канала сигнал Запрет записи , запреща ющий запись прин того К-ым каналом сообщени в приемный регистр следующего канала. Сигнал Запрет записи вырабатываетс .узлом 6 также при наличии сигнала Запрет записи на входе К-го канала ( в режиме ТРАН ЗИТ). Кроме того, имеетс возможность отключени модул 15 отсистемы за счет посто нного открыти коммутато ра 1. Такое отключение происходит п сигналу от модул 15 Отключение по которому первый триггер регистра 4 переходит в состо ние Свободен в зависимости от которого коммутато 1 открыт дл прохождени сообщений со входа К-го канала обмена на его выход а коммутаторы 2 и 3 закрыты. Таким образом устройство позвол ет производить статистический обмен сообщени ми между модул ми вычислительной системы и повысить пропус.кн способность устройства. Формула изобретени . J..Устройство св зи дл вычислител ной системы,содержащее генератор так товых импульсов и М каналов обмена, каждый из которых включает первый и второй приемные регистры, первый и второй передающие регистры, буферный регистр, узел коммутации управл ющих сигналов, узел сравнени , регистр состо ни и регистр адреса, выход которого св зан с первыьда информационными входами буферного регистра и узла сравнени , вторым информационным входом соединенного с информационными входами первого приемного регистра и второго приемного регистра, информационный выход которого св зан с информационным входом второго передающего регистра,управл ющим входом соединенного с выходом генератора тактовых импульсов, первыми управл ющими входами регистра состо ни , первого приемного регистра и буферного регистра, управл ющими входами второго приемного регистра и первого передающего регистра, информационный вход которого подключен к выходу буферного регистра, вторым управл ющим входом св занного с первым выходом узла коммутации управл ющих cигнcшoв второй выход которого соединен с вторым управл ющим входом регистра состо ни , выходом подключенного к первому входу узла коммутации управл ющих сигналов, второй вход которого св зан с первым выходом узла сравнени , вторым выходом соединенного с третьим входом узла коммутации управл ющих сигналов, третий выход которого подключен к второму управл ющему входу первого приемного регистра , первый и третий выходы , четвертый , п тый и шестой входы узла коммутации управл ющих сигналов,выход первого приемного регистра и второй информационный вход буферного регистра К-го. канала (,М)- обмена вл ютс соответствующими yпpaвл ющи 1и выходами и входами и информационными выходом и входом К-ой группы входов и выходов устройства, о т л и ч а ющ е е с тем, что, с целью повышени пропускной способности устройства , в каждый канал обмена введены три коммутатора и узел запрета записи , причем первый, второй и третий входы узла запрета записи соединены соответственно с седьмым: , третьим и четвертым входами узла коммутации управл ющих сигналов, четвертым выходом соединенного с четвертым входом узла запрета, записи, п тый вход которого подключен к выходу регистра состо ни и управл ющему входу первого коммутатора, информационный вход которого соединен с выходом второго передающего регистра , информационный вход второго коммутатора соединен с информационным входом вторюго приемного регистра, управл ющий вход с п тым выходом узла коммутации
управл кнцих сигналов, шестым выходом соединенного с управл юЕцим входом третьего коммутатора, информационный вход которого подключен к выходу первого передающего регистра, выход узла запрета записи К-го канала обмена св зан с первым входом узла запрета записи (К-1)-го канала обмена, выход узла запрета записи первого канала омена св зан с первым-входом узла запрета записи М-го канала обмена, выходы первого, второго и третьего коммутаторов К-го канала обмена соединены с информационным входом второго приемного регистра {К-1)-го канала обмена, выходы первого, второго и третьего коммутаторов первого канала обмена соединены с информационным входом второго приемного регистра М-го канала обмена.