[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU813709A1 - Триггерное устройство - Google Patents

Триггерное устройство Download PDF

Info

Publication number
SU813709A1
SU813709A1 SU792748994A SU2748994A SU813709A1 SU 813709 A1 SU813709 A1 SU 813709A1 SU 792748994 A SU792748994 A SU 792748994A SU 2748994 A SU2748994 A SU 2748994A SU 813709 A1 SU813709 A1 SU 813709A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
inputs
memory
state
resistors
Prior art date
Application number
SU792748994A
Other languages
English (en)
Inventor
Игорь Иванович Дикарев
Эдуард Константинович Есипов
Виктор Федорович Кавинцов
Геннадий Иванович Шишкин
Original Assignee
Предприятие П/Я Г-4665
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4665 filed Critical Предприятие П/Я Г-4665
Priority to SU792748994A priority Critical patent/SU813709A1/ru
Application granted granted Critical
Publication of SU813709A1 publication Critical patent/SU813709A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

Изобретение относитс  к импульсной , технике и может быть использовано при разработке запоминающих и счетных устройств автоматики и вычиспительной Известно триггерное устройство, содер жащее статический триггер,  чейку пам ти , устройство перезаписи, формнроватепь .напр жени  питани , формирователь вмпу  са считывани , формирователь импульса установки исходного состо ни , три схемы совпадени  ij. Недостатком этого триггерного устрой ства  вл етс  относительно низка  помехоустойчивость . Известно также триггерное устройство содержащее триггер, первый в второй эпе менты совпадени , первый в второй элементы пам ти на магнитных сердечниках, первый и второй диоды, второй, третий в четвертый резисторы, тактовый вход трвг гера соединен с входом трнггерного устройства и первыми входами первого и второго элементов совпадени , выходы которых соединены соответственно с вхогДами сброса и установки триггера, пр мой и инверсный выходы которого соединены с входами обмоток записи соответственно первого и второго элемента пам ти на магнитных сердечниках, первый и второй резисторы соединены со вторыми входами соответственно первого и второго элементов совпаденн  а третий и четвертый резисторы соединены с шиной питани , входы обмоток считывани  первого и второго элементов пам ти на магнитных сердечниках соединены с шиной 2}. Недостатком этого триггерного устройства  вл етс  относительно низка  п   ехозашвщенность . Цель изобретени  - повышение помехозащищенности . Поставленна  цель достигаетс  тем, что в триггерное устройство, содержащее триггер, первый в второй элементы совладени , первый в второй элементы пам ти на магнитных сердечниках, первый и второй дводы, первый, второй, третий и
ч|етвертый резисторы, тактовый вход григ- jjepa соединен с входом триггерного уст- р|ойства и первыми входами первого и второго элементов совпадени , выходы которых соединены соответственно с входами сброса и установки триггера, пр мой и инверсный выходы которого соединены с входами обмоток записи соответственно первого и второго эпементов пам ти на магнитных сердечниках, первый и второй резисторы соединены со вторыми входами соответственно первого и второго эпементов совпадени , а третий и четвертый резисторы соединены с шиной питани , входы обмоток считывани  первого и второго эпементов пам ти на магнитных сердечниках соединены с общей шиной, введены первый и второй конденсаторы, шина питани  соединена с первым и вторым резисторами, вторые входы первого И второго эпементов совпадени  соединены с общей шиной соответственно через первый и второй конденсаторы, третий и четвертый резисторы соединены с входами обмоток записи соответственно первого и второго эпементов пам ти на магнитных сердечниках, выходы обмоток записи которых соединены между собой, а выходы обмоток считывани  первого и второго эпементов пам ти на магнитных сердечниках соединены с катодами соответственно первого и второго диодов, аноды котчэрых соединены со вторыми входами соответственно первого и второго элементов Совпадени . На чертеже показана структурна  схема триггерного устройства.
Триггерное устройство, содержащее триггер 1, первый 2 и второй 3 эпементы совпаденз1 , первый 4 и второй 5 эпементы пам ти на магнитных сердечниках, первый 6 и второй 7 диоды, первый 8, второй 9, третий 1О и четвертый 11 резисторы , первый 12 и второй 13 конденсаторы . Тактовый вход триггера 1 соединен с входом 14 триггерного устройства и первыми входами первого 2 и второго 3 эпементов совпадени , выходы которых Соединены соответственно с входами сброса и установки триггера 1, пр мой и инверсный выходы которого соединены с , входами обмоток записи соответственно первого 4 и второго 5 эпементов пам ти на магнитных сердечниках, первый 8 н второй 9 резисторы соединены со вторыми входами соответственно первого 2 и второго 3 эпементов совпадени , а трети 10 и четвертый 11 резисторы соединены с шиной 15 питани , входы обмоток считывани  первого 4 и второго 5 эпементов пам ти на магнитных сердечниках соединены с общей шиной 16, шина 15 питани  соединена с первым 8 и вторым 9 резисторами, вторые входы первого 2 и второго 3 элемента совпадени  соединены с общей шиной 16 соответственно через первый 12 и второй 13 конденсаторы, третий 10 и четвертый 11 резисторы соединены с входами обмоток записи соответственно первого 4 и второго 5 элементов пам ти на магнитных сердечинкахj выходы обмоток записи которых соединены между собой, а выходы обмоток считываний первого 4 и второго 5 эпементов пам ти на магнитных сердечниках соединены с катодами cootBOTCTBeHHO первого 6 и второго 7 диодов, аноды которых соединены со вторыми входами соответственно первого 2 и второго 3 эпементов совпадени .
Триггерное устройство работает сл дуклцим образом.
Допустим, что триггер 1 находитс  в состо нии логического О, сердечники элементов 4 и 5 пам ти намагничены вниз, на входе триггера 1 присутствует уровень логической 1. При поступлении на вход триггера 1 уровн  логического О запрещаетс  прохождение сигнала через элементы 2 и 3 совпадени  и происходит переключение триггера 1 в состо ние логической 1. При этом сердечники эпементов пам ти 4 и 5 начинают пере- магничиватьс  вверх. На выходе обмоток считывани  элемента 4 пам ти по в- п етс  импупьс попожитепь-ной пол рности , диод ti смещаетс  в обратном направлении , конденсатор 12 зар жаетс  через резистор 8. Скорость перемагничивани  сердечника элемента 4 пам ти и амплиту- да импульса на выходе обмотки считывани  определ ютс  током обмотки записи. После зар да конденсатора 12 циод 6 смешаетс  в пр мом направлении, ток пе- ремагничивани  будет определ тьс  суммой токов обмотки записи и обмотки считывани , амплитуда импульса на выходе обмотки считывани  возрастает. При перемагничивании вверх сердечника элемента 5 пам ти на выходе его обмотки считывани  по вл етс  импупьс отрицательной поп рности,. диод 7 смещаетс  в пр мом направлении. Скорость пе|эемагни- чивани  сердечника определ етс  разностью токов обмоток записи и считывани . 4Ток считывани  в начальный момент равен сумме токов через резистор 9 и конденсатор 13. После зар да конденсатора ток обмотки считывани  опре-
дел ётс  резистором 9, при этом скорость перемагничивани  сердечника возрастает .
Таким образом, врем  перемагничива- ни  сердечника элемента 5 пам ти сущест венно больше времени перемагничивани  сердечника элемента 4 пам ти, т.е. за врем  переключени  элемента 4 пам ти элемент 5 пам ти не измен ет своего сог сто ни . Уровень логического О на входе триггера 1 может быть сн т после переключени  элемента 4 пам ти, длительность импульса питани  в случае импульсной запитки схемы должна обеспечить переключение обоих элементов пам ти.
Переключение триггера в состо ние логического О происходит аналогичным образом; .
Если триггер 1, установленный в состо ние логического О, переключаетс  под действием внешней помехи, то на выходе обмотки считывани  элемента 4 пам ти по влетс  импульс положительной пол рности. Конденсатор 12 начинает зар жатьс  через резистор 8. При достижеНИИ напр жением на конденсаторе 12 порога срабатывани  элемента 2 .совпадени  на входе сброса триггера 1 по вл етс  импульс отрицательной пол рности, возвращающий триггер 1 в состо ние логичес кого О. После этого элемент 4 пам ти восстанавливает все состо ние за врем  восстановлени  состо ни  триггера 1, а элемент 5 пам ти не иэм ен ет своего состо вн .Ес и трштер 1 устаиавпенвый Б состо ние логического О, после перерыва в питании установитс  в состо ние логической , то восстановление его состо ни  происходит аналогичным образом . Если триггер 1, установленный в состо ние логического О после пере- (фва в питаний не измен ет своего состо ни , в момент включени  питани  за счет неидеальной пр моуголыюсти петли гистерезиса сердечника на выходе обмот- ки считывани  элемента 5 пам ти возникает положительный импупьс помехи, анод 7 смещаетс  в обратном направлении, конденсатор 13 начинает зар жатьс  через резистср 9. Однако за врем  действи помехи напр жением на конденсаторе 13 не достигаетс  порога срабатывани  впе- мента совпадени  3, и триггер 1 не измен ет свое состо ние.
Аналогичным образом происходит по- давление помехи, возникающей прн изменении направлени  тока обмотки записи после восстансшлени  состо ни  триггера 1.
При восстановлении состо ни  триггера 1 обмотка считывани  элемента пам ти, формирующа  положительный импульс, работает в режиме холостого хода. Отсутствие нагрузки позвол ет уменьшить ток обмотки записи и таким образом, уменьшить потребление триггера. Отсутствие дополнительной обмотки записи в элементах пам ти позвол ет уменьшить их габариты за счет отсутстви  соответствующего количества витков провода и возможности выбора сердечника меньших габаритов .
Таким образом, использование предлагаемого триггера позвол ет повысить no-i мехоустойчивость и уменьшить потребление .

Claims (2)

1.Авторское свидетепьство СССР
Н 445976, кп. Н ОЗ К 3/286, 1964.
2.Авторское свицетепьство СССР по за вке Н 2556932/18-21,
кл. Н ОЗ К 3/286, 2О.12.77 (прототип ).
SU792748994A 1979-04-09 1979-04-09 Триггерное устройство SU813709A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792748994A SU813709A1 (ru) 1979-04-09 1979-04-09 Триггерное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792748994A SU813709A1 (ru) 1979-04-09 1979-04-09 Триггерное устройство

Publications (1)

Publication Number Publication Date
SU813709A1 true SU813709A1 (ru) 1981-03-15

Family

ID=20820498

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792748994A SU813709A1 (ru) 1979-04-09 1979-04-09 Триггерное устройство

Country Status (1)

Country Link
SU (1) SU813709A1 (ru)

Similar Documents

Publication Publication Date Title
US5517145A (en) CMOS toggle flip-flop using adiabatic switching
SU813709A1 (ru) Триггерное устройство
US2847659A (en) Coupling circuit for magnetic binaries
US7120220B2 (en) Non-volatile counter
US2968797A (en) Magnetic core binary counter system
RU2250557C1 (ru) Триггерное устройство
RU1791850C (ru) Триггер
RU2180985C2 (ru) Триггерное устройство
US3200382A (en) Regenerative switching circuit
RU2248663C1 (ru) Триггерное устройство
RU2250554C1 (ru) Триггерное устройство
RU2250555C1 (ru) Триггерное устройство
SU845287A1 (ru) Энергонезависима чейка пам ти
SU738111A1 (ru) Триггер
RU2106742C1 (ru) Триггерное устройство
RU2207716C2 (ru) Триггерное устройство
RU2230427C2 (ru) Энергонезависимая ячейка памяти
RU2237967C1 (ru) Триггерное устройство
SU510744A1 (ru) Запоминающий элемент
US3198955A (en) Binary magnetic memory device
US3159773A (en) Bi-stable relay circuit
SU970650A1 (ru) Триггерное устройство (его варианты)
SU126914A1 (ru) Триггер на ферро-транзисторных чейках
RU2038692C1 (ru) Помехоустойчивый счетчик импульсов
RU2038693C1 (ru) Троичный триггер