Claims (2)
Устройство содержит первый формирователь 1, линию 2 задержки, соединенную с формирователем 1, первую схему И.ПИ 3, входы которой подключены к формирователю 1 и линии 2, триггес 4, вход которого подключен к схеме ИЛИ 3, вто рую схему ИЛИ 5, выход которой соеданен с шкной 6 синхроимпульсов, второй формирователь 7, выход которого соединен с первым входом схемы ИЛИ 5, одновибратор 8, выход которого соединен с шиной 9 кодовых сигналов, и схему 10 совпадени . Устройство снабжено также двухвходовой схемой 11 равнозначности. Первые входы схем 10 и 11 соешшены с выходом триггера 4, а вторне входы этих схем с выходом формировател 1. Выход схемы 11 равнозначности подключен к формирователю 7, а выход схемы Ш совпадени - ко второму входу схемы ИЛИ 5 и к входу одновибратора Кроме того, устройство содержит схему И 12, соединенную с установочным входом триггера 4 Воспроизведенный сигнал {см. фиг. ) подаетс на вход 13 формировател 1, на выходе которого по каждому перепаду входного сигнала вырабатываютс импульсы длительностью (5 Т (см.фиг.2р), где Т - минимальный интервал в прин той входной последовательности. Сигнал с выхода формировател 1 задерживаетс на величину 1,0 Т линией (см.фиг.2;з). При поступлении на пход 14 схемы И 12 установочного сигнала (см.фиг. 2f) длительностью от 2 Т до 3 Т на выходе схемы И 12 вырабатывайс установочньш и.мпульс, которым триггер 4 устанавливаетс а нулевое состо ние. Сигналы с выхода формировател 1 и линии 2 задержки подаютс на вход схемы ИЛИ 3 (исключаюиее ИЛИ), формирующей и.мпульсную последователь ность (см.фиг. 2), по сигналам с выхода схемы ИЛИ 3 и с выхода схемы И 12 триггером 4 формируетс и.vlпyльcнa последовательность,показанна на фиг. 2. По сигналам с выхода формировател 1 и триггера 4 на выходе схемы 10 формируетс сигнал, в котором единицы отм чаютс наличием импульса длительностью 0,5 Т (см.фиг. :), а на выходе схемы 11 - сигнал (см. фиг.1з), по положительным перепадам кот рого формирователем 7 вырабатываютс импульсы длительностью 0,5 Т (см.фиг.iO. Импульсна последовательность с выхода формовател 7 и импульсна последовательность с выхода схемы 10 совпадени объедин ютс схемой ИЛИ 5, на выходе которой полуаетс син.чронизирующий сигнал (см. фиг.2, «). Одновибратором 8 формируетс кодовый сигнал (см.фиг. 2,л). Формула изобретени Устройство дл воспроизведени , содержащее первый формирователь, линию задержки, соединенную с этим формирователем, первую схему ИЛИ, входы которой подключены к выходу упом нутого формирювател и выходу линии задержки, триггер, вход которого подключен к выходу первой схемы ИЛИ, вторую схему И.ПИ, выход которой соединен с шиной синхро1 пульсоБ , второй формирователь, выход которого , соединен с первым из входов второй схемы ИЛИ, одновибратор, выход которого соединен с шиной кодовых сигналов, и схему совпадени , отличаю щ е е с тем, что, с целью повышени надежности декодировани при увеличении частоты воспроизведенного сигнала , оно снабжено двухвходовой схемой равнозначности , при этом первые входы схемы равнозначности и схемы совпадени подключены к выходу триггера, вторые входы этих схем - к выходу первого формировател , выход схемы равнозначности подключен ко входу второго формировател , а выход схемы совпадени - ко второму входу второй схемы ИЛИ и к входу одновибратора. Источники информации, прин тые во внимание при экспертизе 1.Патент СШ.; № 3699556. кл. 340-174.1. 1972. The device contains the first driver 1, the delay line 2 connected to the driver 1, the first I.PI 3 circuit, whose inputs are connected to the former 1 and line 2, trigger 4, whose input is connected to the OR 3 circuit, the second OR 5 circuit, the output which connects with 6 clock pulses, the second driver 7, the output of which is connected to the first input of the circuit OR 5, the single vibrator 8, the output of which is connected to the bus 9 of code signals, and the circuit 10 of coincidence. The device is also equipped with a two-input scheme 11 of equivalence. The first inputs of circuits 10 and 11 are connected with the output of trigger 4, and secondly the inputs of these circuits with the output of driver 1. The output of circuit 11 of equivalence is connected to driver 7, and the output of circuit 3 coincides with the second input of circuit OR 5 and the input of one-oscillator. The device contains an AND 12 circuit connected to the setup input of the trigger 4 Reproduced signal {see. FIG. ) is fed to the input 13 of the imager 1, the output of which for each differential input signal produces pulses of duration (5 T (see Fig.2g), where T is the minimum interval in the received input sequence. The signal from the output of imager 1 is delayed by 1 , 0 T line (see Fig. 2; h). When the flow 14 of the circuit And 12 installation signal (see Fig. 2f) with a duration of 2 T to 3 T at the output of the circuit And 12 generate an installation impulse, the trigger 4 is set to the zero state. The signals from the output of the driver 1 and line 2 for The holders are fed to the input of the OR circuit 3 (excluding OR) forming the pulse sequence (see Fig. 2), the signals from the output of the circuit OR 3 and the output of the circuit AND 12 are generated by the trigger 4 and the .vl pinch sequence shown in FIG. 2. The signals from the output of the imaging unit 1 and the trigger 4 at the output of the circuit 10 generate a signal in which the units are marked by the presence of a pulse of 0.5 T (see fig :), and the output of the circuit 11 is the signal (see Fig. 1c), on the positive differences of which the shaper 7 produces pulses with a duration of 0.5 T (see Fig. iO. The pulse sequence from the output of the former 7 and the pulse sequence from the output of the coincidence circuit 10 are combined with the OR circuit 5, the output of which is synchronic signal (see Fig. 2, "). A single-signal 8 generates a code signal (see Fig. 2, l). Formula of Reproduction comprising a first driver, a delay line connected to this driver, a first OR circuit which entrances They are connected to the output of the aforementioned driver and the output of the delay line, a trigger whose input is connected to the output of the first OR circuit, a second I.PI circuit, the output of which is connected to the sync pulse bus, a second driver, the output of which is connected to the first of the second circuit inputs OR, a one-shot, the output of which is connected to a bus of code signals, and a coincidence circuit, different from the fact that, in order to increase the decoding reliability as the frequency of the reproduced signal increases, it is equipped with a two-input equivalence circuit, This first inputs equivalence circuit and a coincidence circuit connected to the output latch, the second inputs of these circuits - to the output of the first shaper, yield equivalence circuit is connected to the input of the second shaper, and the output of the coincidence circuit - to the second input of the second OR circuit and a monostable input. Sources of information taken into account in the examination 1. US patent .; No. 3699556. Class. 340-174.1. 1972.
2.Авторское свидетельство СССР № 499578, кл. G 11 В 5/09, 1974.2. USSR author's certificate number 499578, cl. G 11 On 5/09, 1974.