[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU625248A1 - Permanent storage - Google Patents

Permanent storage

Info

Publication number
SU625248A1
SU625248A1 SU772471420A SU2471420A SU625248A1 SU 625248 A1 SU625248 A1 SU 625248A1 SU 772471420 A SU772471420 A SU 772471420A SU 2471420 A SU2471420 A SU 2471420A SU 625248 A1 SU625248 A1 SU 625248A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
register
inputs
elements
function
Prior art date
Application number
SU772471420A
Other languages
Russian (ru)
Inventor
Красимир Георгиев Вълков
Виктор Иванович Корнейчук
Владимир Петрович Тарасенко
Александр Васильевич Городний
Original Assignee
Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority to SU772471420A priority Critical patent/SU625248A1/en
Application granted granted Critical
Publication of SU625248A1 publication Critical patent/SU625248A1/en

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в 1щфровь1Х вычислительных машинах. The invention relates to computing and can be used in 1F-1X computers.

Известны посто нные запоминающие устройства дл  хранени  значений логичес кнх функций, однако, эти устройства мало эффективны в отношении емкости пам ти при реализации логически.х функций над многоразр дными операндами l J.Permanent memory devices are known for storing values of logical functions, however, these devices are not very effective in terms of memory capacity when implementing logical functions over multi-bit operands l J.

Наиболее близким техническим решением к изобретению  вл етс  посто нное запоминающее устройство дл  .хранени  логических функций, содержащее регистр кода функции, соединенный через дешифратор с накопителем, регистры операндов и регистр результата 2. Это устройство имеет низкую надежность.The closest technical solution to the invention is a permanent memory for storing logical functions containing a function code register connected via a decoder to a drive, operand registers, and result register 2. This device has low reliability.

Целью изобретени   вл етс  повышение надежности устройства.The aim of the invention is to increase the reliability of the device.

Достигаетс  это тем, что устройство содерисит дополнительные дешифраторы и элементы И-ИЛИ, входы которых подключены к выходам накопител  и соответствующим выходам дополнительных дешифраторов , а выходы элементов И-ИЛИ соединены с аходами регистра результата, вхо ды дополнительных дешифраторов соединены с соответствующими выходами регистров операвдов.This is achieved by the fact that the device contains additional decoders and AND-OR elements, whose inputs are connected to the drive outputs and the corresponding outputs of additional decoders, and the outputs of the AND-OR elements are connected to the results of the result register, the inputs of additional decoders are connected to the corresponding outputs of the register operands.

На чертеже представлена функциональна  блок-схема посто нного запоминающего устройства.The drawing shows a functional block diagram of a persistent storage device.

Устройство содержит регистр кода фунции 1, дешифратор адреса 2 и накопитель 3, регистры операндов 4, 5, ... ,6, дополнительные дешифраторы 7 и элементы И-ИЛИ 8 и регистр результата 9. Выходы регистра кода функции 1 через дешифратор адреса 2 подключены к нходам накопител  3. Выходы старших (п -ых.) разр дов регистров операндов 4, 5,. . .,6 подключены к входам дополнительных дешифраторов 7, выходы ( П - 21)-ых разр дов регистров операндов 4, 5j. . .,6 подключены к аходам следующего дополнительного дешифратора. Выходы каждого дополнительного дешифратора подсоединены к первым аходам элемента Vl-ИЛИ 8, к вторым аходам которого подключены выходы накопител  3. -. .Выходы элементов И-ИЛИ 8 соединены-с входами регистра результата 9, Устройство работает следующим образом . В регистр кода функции 1 поступает код логическсЛ функции, которую необходимо реализовать над ГП П - разр дными операцдакш (bj, Lj записанными соответственно в регистрах операндов 4, 5,. , ,,6, В накопителе 3 хран тс  значени  К логических фун|&ций определенные на все 2 возможных наборов ( fJ , а ;HJ одноразр дных переменных. По коду логической функ ции из накопител  3 выбираетс  2 разр дное значение соответствующей функции KOTODoe поступает на аходы всех алемен-тов И-ИЛИ 8. На выходах дополнительных дешифраторов 7 получаетс  потенциал равный логической в соответствии СО значени ми разр дов операндов, поступивших на входы дешифраторов. Эти потен циалы открьшают соответствующий элемент в элементах И-41ЛИ 8 и на выхода элементов И-ИЛИ получаютс  значени  логической функции при заданных значени х операндов, которые записываютс  в регистр результата 9. Применение посто нного запоминающего устройства дл  реализации логическихThe device contains the function code register 1, address decoder 2 and drive 3, operand registers 4, 5, ..., 6, additional decoders 7 and AND-OR elements 8 and result register 9. The outputs of function code 1 register are connected via address decoder 2 to accumulator drives 3. Outputs of the higher (nth) bits of the registers of operands 4, 5 ,. . ., 6 are connected to the inputs of additional decoders 7, the outputs of the (P - 21) -th bits of the registers of the operands 4, 5j. . ., 6 are connected to the ports of the next additional descrambler. The outputs of each additional decoder are connected to the first passes of the Vl-OR 8 element, the second of which is connected to the outputs of drive 3. -. . The outputs of the elements AND-OR 8 are connected to the inputs of the result register 9, the device operates as follows. The function code register 1 receives the code of the function function that needs to be implemented over the GP P - bit operations (bj, Lj are written respectively in the registers of the operands 4, 5 ,., ,, 6, The drive 3 stores the values of K logical functions | &; tions defined for all 2 possible sets (fJ, a; HJ of one-bit variables. According to the code of the logic function from accumulator 3, the 2-bit value of the corresponding function KOTODoe is received on the inputs of all A-8 alements. At the outputs of additional decoders 7 potential equal to logs According to the values of the bits of the operands received at the inputs of the decoders, these potentials open the corresponding element in the AND-41LI elements 8 and the output of the AND-OR elements produces the values of the logic function for the specified operand values that are written to the result register 9 Applying persistent storage to implement logical

1one

1 функций перспективно, так как не требуетс  составление, и минимизаци  логических уравнений функхшй,. Формула лзобретенн  Посто нное запоминающее устройство дл  хранени  логических функций, содержащее регистр кода функции, соединенный через дешифратор с накопителем, регистры операндов и регистр результата, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит допсшнительные дешифраторы .и элементы И-41ЛИ, входы которых подключены к соответствующим выходам дополнительных дешифраторов и накопител , выходы элементов И-ИЛИ соединены с входами регистра результата, входы дополнительных дешифраторов соединены с соответствующими выходами регистров оп авдов. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР .,, № 378959, кл. G11 С 17/ОО, 12.03.71. 2.Авторское свидетельство СССР Qll С 17/00. № 494768, кл. 18.07.74.1 functions are promising, since the construction and minimization of logical equations of function, is not required. An invented memory device for storing logical functions comprising a function code register, connected via a decoder to the accumulator, operand registers and a result register, characterized in that, in order to increase the reliability of the device, it contains optional descramblers and I-41LI elements, the inputs of which are connected to the corresponding outputs of the additional decoders and the accumulator, the outputs of the AND-OR elements are connected to the inputs of the result register, the inputs of the additional decoders are connected to tvetstvuyuschimi register output op avdov. Sources of information taken into account in the examination: 1. Author's certificate of the USSR., № 378959, cl. G11 C 17 / OO, 12.03.71. 2. USSR Author's Certificate Qll С 17/00. No. 494768, cl. 07/18/74.

SU772471420A 1977-03-28 1977-03-28 Permanent storage SU625248A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772471420A SU625248A1 (en) 1977-03-28 1977-03-28 Permanent storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772471420A SU625248A1 (en) 1977-03-28 1977-03-28 Permanent storage

Publications (1)

Publication Number Publication Date
SU625248A1 true SU625248A1 (en) 1978-09-25

Family

ID=20703061

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772471420A SU625248A1 (en) 1977-03-28 1977-03-28 Permanent storage

Country Status (1)

Country Link
SU (1) SU625248A1 (en)

Similar Documents

Publication Publication Date Title
KR970016997A (en) Programmable logic circuit, and 2 programming method, circuitry and method for reducing the amount of configuration information
KR950033803A (en) Multiple bit shift device, data processor using same, and multiple bit shift method
JPS5828610B2 (en) Execution unit for data processor using segmented bus
SU625248A1 (en) Permanent storage
US3278904A (en) High speed serial arithmetic unit
GB1528231A (en) Information processing systems
GB1119002A (en) Data processors
GB981296A (en) Improvements in or relating to digital registers
JPS638971A (en) Polynomial vector arithmetic and control unit
JPH043394A (en) Semiconductor non-volatile storage device
GB1380750A (en) Control unit for a data processing system
SU1764050A1 (en) Mogul three adder
SU809126A1 (en) Digital device for function regeneration
SU494768A1 (en) Permanent storage device
SU598066A1 (en) Decoder
KR880008140A (en) Integrated Circuits for Digital Signal Processing
SU1603369A1 (en) Data shift device
JPS5821299B2 (en) memory
SU849223A1 (en) Processor with dynamic microprogramme control
SU809378A1 (en) Programmable fixed storage
SU542995A1 (en) Device for modifying commands
SU951991A1 (en) Computer
SU744534A1 (en) Controllable distributor
SU429425A1 (en) COMPUTATIONAL DEVICE:, '- 1 -' '' '' Жt n ^ J-ЛП. ”^ -'-“ '*' * '' * '*
SU402001A1 (en) DEVICE FOR ISOLATING EXTREME VALUE OF FUNCTION