SU594497A1 - Interface - Google Patents
InterfaceInfo
- Publication number
- SU594497A1 SU594497A1 SU752135907A SU2135907A SU594497A1 SU 594497 A1 SU594497 A1 SU 594497A1 SU 752135907 A SU752135907 A SU 752135907A SU 2135907 A SU2135907 A SU 2135907A SU 594497 A1 SU594497 A1 SU 594497A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- unit
- parcel
- output
- input
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Description
1one
Изобретение относитс к вычислительной технике и предназначено дл использовани в технике сопр жени каналов св зи с электронными вычислительными машинами (ЭВМ).The invention relates to computer technology and is intended for use in the technique of interfacing communication channels with electronic computers.
Известно устройство дл сопр жени , содержащее блок согласоваин с ЭВМ, регистры сдвига, блоки синхронизации, блоки преобразователей , а также блоки анализа стартовой и стоповой посылок .A device for interfacing is known, which contains a unit of matching with a computer, shift registers, synchronization blocks, transducer blocks, as well as blocks for analyzing starting and stop parcels.
К существенным недостаткам устройства относ тс значительные аппаратурные затраты и низка надежность приема посылок при импульсных помехах.Significant drawbacks of the device include significant hardware costs and low reliability of receiving parcels with impulse noise.
Наиболее близко предлагаемому устройство дл сопр жени , содержащее блок согласоваии с ЭВМ, соединенный двусторонними -ск А м с регистром сдвига, первый вход которого соединен с первым выходом блока управлени и входом блока согласовани с ЭВМ, второй выход блока управлени соедннен с входом блока пам ти и управл ющими входами блока выбора канала и распределител , вход которого соединен с выходом регистра сдвига, второй вход которого соединен с первым выходом блока синхронизации, вход блока выбора канала и выход распределител соединены с входом блока преобразователей , блок пам ти соединен двусторонними св з ми с блоком управлени , регистром сдвига и блоком синхронизации, соединенным двусторонней св зью с блоком управлени .The closest proposed interface device containing a computer matching unit, connected bilaterally with a shift register, the first input of which is connected to the first output of the control unit and the input of the matching computer unit, the second output of the control unit and the control inputs of the channel selection unit and the distributor, the input of which is connected to the output of the shift register, the second input of which is connected to the first output of the synchronization unit, the input of the channel selection unit and the output of the distributor soy a dinene with the input of the converter unit; a memory unit connected by two-way communications with a control unit, a shift register and a synchronization unit connected by two-way communication with a control unit.
Однако это устройство имеет существенный недостаток, заключающийс в низкой надежности приема при импульсных помехах, которые вызывают помимо краевых искажений дроблени элементарных посылок.However, this device has a significant drawback, which consists in low reliability of reception with impulse noise, which, in addition to edge distortions, causes fragmentation of elementary parcels.
Целью изобретени вл етс повышение надежности устройства.The aim of the invention is to increase the reliability of the device.
Это достигаетс тем, что в устройство введены счетчики нулевых и единичных проб, две схемы сравнени , три элемента И, регистр нормы краевых искажений, два триггера, блок регистрации фронтов, причем выходы блока выбора канала соедннены с первымн входами счетчиков единичных и нулевых проб и входами блока регистрации фронтов, выход которого соединен с первым входом первой схемы сравнени , второй и третий входы которой соедннеиы соответственно с вторым выходом блока синхронизации и выходом регистра краевых искаженнй, вход которого соединен с третьим выходом блока управлени , выходы первой схемы сравнени соедииены с первыми входами первого и второго элементов И, выходы которых соедннены с информационными входами первого триггера, первый н второй выходы которого соединены соответственно с первым входом третьего элемента И и вторым входом второго элемента И, выходы второго и третьего элементов И соединены с вторыми н третьими входами счетчиков единичных и нулевых проб, выходы которых соединены с информацнонными входами второй схемы сравнени , выход которой соединен с третьим входом регистра сдвига, первый выход второго триггера соединенс вторыми входами первого и третьего элементов И, второй выход второго триггера соединеи с третьим входом второго элемента И, управл ющий вход второй схемы сравнени соединен с первым выходом блока синхронизации и с первыми управл ющими входами триггеров , вторыг управл ющие входы которых сординекы с третьим выходом блока синхронизации , блок пам ти соединен двусторонними св з ми с триггерами, регистром нормы краевых искажений, блоком регистрации фронтов и счетчиками единичных и нулевых проб. На чертеже изображена блок-схема предлагаемого устройства. Оно содержит блок 1 преобразователей, блок 2 выбора канала, распределитель 3, блок 4 регистрации фронтов, счетчики 5, 6 нулевых и единичных проб, схемы 7, 8 сравнени , блок 9 синхронизации, регистр 10 нормы краевых искажений, триггеры Л, 12, элементы И 13, 14, 15, регистр 16 сдвига, блок 17 управлени , блок 18 согласовани с ЭВМ, блок 19 пам ти. Устройство дл сопр жени работает по принципу разделени времени между подключенными каналами, при этом блок 17 по синхроимпульсам блока 9 осуществл ет выборку из блока 9 управл ющего слова дл данного канала , управление и обратную запись управл ющего слова последовательно дл каждого из подключенных каналов таким образом, что в течение длительности любой элементарной посылки осуществл етс дискретно в определенные такты несколько рэз управление каждым из каналов. Пусть посредством управл ющего слова дл выбранного канала устройство осуществл ет прием знака, содержащего несколько элементарных посылок, которые через блок I поступают на блок 2. Тогда в такт, соответствующий началу очередной посылки, блок 17 осуществл ет выборку из блока 19 управл ющего слова дл данного канала, адрес которрго поступает также в блок 2 на опрос состо ни входной щины соответствующего канала. В результате опроса единична или нулева проба, соответствующа единичному или нулевому состо нию посылки в этот такт, записываетс в счетчики 6 или 5 и в блок 4. Пусть принимаема посылка единичного состо ни искажена так, что имеютс краевые искажени в ее первой и второй половинах, величина которых в пределах длительности посылки соответствует п тому и предпоследнему тактам соответственно, а импульс дроблени поразил центр посылки. Тогда в течение первых четырех тактов управлени данным каналом в счетчике 5 накоп тс четыре нулевых пробы. В п тый такт единична проба из блока 2 поступает в счетчик бив блок 4, на выходе которого по вл етс сигнал, в данном случае сообщающий о краевом искажении, поступающий на схему 8. Схема 8 осуществл ет сравнение сигнала с блока 9 с сигналом с регистра 10, задающим минимальный об зательный интервал регистрации посылки. Если зарегистрированный фронт сигнала в первой половине посылки находитс в зоне минимального интервала регистрации, тогда операци сбора проб в счетчики 5 и 6 продолжаетс . Пусть первый зарегистрированный фронт в первой половине посылки находитс за пределамн этой зоны, тогда по сигналу с триггеров 1 и 12, наход щихс в нулевом состо нии, и схемы 8 через элемент И 14 осуществл етс сброс счетчиков 5 и б и установка в единичное состо ние триггера 12. При последующей регистрации фронтов в преде;1ах длительности первой половины посылки, свидетельствующей о наличии дроблений, сброс счетчиков 5 и 6 запрещаетс единичным состо нием триггера 12, т. е. процесс сброса проб продолжаетс . 8такт, соответствующий центру посылки, блок 9осуществл ет установку триггера 11 и сброс триггера 12, единичное состо нне триггера И соответствует регистрации второй половины посылки . Далее, в предпоследний такт блок 4 регистрирует следующий фронт сигнала, соответствующий в данном случае краевому искажению заднего фронта посылки, а в схеме 8 сравниваютс состо ни блока 9 и регистра 10. Если зарегистрированный фронт сигнала находитс в-минимальной об зательной зоне регистрации, то сбор проб в счетчики 5 и 6 продолжаетс . Пусть зарегистрированный фронт находитс за пределами этой зоны, тогда сигнал со схемы 8 и триггера 11 через элемент И 13 устанавливает в единичное состо ние триггер 12 и триггеры И и 12, наход щиес в единичном состо нии , через элемент И 15 запрещают дальнейший счет проб в счетчиках 5 и 6. Блок 9 в такт, соответствующий концу посылки, осуществл ет сброс триггеров 11 и 12, подготавлива их к регистрации следующей посылки, сдвигает 16, подготавлива позицию дл записи « состо ни очередного бита, и управл ет сравнением состо ний счетчиков 5 и 6 по мажоритарному принципу в схеме 7. В результате сравнени определ етс пол рность прин той посылки , состо ние которой из схемы 7 поступает на регистр 16 дл запоминани . После заверщени г гг приема нескольких посылок код знака, накопленный в регистре 16, посредством блока 17 переписываетс в блок 18. - Устройство дл сопр жени выгодно отличаетс от известного, так как осуществл ет прием элементарных посылок путем измерени краевых искажений и регистрации части посылки , свободной от краевых искажений, с накоплением дискретных единичных и нулевых проб и определением пол рности посылки по мажоритарному принципу, в результате чего повышаетс надежность, то есть веро тность правильного приема посылок при действии ие только краевых искажений, но и дроблений. Суммарный экономический эффект при единичной установке предлагаемого изобретени ориеитиThis is achieved by introducing zero and single sample counters, two comparison circuits, three AND elements, a marginal distortion norm register, two triggers, a front detection unit, the outputs of the channel selection block are connected to the first inputs of single and zero samples and inputs the edge detection unit, the output of which is connected to the first input of the first comparison circuit, the second and third inputs of which are connected respectively to the second output of the synchronization unit and the output of the edge distorted register, whose input is with the third output of the control unit, the outputs of the first comparison circuit are connected to the first inputs of the first and second I elements, the outputs of which are connected to the information inputs of the first trigger, the first n second outputs of which are connected respectively to the first input of the third element And and the second input of the second element And, outputs the second and third elements And are connected to the second and third inputs of the counters of single and zero samples, the outputs of which are connected to the information inputs of the second comparison circuit, the output of which is connected to a shift register input, a first output of the second flip-flop is connected by second inputs of the first and third elements AND, a second output of the second flip-flop is connected to the third input of the second element AND, the control input of the second comparison circuit is connected to the first output of the synchronization unit and the control inputs of which the ports with the third output of the synchronization block, the memory block are connected by two-way communications with the triggers, the marginal distortion norm register, the front registration block and the counter sam single and zero samples. The drawing shows a block diagram of the proposed device. It contains a transducer unit 1, a channel selection unit 2, a distributor 3, a front detection unit 4, counters 5, 6 zero and single samples, a comparison circuit 7, 8, a synchronization block 9, a marginal distortion register 10, triggers L, 12, elements And 13, 14, 15, shift register 16, control unit 17, computer matching unit 18, memory unit 19. The pairing device operates according to the principle of dividing the time between the connected channels, and the block 17 uses the sync pulses of the block 9 to select from the block 9 of the control word for this channel, control and write back the control word in sequence for each of the connected channels in such a way that during the duration of any elementary sending, discrete control of each channel is performed discretely at certain times, several times. By means of the control word for the selected channel, the device accepts a sign containing several elementary parcels, which through block I arrive at block 2. Then, in time, corresponding to the beginning of the next burst, block 17 samples the control word for block 19 from channel, the address of which also goes to block 2 to poll the state of the input channel of the corresponding channel. As a result of the survey, a single or null sample corresponding to a single or zero state of a parcel during this cycle is recorded in counters 6 or 5 and in block 4. Let the unit state accepted parcel be distorted so that there are boundary distortions in its first and second halves, the magnitude of which, within the limits of the duration of the parcel, corresponds to the fifth and the penultimate cycle, respectively, and the crushing pulse struck the center of the parcel. Then, during the first four control cycles of this channel, four zero samples accumulate in counter 5. In the fifth cycle, a single sample from block 2 enters the counter b beating block 4, at the output of which a signal appears, in this case an edge distortion signal arriving at the circuit 8. Circuit 8 compares the signal from block 9 with the signal 10, specifying the minimum mandatory interval for registering a parcel. If the recorded signal front in the first half of the parcel is in the zone of the minimum registration interval, then the sampling operation in counters 5 and 6 continues. Let the first registered front in the first half of the parcel be beyond the limits of this zone, then the signal from triggers 1 and 12, which are in the zero state, and circuit 8, through element And 14, reset the counters 5 and b and set it to one trigger 12. During the subsequent registration of the fronts in the range; 1x the duration of the first half of the parcel, indicating the presence of crushing, the reset of counters 5 and 6 is prohibited by a single state of trigger 12, i.e. the process of sampling continues. 8-stroke, corresponding to the center of the parcel, the block 9 realizes the installation of the trigger 11 and the reset of the trigger 12, the unit state of the trigger And corresponds to the registration of the second half of the parcel. Further, in the penultimate cycle, block 4 registers the next edge of the signal, corresponding in this case to the marginal distortion of the trailing edge of the message, and in scheme 8 the states of block 9 and register 10 are compared. If the detected signal edge is in the minimum required registration area, the collection samples in counters 5 and 6 continues. Let the registered front is outside this zone, then the signal from circuit 8 and trigger 11 through element AND 13 sets in one state trigger 12 and triggers And and 12, which are in one state, through element And 15 prohibit further counting of samples in counters 5 and 6. Block 9 per beat corresponding to the end of the burst, resets triggers 11 and 12, preparing them to register the next burst, shifts 16, preparing the position for recording the "next bit state, and controls the comparison of counter states 5 and 6 on mazh the critical principle in scheme 7. As a result of the comparison, the polarity of the received parcel is determined, the state of which from scheme 7 goes to register 16 for storage. After completion of gg of receiving several parcels, the sign code accumulated in register 16 is rewritten by block 17 to block 18. - The device for coupling favorably differs from the known one, since it accepts elementary parcels by measuring the edge distortions and registering a part of the parcel free from edge distortions, with the accumulation of discrete single and zero samples and the determination of the polarity of the parcel according to the majority principle, resulting in increased reliability, i.e. the probability of correct parcel reception the action is not only edge distortion, but also crushing. The total economic effect with a single installation of the proposed invention
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752135907A SU594497A1 (en) | 1975-05-20 | 1975-05-20 | Interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752135907A SU594497A1 (en) | 1975-05-20 | 1975-05-20 | Interface |
Publications (1)
Publication Number | Publication Date |
---|---|
SU594497A1 true SU594497A1 (en) | 1978-02-25 |
Family
ID=20619979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752135907A SU594497A1 (en) | 1975-05-20 | 1975-05-20 | Interface |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU594497A1 (en) |
-
1975
- 1975-05-20 SU SU752135907A patent/SU594497A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3940764A (en) | Pulse pair recognition and relative time of arrival circuit | |
SU594497A1 (en) | Interface | |
GB942183A (en) | Improvements in or relating to data processing equipment | |
US4068180A (en) | Methods and apparatus for enhancing resolution in pulse analysis | |
JPS6037961U (en) | Digital binary group calling circuit device | |
US3074019A (en) | Pulse separator and repetition-rate discriminator | |
JPS589387Y2 (en) | Pulse signal period identification circuit | |
SU961123A1 (en) | Discrete delay line | |
SU1275531A1 (en) | Device for digital magnetic recording | |
SU882029A1 (en) | Digital signal combination discriminator | |
SU938415A1 (en) | Error detection and correcting device | |
SU1656546A1 (en) | Device for matching computer with communication channel | |
SU1688438A1 (en) | Data transceiver | |
SU799119A1 (en) | Discriminator of signal time position | |
SU849524A1 (en) | Device for monitoring discrete communication channel | |
SU1059559A1 (en) | Device for implementing input of information from discrete-type transduers | |
JPH0623082Y2 (en) | Serial signal receiving circuit | |
SU1377887A1 (en) | Telecontrol signal transceiver | |
SU1674387A1 (en) | Digital data transfer validation estimator | |
SU558416A1 (en) | Digital frequency demodulator | |
SU1667121A1 (en) | Data input device | |
SU982093A1 (en) | Storage | |
SU465647A1 (en) | Digital phase discriminator | |
SU559415A2 (en) | Impulse Protection Device | |
SU799120A1 (en) | Pulse shaping and delaying device |