SU475626A1 - Устройство дл автоматического контрол статистической равномерности потока сигналов по скольз щей выборке - Google Patents

Description

3

леиии, схем задержки, схем «И, «ИЛИ, причем информационные нходи блока св заны с информационными входами узла jiej-HCTpaiuni повторений наборов, вход разрешени  нерестройкн блока св зан с входом разрешени  нерестройки узла регистрации новторений наборов , входом сброса реверсивного счетчика и через нервую схему «ИЛИ с входом «Сложение триггера уиравлени , а второй вход нервой схемы «ИЛИ соединен с входом синхронизации блока через нервую схему «И, второй вход которой св зан с выходом «Вычитание триггера уиравлени , вход унравлени  блоком соединс с входом «В111читание триггера уи 1авлени  через вторую схему «И, второй вход которой через нервую схему задержки соединен с выходом узла регистрации цовторений наборов, выходы триггера управлени  через вторую и третью схемы задержки св заны с входами управлени  реверсивного счетчика, выход переполнени  которого св зан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему «ИЛИ, второй вход которой через нервую схему «И соединен с входом синхронизации блока.

Блок запоминани  запретных наборов состоит из узла регистрации повторений наборов , схемы задержки и схемы «И, причем информационные входы узла регистрации повторений наборов св заны с информационными входами блока, вход синхронизации блока св зан с входом разрешени  перестройки узла регистрации повторений наборов, вход которого св зан с выходом блока через схему «И, второй вход которой через схему задержки св зан с входом сигнализации о запретном наборе.

На фиг. 1 изображена блок-схема предлагаемого устройства; па фиг. 2 - блок-схема блока подсчета числа повторений наборов; на фиг. 3 - блок-схема блока запоминани  запретных наборов.

Предлагае.мое устройство состоит из генератора импульсов 1, через схему «И 2 св занного с входом коммутатора 3. Выходы коммутатора непосредственно и через схемы «НЕ 4 соединены с входами трехвходовых схем «И 5. Третьи входы этих схем «И через схему «НЕ 6 соединены с выходом устройства. Выход схемы «НЕ 6 соединен также с входом схемы «И 2. Выходы схем «И 5 соединены с входами разрешени  перестройки блоков 7 подсчета числа повторений наборов, информационные входы которых соединены с входами устройства, входы синхронизации - с выходом генератора импульсов 1, а входы управлени  - с выходом многовходовой схемы «ИЛИ 8, а выходы - с входами многовходовой схемы «ИЛИ 8. Выход последней через схему «ИЛИ 9 соединен с выходом устройства . Второй вход схемы «ИЛИ 9 св зан с выходом блока 10 запоминани  запретных наборов (БЗЗИ), вход сигнализации о запретном наборе которого соединен с выходом устройства , а информационные входы - с входами устройства. Вход синхронизации блока 10 запоминани  занретных наборов св зан с выходом генератора импульсов 1. Блок 7 подсчета числа повторений наборов состоит из узла 11 регистрации повторений наборов (УРИН), информационные входы которого соединены с информационными входами блока. Вход разрешени  нерестройки блока св зан с входом разрешени  перестройки УРНН 11, входом сброса реверсивного счетчика 12 и через схему «ИЛИ 13 с входом «Сложение триггера управлени  14. Второй вход схемы «ИЛИ 13 св зан с выходом «И

15, один из входов которой подключен к входу синхронизации блока, а другой - к выходу «Вычитание триггера управлени  14. Выход схемы «И 15 и выход УРНН 11 через схему «ИЛИ 16 св заны с счетны.м входом реверсивного счетчика 12. Выход УРНН 11 соединен также через схему задержки 17 и схему «И 18 с входом «Вычитание триггера управлени  14, выходы которого через схемы задержки 19 и 20 соединены с входами управлени  реверсивного счетчика 12. Второй вход

схемы «И 18 св зан с входом управлени 

блока, а выход переполнени  реверсивного

счетчика 12 св зан с выходом блока.

Блок запоминани  запретных наборов

(БЗЗН) 10 состоит из УРНН 21, информационные входы которого св заны с информационными входами блока, а вход разрешени  перестройки - с входом синхронизации блока . Выход УРНН 21 через схему «И 22 св зан с выходом блока. Второй вход схемы «И 22 через схему задержки 23 св зан с входом сигнализации о запретном наборе.

Нредлагаемое устройство работает следуюшим образом.

Каждый рабочий такт начинаетс  с приходом входного набора сигналов на все УРНН. Если в (/-1)-м такте на выходе устройства не был выработан сигнал «Блокировка, то

к началу /-го такта элементы предлагаемого устройства наход тс  в следуюше.м состо нии. На реверсивных счетчиках 12 зафиксированы числа, отражающие количество повторений различных входных наборов. Эти числа наход тс  в пределах от О до К-1. Триггеры управлени  14 наход тс  в состо нии «Сложение . Каждое УРНН И настроено на регистрацию повторений одного из возможных входных наборов. Коммзтатор 3 выдает сигнал на

двух выходах, открыва  одну из схем «И 5. Схема задержки 23, врем  задержки которой Тз соответствует длине одного рабочего такта, не открывает с /-м такте схему «И 22, так как в (/-1)-м cnriuna «Б юкировка

пе было. УРНН 21 настроено па набор, который приходил последним, }ю, даже если этот набор повторитс , сигнал па выходе БЗЗН 10 не по витс , так как схема «И 22 закрыта. Носледовательпость срабат1лвапи  элементов чтройства следующа .

В момент начала такта на входы УРПМ приходит набор сигналов. Предположим, что этот набор совпадает с тем, на который настроено г-е УРПН. Тогда на его выходе через ni.r (trie - врем  задержки сигнала в логической схеме) по вл етс  сигнал и через схемы «ИЛИ 16 поступает на счетный вход реверсивного счетчика. Если к этому моменту на счетчике зафиксировано число К-1, то, нройл  по цепи сквозного переноса счетчика, сигнал через глг про вл етс  на выходе переполнени  реверсивного счетчика и, пройд  через две схемы «ИЛИ 8 и 9, образует сигнал «Блокировка на выходе предлагаемого устройства через t,ic(n-{- og2K-3 после по влени  набора сигналов на входе устройства . Все остальное врем  до конца такта необходимо дл  того, чтобы привести устройство в исходное положение. Через /лс («+log2 --4-) после начала такта срабатывает генератор импульсов 1. Этого времени достаточно, чтобы сигнал отсутстви  блокировки, если он выработалс , одновременно с сигналом от генератора импульсов достиг схемы «И 2 и открыл ее, чтобы дать возможность коммутатору подготовитьс  к открыванию следующей схемы «И 5.

Коммутатор выполнен на основе кольпевого сдвигаюп1,его регистра, в которой занесена кодова  комбинаци , содержаща  М-2 нол  TI две единицы в смежных разр дах. Благодар  этому коммутатор в течение времени t-r-,-,. необходилтого дл  переворачивани  его ( триггера, открьдвает г-ю схему «И п. а затем мгновенно перебрасывает сигнал на ((--1)-ю схему «И 5. Это происходит к началу след ютего (/-|-П-го такта, если в м также не выработан сигнал «Блокировка. В это же врем  и при этом же условии происходит перестройка на набор, притнедший в /-м такте, г-го УРПИ. на вход разрешени  перестройки которого через открытую схему «И 5 поступает сигнал ОТСУТСТВИЯ блокировки. Таким образом, обита  длина рабочего такта в этом случае составл ет

f,p4-/.-, 1о5;гК- 5).

Одновременно с переключением коммутатора и перестройкой УРПН реверсивный счетчик увеличивает свое показание на 1. Состо ние триггера управлрни  14 не мен етс , так как при отсутствии сигнала «Блокировка схема «И 18 остаетс  закрытой. Итак, в случае отсутстви  сигнала «Блокировка в t-w такте предлагаемое УСТРОЙСТВО к концу такта полностью готово к приему очередного набора.

Рассмотрим более сложный случай, когда гигнал «Блокировка в t-w такте вырабатьт чаетс . Тогд  на выхоте схемы «НЕ 6 сигнал не про вл етс , схелты «И 2 и 5 не открываютс , и переключение коммутатора и перестройка /-ГО УРПН не происход т. Но открываетс  схема «И 18, и сигнал с выхо.да УРПН, задержанный с помощью схемы задержки 17 на врем  То, необходимое дл  того.

чтобы сигнал с выхо.да схемы «ИЛИ 8 достиг схемы «И 18, поступает Tia oxiy- «Вычитание триггера управлсги  14

T2-(logo/(4-2).f:..

Наличие этих триггеров управлени  обусловлено тем, что по услови м работы устройства входные наборы, вызывающие сигнал «Блокировка , не должны учитыватьс  в показани х

реверсивных счетчиков, и, следовательно, из показаний тех реверсивных счетчиков, на которые в /-м такте ноступил сигнал, необходимо вычесть 1. В дальнейнтем через срабатывает реверсивный счетчнк 12. а через 2.c

измен етс  состо ние триггера управлени . Через ti 2/.-rr отключаютс  с ммировани  и подключаютс  схемы вычитани  в реверсивном счетчике. Задержка на г. получаема  в схемах задержки 19 ц 20. необходнма дл  того, чтобы все триггеры реверсивного счетчика успели перевернутьс . Таким образом , к концу /-ГО такта на реверсивных счетчиках , соответствующих тем УРПН, которые сработали в прошлом такте, зафпксировлна

лишн   единица, а их тпт5ггеры управлени  наход тс  в состо нии «Вычитание. Когда в (-П-м такте спабатывает генор тп; тптпульсов 1, его сигнал через открыт-те схемы «И 15 и «ИЛИ 16 пост пает па входы ренерсивных счетчиков ч вычитает «лишнюю единицу. Oднoвl). иройд  через «ИЛИ 13. этот сцгнал тереводит триггер иравлени  в состо н ге «С.южение. и к моменту начала ()-го такта устройство снова оказываетс  в исходном согто нит. При этом, если в (/--П-м такт- прихпдит н бпр, отличный от поступившего в такте, то его восирипимают TI обрабатывают свои УРПН и реверсивные счетчики. Если же ппттходит снова тот ж набор, то реверсивнье счетчики, работавтиие в предыдущем такте. ис г ырабатывать сигнал переполнени  (их ттепь образовант  пепеносов отключена триггером управлени ), и схема «И 18 остаетс  закрытой . В этом сллчае функцию выработки сигнала «Б.чокировка берет на себ  10. который выдает этот сигнал на вхол схемы «ИЛИ 9. Во всех случа х, когда сттгнал со схемы «И

5 разрещает перестройку УРПН, одновре Т1 нно ПРОИСХОДИТ сброс соответствующего реверсивного счетчика, а его триггер управлени  устанавливаетс  в состо ние «Сложение.

Таким oбpaзo т. преллагаемп,° лттронгтво осуществл ет оперативный КОНТРОЛЬ соответстви  характергтстик входного потока сигналов равномерному и с помощью стгнала «Блокировка указывает набо ьт сигналов, нарушающие равнот-герность распределентт  входного потока сигналов. При этом некотора  выборка из .М результатов наблюдрни  входных сигналов считаетс  не соответствующей равнол ерному распределеттию, если в ней какойдибо набор встречаетс  бп.ггее. чем К раз.

Предмет изобретени 

1.Устройство дл  автоматического контрол  статистической равномерности потока сигналов по скольз щей выборке, содержащее генератор импульсов, коммутатор, схемы «И и реверсивные счетчики, отличающеес  тем, что, с целью повышени  быстродействи , в него введены блоки подсчета числа повторений наборов и блок запоминани  запретных наборов, причем входы устройства соединены с информационными входами блоков подсчета числа Повторений наборов и блока запоминани  запретных наборов, выход генератора импульсов соединен с входами синхронизации блоков подсчета числа повторений наборов н блока запоминани  запретных наборов и через схему «И - с входом коммутатора, выходы которого непосредственно и через группу схем «НЕ соединены с первым и вторым входами группы схем «И, третьи входы группы схем «И соединены с вторым входом схемы «И и через схему «НЕ - с выходом устройства , а выходы группы схем «И - с входами разрешени  блоков подсчета числа повторений наборов, выходы которых через многовходовую схему «ИЛИ соединены с входами управлени  этих блоков и с первым входом двухвходовой схемы «ИЛИ, второй вход которой соединен с выходом блока запоминани  запретных наборов, а выход - с выходом устройства и с входом сигнализации о запретном наборе блока запоминани  запретных наборов .

2.Устройство цо п. 1, отличающеес  тем, что блок подсчета числа повторений наборов состоит из узла регистрации повторений наборов, реверсивного счетчика, триггера управлени , схем задержки. схем «И,

«ИЛИ, причем информационные входы блока св заны с информационными входами узла регистрации повторений наборов, вход разрешени  перестройки блока св зан с входом разрешени  перестройки узла регистрации повторений наборов, входом сброса реверсивного счетчика п через первую схему «ИЛИ с входом «Сложение триггера управлени , а второй вход первой схемы «ИЛИ соединен с входом синхронизации блока через первую схему «И, второй вход которой св зан с выходом «Вычитание триггера управлени , вход управлени  блоко.м соединен с входом «Вычитание триггера управлени  через вто5 ) ю схему «И, второй вход которой через пе)вую схему задержки соединен с выходом узла регистрации повторений наборов, выхо;1Ы триггера управлени  через вторую и третью схемы задержки св заны с входами

управлени  реверсивного счетчика, выход переполнени  которого св зан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему «ИЛИ, второй вход которой через

5 первую схему «И соединен с входом синхронизации блока.

3. Устройство гю п. 1, от л и ч а ю П1, е е с   ic.i, что блок запоминани  запретных наборов состоит из узла регистрации повторений

0 наборов, схемы задержки и схемы «И, причем информационные входы узла регистрации повторений наборов св заны с информа11иоииыми входами блока, вход синхронизаи ,ии блока св зан с входом разрешени  перестройки узла регистрации повторений наборов , вход которого св зан с. выходом блока через схему «И, второй вход которой через схему задержки св зан с входом сигнализации о запретном наборе.

Фиг. 1

/J

С

п

8 -

2

иг. 2

2J

-О