SU415802A1 - PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T g - Google Patents
PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T gInfo
- Publication number
- SU415802A1 SU415802A1 SU1769066A SU1769066A SU415802A1 SU 415802 A1 SU415802 A1 SU 415802A1 SU 1769066 A SU1769066 A SU 1769066A SU 1769066 A SU1769066 A SU 1769066A SU 415802 A1 SU415802 A1 SU 415802A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- bit
- input
- block
- converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Изобретение .используетс дл св зи цифровой вычислительной маншны с объектом или .с аналоговой вычислительной лашыной, выходные сигналы «OTOipbix мен ютс в широком диапазоне; кроме того, оно примен етс в йнфар1мацио«но-1иэмерительных системах.The invention is used to connect a digital computational manshna with an object or analog computational terminal, the output signals of the OTOipbix vary over a wide range; In addition, it is used in computing systems but measuring systems.
Известен поразр дный преобразователь нашр жвние-код с автомасштабированием, содержащий устройство синхронизации, распределитель импульсов, блок схем совпадений, блок вентилей, счетчик пор дка, блок входных резисторов, триггер режима работы.A bit-wise converter with an auto-scaling code is known that contains a synchronization device, a pulse distributor, a block of coincidence circuits, a block of gates, an order counter, a block of input resistors, an operating mode trigger.
Од.нако в известном устройстве переключение масштаба осуществл етс по команде извне, а не автоматически, внутри устройства. Помимо этого, известный преобразо(ватель обладает более . точностью и быстродействием .However, in a known device, the zoom is switched by a command from the outside, rather than automatically, inside the device. In addition, the known converter (the driver has more. Accuracy and speed.
С целью повышени точности и быстродействи в п-редлагаемом лреобразо1ватеЛе выходы триггера режима работы соединены со входом блока синхронизации, выходы которого подключены к поразр дному преобразователю и распределителю имнульсов, выходы последнего соединены с одними входа.ми блока схем совпадени , другие входы которого подключены к выходам блока вентилей, а выходы - к входам блока входных резисторов, счетчика пор дка, триггера режима работы, двух старших разр дов поразр дного преобразовател , выходы которых соединены с одними входами блока вентилей, другие входы подключены к выходам нуль-органа поразр дного преобразовател .In order to increase accuracy and speed in the p-offered transducer, the outputs of the operating mode trigger are connected to the input of the synchronization unit, the outputs of which are connected to the parallel converter and the distributor of pulses, the outputs of the latter are connected to one input of the coincidence circuit, the other inputs of which are connected to the outputs the valve block, and the outputs to the inputs of the input resistor unit, an order counter, an operating mode trigger, two high-order bit converters, the outputs of which are connected to one moves the valve block, the other inputs are connected to the outputs of the zero-bit-wise transducer body.
На чертеже показана блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Триггер / режима ра.боты, служащий дл задани либо режи1ма выбора -масштаба, либо режима поразр дного уравновеши1вани , соединен с блоком 2 синхронизации, который состоит из ген-ератора импульсов и схем совпадений . Блок 2 вырабатывает импульсы в соответствии с заданным работы. Выходы блока 2 син.хронизации соединены с распределителем 3 импульсов и с поразр дным преобразователем 4. Выходы распределител 5 импульсов соединены с одним из входов схем совпадени блока 5 схем совпадени , а другие .входы этих схем совпадени соединены с выходами блока 6 вентилей. Выходы блока 5 схем совпадени соединены со входами счетчика 7 пор дка, триггера / режима работы, блока 8 входнмх сопроти1влбн:ий, который дл выбора масштаба, а также со входалш первого и iBTOporo разр дов 9 и 10 соответственно поразр дного преобразовател 4. Выходы первого разр да 9 соединены с входами блока 6 вентилей, входы которого соединены также с выходами нуль-органа 1 поразр дного преобразовател 4.A trigger / work mode, which serves to specify either the choice of the scale or the bit-balance mode, is connected to the synchronization unit 2, which consists of a generator of pulses and coincidence circuits. Block 2 generates pulses in accordance with the specified work. The outputs of the synchronization unit 2 are connected to the distributor of 3 pulses and with a parallel converter 4. The outputs of the distributor 5 pulses are connected to one of the inputs of the matching circuit of the block 5 of the matching circuit, and the other inputs of these matching circuits are connected to the outputs of the valve 6. The outputs of block 5 of the matching circuits are connected to the inputs of the 7 order counter, trigger / operating mode, block 8 input resistors, which is for selecting the scale, as well as with the first and iBTOporo bits 9 and 10, respectively, of the bit converter 4. Outputs of the first bit 9 is connected to the inputs of the valve block 6, the inputs of which are also connected to the outputs of the zero-body 1 of the bit converter 4.
В начальный момент триггер / режима задает режим выбора -масш-таба, и импульсы с блока 2 синхранизацви поступают на распределитель 3 импульсов. имлульс распределител 5 устанавливает в «О первый з.на;ковый разр д преобразовател напр жение-код (первый разр д 9) и устанавливает в «1 (КЛЮЧ маковмального входноГо сопротивлени блока 8 входных сопротивлений. В результате входное на;П1р жение подаетс на вход первого 1разр 1да с минимальным коэффициентом передачи, т. е. масштаб на именьший .At the initial moment, the trigger / mode sets the selection mode of the mash-tobacco, and the pulses from the synchronic unit 2 are fed to the distributor of 3 pulses. impulse distributor 5 sets to "O first z.na; kyyi bit voltage-code converter (first bit 9) and sets to" 1 (KEY makmalnogo input resistance block 8 input resistances. As a result, the input voltage on; the input of the first is 1 bit 1 da with a minimum transmission coefficient, i.e., the scale is lower.
Если входное иадар жение положительео, то на выходе нуль-органа 11 возникает сигнал по единичному 1выходу, если входное напр жение отрицательно, от сигнал по вл етс по нулевому выходу нуль-органа 11. Выходы последнего подключены к одним из входов вентилей блока 6 вентилей. На вторые входы вентилей подаютх; сигналы с выходов триггера знакового разр да 9. При положительном входно1М напр жении следующий ииипульс с распределител импульсов устанавливает в единицу второй разр д 10 преобразовател 4. Если при этом модуль входного налр жени больше модул комленоирующего напр жени с поразр дного лреобразо1вател 4, то на выходе нуль-органа 11 по вл етс сигнал по единичному выходу.If the input and discharge is positive, then the output of the zero-body 11 generates a signal on a single 1 output, if the input voltage is negative, the signal appears on the zero output of the zero-organ 11. The outputs of the latter are connected to one of the inputs of the gates of the valve 6. On the second inputs of the valves serves; signals from the trigger outputs of the sign bit 9. If the input voltage is positive, the next pulse from the pulse distributor sets the second bit 10 of the converter 4 to one unit. If the input voltage modulus is greater than the compensation voltage module from the bit converter 4, then the output a null organ 11 appears on a single output.
В этом случае масштабирующее входное солротввление выбираетс правильно, и третий имоульс с распределител 3 вмлульсов устанавливает в «1 триггер 1 реж1има работы, который переключает блок 2 синхронизации. Имлульсы с этого блока .поступают в схему поразр дного преобразовател 4, в результате начинаетс лроцесс обычного поразр дного ура1вн0|веши,вани , а во втором разр де воз-никает «1.In this case, the scaling input solvoltage is selected correctly, and the third pulse from the distributor 3 volts sets to "1 trigger 1 operation mode, which switches the synchronization unit 2. The impulses from this block enter the circuit of the bit converter 4, as a result the process of the usual bit pattern of the array, vania begins, and in the second bit the “1.
Результаты лреобразовани положительных напр жений лолучаютс в пр мом коде, тогда единица во втором разр де означает, что увеличивать масштаб нельз - масштаб выбран правильно.The results of the conversion of positive voltages are obtained in the direct code, then the unit in the second section means that increasing the scale cannot be - the scale is chosen correctly.
Если же лосле установки в «1 второго разр да |На выходе нуль-органа 11 по вл етс сигнал по нулевому выходу, то модуль входного напр жени меньше модул компенсирующего напр жени , т. е. необходимо увеличить ма|0штаб.If the unit is set to "1 second bit | A zero-output signal appears at the output of the zero output, then the input voltage modulus is less than the compensating voltage modulus, i.e. it is necessary to increase the ma | 0scale.
Третий имлульс с блока .3 распределител И1млульсо:в лоступает на соответствующую схему совладени блока 5 схем совпадени , сигнал с выхода который сбрасывает в «О ключ маисшмального входного сопротивлени и устанавливает в «1 ключ следующего, вдвое меньшего, входного сопротивлени . Он также добавл ет единицу ,в счетчик 7 пор дка . Далее работа схемы происходит аналоГИЧ1НО описанному выше.The third impulse from the block .3 of the distributor I1 is multiplied: to enter the corresponding co-ownership scheme of the block 5 matching schemes, a signal from the output that resets the main input resistance key and sets the next one to the next, twice smaller, input resistance. It also adds one to the counter, 7 times. Further, the operation of the circuit is analogous to that described above.
Если после включени последнего, наименьшего сопротивлени , оказываетс , чтоIf, after turning on the last, least resistance, it appears that
модуль входного «аор жени меньше модул кОМпенсирующего напр жени , то последний : вмпульс с распределител импульсов устан авлива-ет в «О второй раз|р д 10 и переключает триггер 1 режима работы. Если модуль входного напр жени больше модул компенсирующего налр жени , то сброс триггера второго разр да не производитс . Таким образом , происходит отработка положительного входного на1пр жени .the input module is smaller than the component of the compensating voltage, then the last one: the pulse from the pulse distributor is set to “About the second time | p d 10 and switches the trigger 1 of the operation mode. If the input voltage module is larger than the compensating charge module, then the second discharge trigger is not reset. Thus, a positive input test is performed.
Если входное натр жение отрицательно, то результат его измерени получаетс в обратном коде. В этом случае признаком необходимости увеличени .масшта ба вл етс наличие «1 во вторам разр де. Ра:бота схемы при отрицательном входном напр жении происходит аналогично предыдущему. Однако в этом случае триггер знакового разр да 9 находитс в положении «1 и включает другие вентили блока 6 (Вбнтилей.If the input voltage is negative, the result of its measurement is obtained in the reverse code. In this case, a sign of the need to increase the scale of the ba is the presence of "1 in the second bit. Pa: The circuit bots with a negative input voltage similar to the previous one. However, in this case, the sign bit trigger 9 is in the "1" position and turns on the other gates of block 6 (Vnt.
Если входное напр жение разбить на п-диапазонолв и ввести п-входных сопротивлений , то относительна погрешность при измерении в наименьшем диапазоне уменьшаетс в и-раз.If the input voltage is divided into a p-range and introduced p-input resistances, then the relative error in the measurement in the smallest range is reduced by a factor of-1.
Предлагаемое устройст1во обеспечивает большую точность преобразовани по сравнению с преобразовател ми с большим числом разр дов без автамаошта биравани .The proposed device provides higher conversion accuracy compared to converters with a large number of bits without an auto-biravani circuit.
Предмет изобретени Subject invention
Поразр дный вреобразойзатель напр жение-код с автомасштабированием, содержащий |Пораз1р дный преобразователь, устройiCTBO оинхронизащИИ, распределитель нмпульсов , блок схем совпадений, блок вентилей, счетчвк пор дка, блок выходных резисторов, триггер режима работы, отличающийс тем,A bit-sized voltage-source auto-scaling transducer containing a | Bit-specific converter, timing synchronization device, an impulse distributor, a coincidence circuit block, a valve block, counter order, an output resistor block, an operating mode trigger characterized by
что, с целью повышени точности и быстродействи , выходы триггера режима работы соединены со входом блока синхронизации, выходы которого подключены к пораЗ(р дному преобразователю и распределителю импульсов , выходы последнего соединены с одними входами блока схем совпадени , другие входы которого подключены к выходам блока вентилей, а выходы - ко входам блока входных резисторов, счетчика пор дка, тригге раthat, in order to increase accuracy and speed, the outputs of the operating mode trigger are connected to the input of the synchronization unit, the outputs of which are connected to POS (the regular converter and pulse distributor, the outputs of the latter are connected to one input of the matching circuit block, the other inputs of which are connected to the outputs of the valve assembly , and the outputs - to the inputs of the input resistor block, order counter, trigger
режима работы, двух старших разр дов поразр дного преобразовател , выходы которых соеди1не1ны с одними входами блока вентилей, другие входы подключены к выходам нульоргаша пор-азр дного преобразовател .operation mode, two high-order bits of the bit converter, the outputs of which are not connected to one input of the valve block, the other inputs are connected to the outputs of the p-converter converter.
II
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1769066A SU415802A1 (en) | 1972-04-07 | 1972-04-07 | PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T g |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1769066A SU415802A1 (en) | 1972-04-07 | 1972-04-07 | PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T g |
Publications (1)
Publication Number | Publication Date |
---|---|
SU415802A1 true SU415802A1 (en) | 1974-02-15 |
Family
ID=20509514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1769066A SU415802A1 (en) | 1972-04-07 | 1972-04-07 | PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T g |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU415802A1 (en) |
-
1972
- 1972-04-07 SU SU1769066A patent/SU415802A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU415802A1 (en) | PORRUPTED VOLTAGE CONVERTER-K WITH AUTOMATIC SCALE,:; 'Jl -c- ^ g: ^ | ^ v ^ i, 4 s ^ LJv [| r.V P T g | |
KR930015435A (en) | Synchronous Detection Circuit of Digital Signal | |
SU799119A1 (en) | Discriminator of signal time position | |
SU984035A1 (en) | Adaptive analogue-digital converter | |
SU959274A1 (en) | A-c stroboscopic converter | |
SU1057891A2 (en) | Device for measuring power of losses in thyristor switching | |
SU951694A1 (en) | Device for measuring analog values with automatic scaling | |
SU964981A1 (en) | Method and apparatus for analogue-digital conversion | |
SU758510A1 (en) | Analogue-digital converter | |
SU416720A1 (en) | ANGLE CONVERTER - PHASE - CODE | |
SU365829A1 (en) | VOLTAGE CONVERTER TO CODE | |
SU1316089A1 (en) | Analog-to-digital converter | |
SU780191A1 (en) | Signal extremum measuring device | |
SU599161A1 (en) | Information recording arrangement | |
SU656201A1 (en) | Voltage-to-code converter | |
SU805489A1 (en) | Follow-up analogue-digital converter | |
SU319937A1 (en) | DEVICE FOR COMPARING DECIMAL PHASE-PULSE CODES | |
SU388288A1 (en) | ALL-UNION | |
SU1226619A1 (en) | Pulse sequence generator | |
SU1167732A1 (en) | Device for indicating reading matching of multireading displacement encoder | |
RU2205500C1 (en) | Analog-to-digital converter | |
SU454544A1 (en) | Digital function converter | |
SU1242831A1 (en) | Digital accelerometer | |
SU1010717A1 (en) | Pseudorandom train generator | |
SU613501A1 (en) | Code-to-time interval multichannel converter |