SU1686449A2

SU1686449A2 - Устройство дл адресации

Info

Publication number: SU1686449A2
Application number: SU894753002A
Authority: SU
Inventors: Николай Григорьевич Пархоменко; Сергей Викторович Козелков; Владимир Юрьевич Лозбенев; Сергей Степанович Карпенко
Original assignee: Войсковая Часть 32103
Priority date: 1989-10-23
Filing date: 1989-10-23
Publication date: 1991-10-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в качестве аппаратного модул св зывани математических и физических адресов Цель изобретени - расширение функциональных возможностей устройства за счет придани ему способности самоконтрол Устройство содержит переключатели 1 -3 регистр 4 логического адреса дешифратор 5 логического адреса первую группу элементов ИЛИ 6 7, элементы 8 9 коммутации , шифратор 11 физического адреса, регистр 13 физического адреса, вторую группу элементов ИЛИ 15, 16 шифратор 17 логического адреса, блоки 20 и 21 контрол , выходной элемент ИЛИ 22 Устройство может использоватьс не только как устройство дл адресации, но и как устройство св зывани математических и физических адресов в отказоустойчивых вычислительных системах 1 з п ф-лы, 2 ил Ё

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в качестве модул св зывани логических и физических адресов любых функционально законченных блоков (процессоров , блоков пам ти и т д )

Целью изобретени вл етс расширение функциональных возможностей устройства за счет придани ему способности самоконтрол

На фиг 1 представлена функциональна схема устройства (дл трех блоков пам ти ), на фиг 2 схема блока контрол

Устройство содержит группу переключателей 1 -3 регистр 4 логического адреса дешифратор 5 логического адреса первую группу элементов ИЛИ 6, 7 элементы 8 и 9 коммутации первой и второй групп, вход 10 логического адреса шифратор 11 физиче ского адреса выход 12 физического адреса регистр 13 и дешифратор 14 физического

адреса, вторую группу элементов ИЛИ 15 и 16, шифратор 17 логического адреса, выход 18 логического адреса, вход 19 физического адреса, блоки 20 и 21 контрол , выходной элемент ИЛИ 22, выход 23 признака неисправности , вход 24 Контроль 1, вход 25 Контроль 2. Каждый блок контрол (см фиг 2) содержит мультиплексор 26, демуль- типлексор 27, схему 28 сравнени и элемент ИЛИ 29, первый 30 и второ й 31 информационные входы, первый 32 и второй 33 информационные выходы, вход 34 начала работы, управл ющий вход 35. выход 36 признака неисправности

Устройство работает следующим образом

Сразу же после подачи питани начинаетс сеанс коммутации в матрице (элементы 6-9 15, 16) в соответствии с сигналами переключателей 1-3 Сигнал высокого уровн (ВУ) на выходе переключателей 1 3 соответ

О 00

О 4 Ю

Ю

ствует состо нию Блок включен/исправен , сигнал низкого уровн /НУ/- Блок выключен/неисправен. После завершени переходных процессов в матричном коммутаторе устройство готово к работе в режиме св зывани логических и физических адресов (Л А и ФА). При этом преобразовани ЛА - ФА и ФА - ЛА происход т совершенно независимо друг от друга: ЛА, поступающий вход 10, преобразуетс в ФА на выходе 12, а ФА с входа 19 - в Л А на выходе 18. В те моменты времени, когда центральный процессор не использует св занный адрес (после его захвата), устройство может переводитьс в один из двух режимов контрол . Режимы эти отличаютс друг от друга только тем, какой адрес вл етс контрольным - ЛА на входе 10 (Контроль 1) или ФА на входе 19 (Контроль 2).

Режимы задаютс следующим образом.

Рассмотрим режим Контроль 1. В этом случае сигнал ВУ на входе 24 через вход начала работы первого БК 20 разрешает работу схемы 28 сравнени БК 20. Тот же сигнал ВУ на входе 24 через управл ющий вход второго БК 21, во-первых, поступа на управл ющий вход мультиплексора 26, делает возможным прохождение ФА с выхода шифратора ФА 11 на первый информационный выход БК 21 и, во-вторых, поступа на управл ющий вход демультиплексора 27, направл етсигнал с его входа на его первый выход. (Сигнал ВУ /НУ/ на управл ющем входе мультиплексора 26 означает соединение его выхода с его вторым (первым) входом; сигнал ВУ /НУ/ на управл ющем входе демультиплексора 27 означает соединение его входа с его первым (вторым) выходом). Поскольку в режиме Контроль 1 сигнал на входе 25 имеет НУ, то схема сравнени 28 второго БК 21 не работает. Таким образом, в режиме Контроль 1 второй БК разрешает поступление на вход регистра 13 ФА, физического адреса, поступающего с выхода шифратора 11, и одновременно с этим, обеспечивает отключение выхода 12 и входа 19 от остальной схемы, В первом БК (блок 20) осуществл етс сравнение логического адреса, поступающего с входа 10, с логическим адресом, снимаемым с выхода шифратора 17 Так происходит контрольное преобразование ЛА ФА и обратное преобразование ФА ЛА со сравнением исходного и полученного ЛА. Аналогично, в режиме Контроль 2 первый БК обеспечивает поступление на вход регистра 4 логического

адреса, поступающего с выхода шифратора 17, и, одновременно с этим, отключение выхода 18 и входа 10 от остальной схемы. Во втором БК осуществл етс сравнение ФА, поступающего с входа 19, с ФА, снимаемым

с выхода шифратора 11. Так происход т контрольные преобразовани ФА ЛА и обратное преобразование ЛА ФА (со сравнением исходного и полученного ФА). Сигнал неисправности, снимаемый в режиме

Контроль 1 с выхода БК 20, а в режиме Контроль 2 - с выхода БК 21, поступает через элемент ИЛИ 22 на выход 23 устройства и используетс как флаг - признак неисправности устройства дл адресации.

Claims

1.Устройство дл адресации по авт. ев № 1573458, отличающеес тем, что, с целью расширени функциональных возможностей за счет придани ему способности самоконтрол , в него введены два блока контрол и выходной элемент ИЛИ, причем входы логического и физического адресов устройства соединены с первыми информационными входами первого и второго блоков контрол соответственно, первые информационные выходы которых соединены с информационными входами регистров логического и физического адресов соответственно , а вторые информационные выходы

вл ютс соответственно выходами логического и физического адресов устройства, вторые информационные входы блоков контрол соединены соответственно с выходами шифраторов логического и физического

адресов, вход начала работы первого блока контрол и управл ющий вход второго блоков контрол объединены и вл ютс входом Контроль 1 устройства, управл ющий вход первого блока контрол и вход начала

работы второго блоков контрол обьедине- ны и вл ютс входом Контроль 2 устройства , выходы признака неисправности блоков контрол соединены с входами выходного элемента ИЛИ, выход которого вл етс выходом признака неисправности устройства.

2.Устройство по п.1, о т л и ч а ю щ е е- с тем, что блок контрол содержит мультиплексор , демультиплексор, схему сравне5 ни и элемент. ИЛИ, причем вход начала работы блока соединен с первым входом элемента ИЛИ и с управл ющим входом схемы сравнени , управл ющий вход блока соединен с вторым входом элемента ИЛИ и с управл ющим входом мультиплексора , выход которого вл етс первым информационным выходом блока, первый информационный вход которого соединен с первым информационным входом мультиплексора и первым входом схемы сравнени , выход которой вл етс выходом признака неисправности блока, второй информационный вход которого соединен с вторым информационным входом мультиплексора и информационным входом демультиплексора, первый выход которого соединен с вторым входом схемы сравнени , управл ющий вход - с выходом элемента ИЛИ, а второй выход вл етс вторым информационным выходом блока.

33