[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU1539696A1 - Method of rejection of integral circuits - Google Patents

Method of rejection of integral circuits Download PDF

Info

Publication number
SU1539696A1
SU1539696A1 SU874244586A SU4244586A SU1539696A1 SU 1539696 A1 SU1539696 A1 SU 1539696A1 SU 874244586 A SU874244586 A SU 874244586A SU 4244586 A SU4244586 A SU 4244586A SU 1539696 A1 SU1539696 A1 SU 1539696A1
Authority
SU
USSR - Soviet Union
Prior art keywords
current
integrated circuit
rejection
integrated circuits
pins
Prior art date
Application number
SU874244586A
Other languages
Russian (ru)
Inventor
Константин Павлович Шеремет
Владимир Александрович Казинов
Original Assignee
Предприятие П/Я А-7538
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7538 filed Critical Предприятие П/Я А-7538
Priority to SU874244586A priority Critical patent/SU1539696A1/en
Application granted granted Critical
Publication of SU1539696A1 publication Critical patent/SU1539696A1/en

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Изобретение относитс  к микроэлектронике, а именно к контролю в производстве интегральных микросхем. Цель изобретени  - повышение достоверности и уменьшение времени отбраковки интегральных микросхем с дефектами-достигаетс  тем, что осуществл етс  контроль величины тока на начальном участке вольт-амперной характеристики P-H-переходов интегральной микросхемы при их пр мом смещении и тем, что контролируютс  параметры вольт-амперной характеристики многих параллельно соединенных переходов на кристалле, методика объединени  которых через стандартные выводы микросхемы приведена в описании. 3 ил.FIELD OF THE INVENTION The invention relates to microelectronics, namely to control in the manufacture of integrated circuits. The purpose of the invention is to increase the reliability and reduce the time of rejection of integrated circuits with defects; this is achieved by controlling the amount of current at the initial part of the current-voltage characteristic of the PH-transitions of the integrated circuit at their forward bias and by controlling the parameters of the current-voltage characteristic Many parallel-connected transitions on a chip, the method of combining which through standard pins of the microcircuit is given in the description. 3 il.

Description

Изобретение относитс  к микроэлектронике , а именно к производству интегральных схем.The invention relates to microelectronics, namely the manufacture of integrated circuits.

Цель изобретени  - повышение достоверности и уменьшение времени отбраковки микросхем с дефектами.The purpose of the invention is to increase the reliability and reduce the time of rejection of chips with defects.

На фиг. 1 дана схема подключени  интегральной схемы к измерителю вольт- амперных характеристик; на фиг. 2- примеры подключени  выводов интегральной схемы дл  полупроводниковых структур с различными типами проводимости; на фиг. 3 - примеры вольт- амперных характеристик.FIG. 1 is a diagram of connecting the integrated circuit to the meter current-voltage characteristics; in fig. 2- examples of connecting the outputs of an integrated circuit for semiconductor structures with different types of conductivity; in fig. 3 - examples of current-voltage characteristics.

Известно, что вольт-амперна  характеристика пр мо смещенного р-п- перехода нелинейна и имеет вид, приведенной на йиг. 3 (поз. 3).It is known that the current-voltage characteristic of a biased p-p junction is non-linear and has the form given in yig. 3 (pos. 3).

На фиг. 1 прин ты следующие обозначени : 1 - интегральна  схема; 2 измеритель вольт-амперных характеристик .FIG. 1 The following notation is accepted: 1 — integrated circuit; 2 meter current-voltage characteristics.

В процессе производства интегральных схем на полупроводниковую пластину ,  вл ющуюс  основой дл  формировани  структур интегральной схемы, могут попадать различные инородные примеси в виде частиц пыли или остатков химических элементов от предыдущих технологических операций, ведущие к возникновению дефектов. В этом случае врльт-амперна  характеристика k. p-n-переходов имеет на начальном своем участке линейный вид и характеризуетс  углом 5 наклона, величина которого пр мо пропорциональна загр зненности p-n-переходов интегральной схемы посторонними примес ми. Как правило токи утечки, обусловленные такой загр зненностью, очень невелики и требуют дл  их обнаружени In the process of manufacturing integrated circuits, a variety of foreign matter in the form of dust particles or residues of chemical elements from previous manufacturing operations leading to defects can get onto the semiconductor wafer, which is the basis for forming the structures of the integrated circuit. In this case, the vrlt-ampere characteristic k. The pn-junction has a linear appearance in its initial part and is characterized by an angle of 5 slope, the magnitude of which is directly proportional to the contamination of the pn-junctions of the integrated circuit with impurities. As a rule, leakage currents due to such contamination are very small and require to be detected.

слcl

0303

соwith

СЭ СОSE CO

оэoh

проведени  измерени  на пределе чувствительности измерител  вольт-амперных характеристик (режим микротоков ) .measuring at the sensitivity limit of the current-voltage characteristics meter (microcurrent mode).

В интегральной микросхеме, имеющей вольт-амперную характеристику , в процессе ее эксплуатации с течением времени под действием протекающего электрического тока идет процесс деградации структуры р-n-перехода, привод щий к увеличению токов утечки и, в конечном счете, к нарушению работоспособности интегральной схемы . При осуществлении способа дл  повышени  чувствительности и достоверности контролируетс  вольт-амперна  характеристика нескольких р-п- переходов, расположенных по всему кристаллу и соединенных параллельно.In the integrated circuit, having a current-voltage characteristic, during its operation over time, under the action of an electric current, the structure of the pn junction degrades, leading to an increase in leakage currents and, ultimately, to the malfunction of the integrated circuit. When implementing the method, the current-voltage characteristic of several pn-junctions located throughout the crystal and connected in parallel is monitored to increase sensitivity and reliability.

Дл  этого все выводы интегральной схемы необходимо включить по схеме, составленной с учетом следующих правил:To do this, all the conclusions of the integrated circuit must be included according to the scheme drawn up with the following rules:

каждый вывод интегральной схемы должен быть подключен к + или - измерител  вольт-амперной характеристики таким образом, чтобы р-п-пере- ход полупроводниковой структуры, вход щей в состав интегральной схемы и соединенный с этим выводом, был смещен в пр мом направлении;each output of the integrated circuit must be connected to the + or - meter of the current-voltage characteristic so that the pn-junction of the semiconductor structure included in the integrated circuit and connected to this output is shifted in the forward direction;

между + и - измерител  вольт- амперной характеристики должно быть включено как можно большее количество пр мо смещенных р-п-переходов полупроводниковых структур .интегральной схемы;between + and - the meter of the current-voltage characteristic should include the largest possible number of directly biased pn-junctions of the semiconductor structures of the integrated circuit;

между + и - измерител  вольт- амперной характеристики не должны быть включены структуры интегральной схемы, имеющие линейную вольт-амперную характеристику (например, резис- торные делители напр жени ).Between the + and - meters of the volt-ampere characteristic should not be included the structures of the integrated circuit having a linear volt-ampere characteristic (for example, resistor voltage dividers).

После соединени  выводов интегральной схемы снимают суммарнуюAfter connecting the outputs of the integrated circuit, remove the total

.; ;

10ten

1515

2o

2525

30thirty

3535

4040

4545

вольт-амперную характеристику эквивалентного двухполюсника, получившегос  в результате соединени  выводов. При этом о наличии дефектов, в том числе обусловленные загр зненностью кристалла, следует судить по Сравнению с полученным дл  заведомо исправной и надежной микросхемы величиной тока на начальном участке вольт-амперной характеристики эквивалентного двухполюсника в пр момcurrent-voltage characteristic of an equivalent two-pole device resulting from connecting the leads. In this case, the presence of defects, including those caused by the contamination of the crystal, should be judged by Comparing with the current value obtained for a knowingly working and reliable chip at the initial part of the current-voltage characteristic of an equivalent two-pole device

смещении. Превышение тока на начальном участке вольт-амперной характеристики над величиной эталонной микросхемы свидетельствует о ненадежности испытуемой микросхемы и  вл етс  критерием отбраковки.offset. The excess current at the initial portion of the current-voltage characteristic over the value of the reference chip indicates the unreliability of the test chip and is a criterion for rejection.

Claims (1)

Формула изоб ретени Formula isobteni Способ отбраковки интегральных схем, заключающийс  в том, что выбирают пары выводов контролируемых интегральных схем, между которыми содержатс  p-n-переходы, подают на выбранные пары выводов интегральной микросхемы линейно-возрастающее напр жение и регистрируют заданный участок вольт-амперной характеристики , определ ют величину информативного параметра, по которому провод т отбраковку дефектных интегральных схем, отличающийс  тем, что, с целью повышени  достоверности и уменьшени  времени отбраковки, перед началом отбраковки объедин ют все выбранные пары выводов.так, что- бы p-n-переходы интегральной схемы были включены параллельно, в качестт ве заданного участка вольт-амперной характеристики выбирают начальный участок вольт-амперной характеристики р-п-перехода, а в качестве информативного параметра выбирают величину тока утечки.The method of rejecting integrated circuits, which consists in choosing pairs of pins of controlled integrated circuits between which pn junctions are contained, serves on the selected pairs of pins of an integrated circuit a linearly increasing voltage and registers a predetermined portion of the current-voltage characteristic, determines the value of the informative parameter where defective integrated circuits are rejected, characterized in that, in order to increase the reliability and reduce the time of rejection, before starting the rejection of the volume all selected pairs of pins are inserted. so that the pn junctions of the integrated circuit are connected in parallel, the initial portion of the volt ampere characteristic of the pn junction is selected as the specified part of the volt-ampere characteristic, and the value of leakage current. 1 ± ТгФиг .1TgFig .1 --- Фиг-tFig-t фиг.Зfig.Z иand
SU874244586A 1987-03-31 1987-03-31 Method of rejection of integral circuits SU1539696A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874244586A SU1539696A1 (en) 1987-03-31 1987-03-31 Method of rejection of integral circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874244586A SU1539696A1 (en) 1987-03-31 1987-03-31 Method of rejection of integral circuits

Publications (1)

Publication Number Publication Date
SU1539696A1 true SU1539696A1 (en) 1990-01-30

Family

ID=21304074

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874244586A SU1539696A1 (en) 1987-03-31 1987-03-31 Method of rejection of integral circuits

Country Status (1)

Country Link
SU (1) SU1539696A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ГОСТ 18725-83. Микросхемы ин- . тегральные. Общие технические услови , издтво стандартов, 1983. ОСТ П.073.013-83 (Метод - 500 г). Микросхемы интегральные, методы испытаний, изд-во стандартов, 1983, с.5-6. *

Similar Documents

Publication Publication Date Title
EP0246433B1 (en) Current attenuator useful in a very low leakage current measuring device
US7567091B2 (en) Method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer
US5376879A (en) Method and apparatus for evaluating electrostatic discharge conditions
JP3424489B2 (en) Semiconductor overcurrent detection circuit and its inspection method
KR100228322B1 (en) Testing method for semiconductor integrated circuit
US5426375A (en) Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit
GB1503935A (en) Monolithically integrated semiconductor elements
EP0590221B1 (en) Current measuring structure for testing integrated circuits
SU1539696A1 (en) Method of rejection of integral circuits
EP0128986A2 (en) Monolithic microwave integrated circuit and method for selecting it
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
CN100362642C (en) Detecting structure for simultaneously detecting hot carriers of multiple metal-oxide-semiconductor device
EP1353187A2 (en) Measuring junction leakage
JPH0245339B2 (en) HANDOTAISHUSEKIKAIROSOCHI
TW201704765A (en) Leakage testing of integrated circuits
JPH0325937B2 (en)
Stojadinovi? et al. Failure physics of integrated circuits and relationship to reliability
KR19990037285A (en) Failure Rate Prediction Circuit and Method of Semiconductor Device
Tan et al. Determination of the dice forward I–V characteristics of a power diode from a packaged device and its applications
JP2830713B2 (en) Divider circuit test method
Okamoto et al. Damage Assessment Structure of Test-Pad Post-Processing on CMOS LSIs
Mann Wafer test methods to improve semiconductor die reliability
JPS6255964A (en) Semiconductor device
Tan et al. Functional failure analysis on analog device by optical beam induced current technique
Ballouli et al. Known good die achieved through wafer level burn-in and test