[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU1517135A1 - Series-to-parallel code converter - Google Patents

Series-to-parallel code converter Download PDF

Info

Publication number
SU1517135A1
SU1517135A1 SU884391587A SU4391587A SU1517135A1 SU 1517135 A1 SU1517135 A1 SU 1517135A1 SU 884391587 A SU884391587 A SU 884391587A SU 4391587 A SU4391587 A SU 4391587A SU 1517135 A1 SU1517135 A1 SU 1517135A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
pulse
information
Prior art date
Application number
SU884391587A
Other languages
Russian (ru)
Inventor
Александр Александрович Васильев
Ильмира Зиатдиновна Кузьменко
Азат Усманович Ярмухаметов
Original Assignee
Предприятие П/Я А-3886
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3886 filed Critical Предприятие П/Я А-3886
Priority to SU884391587A priority Critical patent/SU1517135A1/en
Application granted granted Critical
Publication of SU1517135A1 publication Critical patent/SU1517135A1/en

Links

Landscapes

  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при создании преобразователей информации, вход щих в состав аппаратуры сопр жени  цифровых устройств с полудуплексными двухпроводными каналами св зи. Изобретение обеспечивает защиту преобразовател  от коротких импульсных помех, а также одиночных импульсных помех, соизмеримых по длительности с длительностью полезного сигнала, чем обеспечиваетс  повышение помехоустойчивости преобразовател . Преобразователь последовательного кода в параллельный содержит три триггера 1, 2 и 13, два элемента ИЛИ 3 и 12, генератор 4 импульсов, два счетчика 6 и 9 импульсов, регистр 8 сдвига, два формировател  10 и 11 импульсов и дешифратор 14. 2 ил.The invention relates to computing and can be used to create information converters that are part of the interface equipment of digital devices with half duplex two-wire communication channels. The invention provides protection of the transducer against short impulse noise, as well as single impulse noise, commensurate in duration with the duration of the useful signal, thus increasing the noise immunity of the transducer. The serial to parallel converter contains three triggers 1, 2 and 13, two elements OR 3 and 12, a generator of 4 pulses, two counters 6 and 9 pulses, a shift register 8, two formers 10 and 11 pulses and a decoder 14. 2 Il.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при создании преобразователей информац1 И, вход щих в состав аппаратуры сопр жени  цифровых уст- poiiCTB с полудуплексными двухпроводными каналами св зи.The invention relates to computing and can be used to create converters of information AND, which are part of the interface equipment of digital devices, iiiCTB, with half-duplex two-wire communication channels.

Целью изобретени   вл етс  повышение помехоустойчивости преобразовател .The aim of the invention is to improve the noise immunity of the converter.

На фиг,1 приведена блок-схема преобразовател ; на фиг.2 - временные диаграммы, по сн ющие работу преобразовател  с полезными сигналами при наличии коротких импульсных, а также одиночных импульсных помех, длительность которых соизмерима с длительностью полезного сигнала.FIG. 1 is a block diagram of a converter; FIG. 2 shows timing diagrams explaining the operation of the converter with useful signals in the presence of short pulse as well as single pulse interference whose duration is comparable with the duration of the useful signal.

Преобразователь последовательного кода в параллельный coдepжиt первый 1 и второй 2 триггеры,.первьм элемент НИИ 3, генератор А импульсов первый элемент И 5, первый счетчик 6 и myльcoв, второй элемент И 7, регистр 8 сдвига, второй счетчик 9 импульсов, первый 10 и второй 11 формирователи импульсов, второй элемент ИЛИ 12, третий триггер 13 и дешифратор 14 и имеет первый 15 и второй 16 информационные входы и вход 17 сброса, информационный 18 и управл ющий 19 выходы.Serial code converter into parallel composition of the first 1 and second 2 triggers, the first element of the SRI 3, the pulse generator A, the first element 5, the first counter 6 and my1, the second element 7, the shift register 8, the second counter 9 pulses, the first 10 and the second 11 pulse shapers, the second element OR 12, the third trigger 13, and the decoder 14 and has the first 15 and second 16 information inputs and a reset input 17, information 18 and control 19 outputs.

На фиг,2 соответствующими индексами обозначены следующие сигналы: а - полезные сигналы и импульсные помехи из полудуплексного двухпроводного канала св зи; б - сигналы и помехи на входе 15; в - сигналы и помехи на входе 16; г - сигнал на выходе формировател  10; д - сигнал на выходе формировател  11; е - сиг нач на выходе триггера 1; ж - сигна на выходе триггера 2; з, и, к - сигналы на первом, втором и третьем выходах дешифратора lA; л - сигнал на выходе триггера 13; м - сигнал на выходе элемента И 7. На временных- диаграммах показаны временные соотнесени  между входными сигналами и бипол рными сигналами канала св зи, С1гпош гыми лини ми показана полезна  информаци , пунктирными - импульсны помехи. Импульсные помехи также помчены Ип. 1-Ип,5. Ллительность положительного или отрицательного импулса канала св зи равна Т. Период следовани  информационных битов равен 4 Т, Временной интерпап между битамIn FIG. 2, the corresponding indices denote the following signals: a — wanted signals and impulse noise from a half-duplex two-wire communication channel; b - signals and noise at the input 15; in - signals and interference at the input 16; g - signal at the output of the imager 10; d - the signal at the output of the imaging unit 11; e - sign start at the output of trigger 1; W - signal at the output of trigger 2; h, and, to - the signals on the first, second and third outputs of the decoder lA; l - the signal at the output of the trigger 13; m is the signal at the output of the element 7. The time diagrams show the time correlations between the input signals and the bipolar signals of the communication channel, the useful lines show useful information, the dashed are pulsed disturbances. Impulse noise also rushed Ip. 1-Ip, 5. The duration of the positive or negative impulse of the communication channel is equal to T. The period of the information bits is 4 T, the time interpap between the bits

5five

00

5five

00

5five

00

5five

00

5five

информации, а .также между дес тираз- р д1П,1ми байтами одинаковый и равен 2 Т.information, and also between ten thiraz d1P, 1 byte is the same and equal to 2 T.

Преобразователь работает следующим образом.The Converter operates as follows.

В исходном положении сигналом Сброс на входе 17 триггеры 1, 2, 13 и счетчики 6, 9 приведены в нулевое значение. На первый 15 и второй 16 входы поступают полез ные сигналы и импульсные помехи из полудуплексного двухпроводного канала св зи.In the initial position by the Reset signal at the input 17, the triggers 1, 2, 13 and the counters 6, 9 are given a zero value. The first 15 and second 16 inputs receive useful signals and pulsed interference from a half duplex two-wire communication channel.

В отсутствие помех на информаци- онные входы 15 и 16 преобразовател  поступают импульсы единичных или нулевых битов информации.In the absence of interference, the information inputs 15 and 16 of the converter receive pulses of single or zero bits of information.

При поступлении из канала св зи единичного бита информации на входе 15 по вл етс  информационный импульс длительностью Т, который поступает на вход формировател  10 и информационный вход триггера 1, По переднему фронту информационного импульса запускаетс  формирователь 10 и вырабатывает отрицательный импульс, который поступает на установочный вход триггера 1. Длительность импульса Т1 формирователей 10 и 11 должна находитьс  в пределах , где , - максимальна  длительность короткой импульсной помехи, от которой производитс  защита. При соблюдении этого неравенства к моменту окончани  импульса на выходе формировател  10 на информационном входе триггера 1 сохран етс  единичное значение информационного импульса, которое заноситс  в триггер 1 по заднему фронту импульса формировател  10.When a single bit of information arrives from the communication channel, an information pulse of duration T appears at the input 15, which is fed to the input of the driver 10 and the information input of the trigger 1. On the leading edge of the information pulse, the driver 10 starts and produces a negative pulse that arrives at the installation input trigger 1. The pulse duration T1 of the driver 10 and 11 must be within, where, is the maximum duration of the short pulse interference from which protection is produced. If this inequality is observed, by the end of the pulse at the output of the generator 10, the information input of the trigger 1 preserves a single value of the information pulse, which is entered into the trigger 1 on the trailing edge of the generator 10.

После окончани  информационного импульса на входе 15 по вл етс  информационный импульс на входе 16 и по заднему Фронту импульса формировател  1 устанавливаетс  в единичное значение триггер 2.After the termination of the information pulse at the input 15, an information pulse appears at the input 16 and the trigger front of the driver 1 is set to the single value trigger 2.

Сигнал с выхода триггера 1 проходит через элемент ИЛИ 3 и разрешает прохождение синхроимпульсов с генератора 4 через элемент И 5 на счетчик 6 и дешифратор 14. На выходе дешифратора 14 по вл ютс  синхроимпульсы . По переднему фронту синхроимпульса с первого выхода дешифратора 14 в триггер 13 заноситс  единичное значение триггера 1. Единичные сигналы на выходах триггеров 1 и 2The signal from the output of trigger 1 passes through the OR 3 element and allows the clock pulses from oscillator 4 to pass through AND 5 to counter 6 and the decoder 14. At the output of the decoder 14, the clock pulses appear. On the leading edge of the sync pulse from the first output of the decoder 14 to the trigger 13, a single value of the trigger 1 is entered. Single signals at the outputs of the trigger 1 and 2

поступают на вход элемента И 7 и пр по влении синхроимпульса с второго выхода дешифратора 14 на выходе элемента И 7 по вл етс  импульс, по которому значение триггера 13 записыветс  в регистр 8 сдвига, а значение счетчика 9 увеличиваетс  на +1,arriving at the input of the element 7 and the appearance of the sync pulse from the second output of the decoder 14 at the output of the element 7 7, a pulse appears, according to which the value of the trigger 13 is recorded in the shift register 8, and the value of the counter 9 increases by +1,

Таким образом, при поступлении из канала св зи единичного бита информации в регистр 8 сдвига записыветс  единичное значение. По синхросигналу с третьего выхода дешифратора 14 через элемент ИЛИ 12 производитс  сброс триггеров 1, 2, 13 и счетчика 6, подготавлива  преобразователь к приему следующего бита информации .Thus, when a single bit of information arrives from the channel of communication into the shift register 8, a single value is recorded. The sync signal from the third output of the decoder 14 through the element OR 12 resets the triggers 1, 2, 13 and counter 6, preparing the converter to receive the next bit of information.

При поступлении из канала св зи нулевого бита информации информационный импульс на входе 16 .по вл етс  раньше, чем информационный импульс на входе 15, Триггер 2 устанавливаетс  первым и запускает счетчик 6 и дешифратор 14. К моменту по влени  синхроимпульса на первом выходе дешифратора 14 триггер 1 не установлен , поэтому в триггер 13 заноситс  нулевое значение, которое по синхроимпульсу второго выхода дешифратора 14 записываетс  в регистр 8 сдвига, а значение счетчика 9 увеличиваетс  на +1.When a zero bit of information arrives from the communication channel, the information pulse at input 16 is earlier than the information pulse at input 15, Trigger 2 is set first and starts counter 6 and decoder 14. By the time the clock pulse appears at the first output of the decoder 14, the trigger 1 is not set, so a zero value is entered in the flip-flop 13, which, by the sync pulse of the second output of the decoder 14, is written to the shift register 8, and the value of the counter 9 is increased by +1.

Таким образом, при поступлении из канала св зи 1Т1,глевого бита информации в регистр 8 сдвига записывает- ,с  нулевое значение. Синхроимпульсом с третьего выхода дешифратора 14 сбрасываютс  триггеры 1,. 2, 13 . и счетчик 6, подготавлива  преобразователь к приему следующего бита информации .Thus, when the 1T1 channel arrives from the communication channel, the bold bit of information in the shift register 8 records, with zero value. The sync pulse from the third output of the decoder 14 triggers 1 ,. 2, 13. and counter 6, preparing the transmitter to receive the next bit of information.

После приема дес ти бит информации на выходе счетчика 9 по вл етс  управл ющий сигнал. При приеме следующих байтов информации цикл работы преобразовател  повтор етс .After receiving ten bits of information, a control signal appears at the output of counter 9. When the next bytes of information are received, the converter operation cycle is repeated.

Из канала св зи могут поступать короткие импульсные помехи, например Ип.1-Ип.4, длительность которых меньще .длительности Т1 импульсов формирователей 10 и 11, а также одиночные импульсные помехи Ип.5,Ип,6, длительность которых больше или равна длительности полезного сигнала (соизмерима с длительностью полезного сигнала),Short impulse interferences can come from the communication channel, for example, Ip.1-Ip.4, whose duration is shorter. T1 pulses of formers 10 and 11, as well as single impulse interferences Ip.5, Ip, 6, whose duration is greater than or equal to the duration useful signal (commensurate with the duration of the useful signal),

Короткие импульсные помехи Ип.1, Ип,2, возникающие в канале св зи вShort impulse noise Ip.1, Ip, 2, arising in the communication channel in

171356171356

отсутствие передачи данных, поступают на вход формировлте пей 10 и II. На выходе формирователей 10 и 11 формируютс  импульсы дпительностью 11, которые соответственно пос упа- ют на установочные входы триггеров 1 и 2. К моменту формировани  задних фронтов импульсов формирователей нлthe lack of data transmission, is received at the input of the formulating system 10 and II. At the output of the formers 10 and 11, pulses are formed with a capacitance of 11, which respectively will drop onto the installation inputs of the flip-flops 1 and 2. By the time of the formation of the falling edges of the pulses of the formers nl

Q информационных входах триггороп 1 и 2 вновь устанавливаетс  нулевое значение. Установка триггеров 1 и 2 в единичное значение не происходит и сигналы короткой импул1 гной поме 5 хи не пропускаютс  н схему преобра- 3 овате.п .The Q information inputs of trigger horns 1 and 2 are reset to zero. The installation of the triggers 1 and 2 into a single value does not occur and the signals of the short impulse pus 5 chi are not passed on to the transforming circuit 3 p.

В отсутствие передачи полезной информации одиночна  импульсна  помеха , длительность KOTOpoii соизме20 рима с длительностью полезной информации , например Ип.6, поcryпает на один из входов, нaпp п-1ep п  пход 5 преобразовател . Па ()ор ;иров  тел  10 формируетс  ич1гл, тьс: ;: титр.п(-In the absence of the transfer of useful information, a single impulse disturbance, the duration of KOTOpoii is comparable with the duration of useful information, for example, Ip.6, scans one of the inputs, for example, p-1ep p, the output 5 of the converter. Pa () op; the body of the body 10 is formed by an icl, being::: titre.n (-

25 ностью Т1, К моменту формировани 25 tnost T1, By the time of formation

заднего фронта импульса с 1 ь ход;; гЬ тр- мировател  10 на информационном вуо- де триггера 1 находитс  е.цнничн|.11 сигн;гл помсхп, Это слиничпос зиачснне заноситс  в триггер J, Сигиш с IU.IKO- да триггера 1 через элементм М.П1 3 и И 5 запускает счетчик 6 и гтоин р-- ратор 14. По пepeднe 1фронту cinixpo- нмпульса с первого 5ыхода дг- ии..чртора 14 единичное зк.ачоние триггера 1 переписываетс  в триггер 13, Синхроимпульс с второт о выхода дешифратора 14 ноступает на вход элемента И 7, но сигнет управлени  pPi icTpoM 8 сдвига не вырпбат лпаетс.. так как триггер 2 находитс  в нулевом 1;пче НИИ. Таким образом одиночна  norscxa не воспринимаетс  как полезна  информаци  и не. измен ет значени  регистра 8 сдвига,trailing edge with 1 l turn ;; gb of the driver 10 on the information woo of trigger 1 is the e.cnnichn | .11 sig; hlcnm, This is the link that is entered into the trigger J, sigis with IU.IKO- and the trigger 1 through the elements M.P1 3 and 5 starts counter 6 and gtoin p-rator 14. On the front of the 1-front cinix-pulse from the first 5th output ... and 14 of the 14th unit the trigger 1 is rewritten to the trigger 13, the sync pulse from the output of the decoder 14 is received to the input of the 7, but the control signal of the pPi icTpoM 8 shift is not broken, since trigger 2 is at zero 1; Thus, a single norscxa is not perceived as useful information and not. changes the values of shift register 8,

Короткие импульсные помехи Пп.З или Ип,4, поступающие на рход (Ъор- мирователей 10 и 11 во прем  приема полезной информации, вызываютShort impulse interferences of RRP or Ip, 4, arriving at the rokhod (builders 10 and 11, when receiving useful information, cause

50 срабатывание cooTBPTCTBeiuio формировател  10 или формироватеп  Н, По заднему фронту импулг-са формиро аге- лей 10 или 11 значени  триггеров 1 или 2 измен ютс  с единнчног о на50 operation of the cooTBPTCTBeiuio driver 10 or formate N, On the falling front of the impulse form of formiro 10, or 11, the trigger values 1 or 2 change from a single value to

J5 нулевое, что не измен ет работу преобразовател , так как к моменту сброса по синхроимпульсу с первого выхода дешифратора 14 триггеров 1 или 2 триггер 13 установлен, поJ5 is zero, which does not change the operation of the converter, since by the time of the reset of the clock pulse from the first output of the decoder 14 flip-flops 1 or 2, the flip-flop 13 is set,

30thirty

3535

4040

4545

)( илулг.гу с BTopoi o выхода де iDiiilip.iTopa 4 произведен сдвиг в ре- гнс 8 сдвига з 1ачеми  сигнала с ;5Ь(хог1л триггера 13. Работа счетчи- 6 ti ;1,е ифратора 14 поддерживает- ( сг:чнич111 м значением одного из 1 ри: r ,;i;c;j 1 .или 2 I преобразователь С: 1 рпОа п.ч йс г прием бита полезной ин- ( с r - air.iii до конца. Таким образом, исм;.:гкие импульсные помехи, воздейст чу;о11:ие а-: цходы преобразовател  во Брем  приема полезной информации, не вли ют на правильную работу преоб- р .П човател ,(ilul.gu with BTopoi o output de iDiiilip.iTopa 4 is shifted to a repro 8 shift from the 1 signal of the signal from; 5b (trigger triggered 13. The operation of the counter-6 ti; 1; m value of one of 1 pu: r,; i; c; j 1 .or 2 I transducer C: 1 pnOa p.chcc r taking a bit of useful information (with r - air.iii to the end. Thus, ism; .: strong impulse noise, impact; o11: s and a-: the converter's converters into the receive information useful bar do not affect the correct operation of the transducer.

Одиночна  импульсна  помеха, лмпимер Ип,5, длительность котор ой ;. -; мерима с длительностью полезно- :о сигнала, аостунающа  на вход 16 HV :. ТОра ювател  во врем  приема ио- .. -iioii информации, вызывает формиро- :,--ь:ие импульса на входе формировате- -i i 1 1 и не измен ет состо ни  других ч -;ментов преобразовател . Таким . ;-азом, одиночные импульсные поме- xi-:. длитв-чьность которых соизмери- :r-i с длитепьностью полезного сигна- la, воздействующие на входы преобра- ч. ггел  во врем  приема полезной Формации, не вли ют на правильную г .1: :.jTy преобразовател ,Single impulse noise, lpimer Yip, 5, duration of which oh ;. -; measure with duration useful-: o signal, aostunyascha to input 16 HV:. Torah yuvatel during the reception of i -...-iioii information, causes the formation of: -, - b: s impulse at the input of the formation - i i 1 1 and does not change the state of other h -; cops of the converter. So ; -azom, single pulse space- xi- :. the duration of which is commensurate: r-i with the duration of the useful signal that affect the inputs of the conversion of the drift during the reception of the useful Formation does not affect the correct r1.: .jTy converter,

,Г1 :  правильной работы преобразо- ;;-и ел  В15еменные параметры синхроим- ь уш.сов на выходах дешифратора 14 долл; . удоБлотвор ть следующим соот- но.-иени м: длительность синхроимпульС . f в, G1: the correct operation of the transform ;; - and ate the B15 parameters of the sync wirsov at the outputs of the decoder $ 14; . The following ratios can be observed. -Yeni m: sync pulse duration. f in

4Т - Tj .   4T - Tj.

Т2 T2

врем  по влени  синхроимпульса с первого вых11да дешифратора 14 отно- ельно времени установки установив- fic; ос  первым триггера 1 или 2 рав- ito JT2; прем  по влени  синхроимпуль- .; , .третьего выхода дешифратора 14 ;1 ,ч ис1ггельно времени установки у .чичсьзп-. шег ос  первым триггера 2 л J : i р:: Л i i О 7 Т 2 ,the time of appearance of the sync pulse from the first output of the decoder 14 relative to the installation time is set; wasp first trigger 1 or 2 equals ito JT2; prem for the occurrence of sync pulse; , the third output of the decoder 14; 1, h, isggelno installation time at. sheg wasps first trigger 2 l J: i p :: L i i O 7 T 2,

РR

л аl and

изобретени the invention

Пре1:Празонатель последователыю- ),.; L параплельный, содержащий ..i :::; : п гггорой триггеры, выходы ко- : рь;;ч с;,п ;u:iioMbi с первым и вторыч : Jд. первого элемента ИЛИ, генеPre1: The follower is a successor-); L paraplel containing ..i :::; : p grigory triggers, exits of co-: p ;; h with; p; u: iioMbi with the first and second: Jd. first element OR, gene

33

00

5five

00

5five

00

5five

00

5five

ратор импульсов, выход которого сое динен с Первым входом первого злемен та И, выход которого соединен со счетным входом первого счетчика импульсов , второй элемент И, регистр сдвига и второй счетчик импульсов, счетный вход которого объединен с управл ющим входом регистра сдвига, входы сброса первого и второго триггеров объединены, выходы регистра сдвига и второго счетчика импульсов  вл ютс  соответственно информационным и управл ющим выходами преобразовател , отличающийс  тем, что, с целью повышени  помехоустойчивости преобразовател , в него введены формирователи импульсов, второй элемент ИЛИ, третий триггер и дешифратор, первый, второй и третий выходы которого соединены соответственно с установочным входом третьего триггера, с первым входом второго элемента И и с первым входом второго элемента Ш1И, выход которого соединен с входами сброса первого счетчика импульсов, третьего триггера и подключен к входу сброса первого триггера , выход третьего триггера соединен с информационным входом регистра сдвига , выходы первого и второго формирователей импульсов подключены к установочным входам одноименных триггеров , выход первого элемента ИЛИ соединен с вторым входом первого элемента И, информационный вход третьего триггера объединен с вторым входом второго элемента И и. подключен к выходу первого триггера, информационный вход которого объединен с входом первого форм фовател  импульсов и  вл етс  первым информационным входом преобразовател , третий вход г.торого элемента И подключен к выходу второго триггера, информационный вход которого объединен с входом nT jporo формировател  импульсов и  вл етс  вторым информационным входом преобразовател , выходы первого счетчика импульсов соединены с входами дещифратора, управл ющий вход регистра сдвига подключен к выходу второго элемента И, вход сброса второго счетчика импульсов объединен с вторым входом второго элемента UTri и  вл етс  входом сброса преобразовател  ,pulse racer, the output of which is connected to the First input of the first terminal And, the output of which is connected to the counting input of the first pulse counter, the second element I, the shift register and the second pulse counter, the counting input of which is combined with the control input of the shift register, the reset inputs of the first and the second triggers are combined, the outputs of the shift register and the second pulse counter are respectively the information and control outputs of the converter, characterized in that, in order to improve the noise immunity of the converter l, the pulse formers are entered into it, the second element OR, the third trigger and the decoder, the first, second and third outputs of which are connected respectively to the installation input of the third trigger, to the first input of the second element I and to the first input of the second element S1I, the output of which is connected to the reset inputs of the first pulse counter, the third trigger and is connected to the reset input of the first trigger, the output of the third trigger is connected to the information input of the shift register, the outputs of the first and second pulse drivers connected to the installation inputs of the same trigger, the output of the first element OR is connected to the second input of the first element AND, the information input of the third trigger is combined with the second input of the second element AND and. connected to the output of the first trigger, the information input of which is combined with the input of the first pulse puller form and is the first information input of the converter, the third input of the second element AND is connected to the output of the second trigger, whose information input is combined with the input of the nT jporo pulse maker and the second information input of the converter, the outputs of the first pulse counter are connected to the inputs of the descrambler, the control input of the shift register is connected to the output of the second element And, the reset input is second Pulse counter combined with a second input of the second element and UTri is reset input of the converter,

Claims (1)

И р е l о р а в о в а т ел ь последовательно} в h.!,s,.i в параллельный, содержащий и: и второй триггеры, выходы которых, с;м дкнены с первым и вторым паод.-.ст! первого элемента ИЛИ, гене ратор импульсов, выход которого соединен с первым входом первого злемен та И, выход которого соединен со счетным входом первого счетчика импульсов, второй элемент И, регистр сдвига и второй счетчик импульсов, счетный вход которого объединен с управляющим входом регистра сдвига, входы сброса первого и второго триггеров объединены, выходы регистра сдвига и второго счетчика импульсов являются соответственно информационным и управляющим выходами преобразователя, отличающийся тем, что, с целью повышения помехоустойчивости преобразователя, в него введены формирователи импульсов, второй элемент ИЛИ, третий триггер и дешифратор, первый, второй и третий выходы которого соединены соответственно с установочным входом третьего триггера, с первым входом второго элемента И и с первым входом второго элемента ИЛИ, выход которого соединен с входами сброса первого счетчика импульсов, третьего триггера и подключен к входу сброса первого триггера, выход третьего триггера соединен с информационным входом регистра сдвига, выходы первого и второго формирователей импульсов подключены к установочным входам одноименных триггеров, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, информационный вход третьего триггера объединен с вторым входом второго элемента И и. подключен к выходу первого триггера, информационный вход которого объединен с входом первого формирователя импульсов и является первым информационным входом преобразователя, третий вход второго элемента И подключен к выходу второго триггера, информационный вход которого объединен с входом второго формирователя импульсов и является вторым информационным входом преобразователя, выходы первого счетчика импульсов соединены с входами дешифратора, управляющий вход регистра сдвига подключен к выходу второго элемента И, вход сброса второго счетчика импульсов объединен с вторым входом второго элемента ИЛИ и является входом сброса преобразователя .Reel in series} in h.!, S, .i in parallel, containing both: and second triggers, the outputs of which, with; m, are connected to the first and second period.-. Art! the first OR element, a pulse generator, the output of which is connected to the first input of the first And element, whose output is connected to the counting input of the first pulse counter, the second And element, the shift register and the second pulse counter, the counting input of which is combined with the control input of the shift register, the reset inputs of the first and second triggers are combined, the outputs of the shift register and the second pulse counter are respectively the information and control outputs of the converter, characterized in that, in order to increase the noise immunity operation of the converter, pulse shapers are introduced into it, the second OR element, the third trigger and decoder, the first, second and third outputs of which are connected respectively to the installation input of the third trigger, with the first input of the second AND element and with the first input of the second OR element, the output of which is connected with the reset inputs of the first pulse counter, the third trigger and connected to the reset input of the first trigger, the output of the third trigger is connected to the information input of the shift register, the outputs of the first and second shaper th pulses are connected to the installation inputs of the same triggers, the output of the first OR element is connected to the second input of the first element And, the information input of the third trigger is combined with the second input of the second element And and. connected to the output of the first trigger, the information input of which is combined with the input of the first pulse shaper and is the first information input of the converter, the third input of the second element And is connected to the output of the second trigger, the information input of which is combined with the input of the second pulse shaper and is the second information input of the converter, outputs the first pulse counter is connected to the inputs of the decoder, the control input of the shift register is connected to the output of the second element And, the reset input is second of the pulse counter is combined with a second input of the second OR gate and the input of the inverter is reset.
SU884391587A 1988-03-10 1988-03-10 Series-to-parallel code converter SU1517135A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884391587A SU1517135A1 (en) 1988-03-10 1988-03-10 Series-to-parallel code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884391587A SU1517135A1 (en) 1988-03-10 1988-03-10 Series-to-parallel code converter

Publications (1)

Publication Number Publication Date
SU1517135A1 true SU1517135A1 (en) 1989-10-23

Family

ID=21360942

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884391587A SU1517135A1 (en) 1988-03-10 1988-03-10 Series-to-parallel code converter

Country Status (1)

Country Link
SU (1) SU1517135A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 10Д5238, КЛ-. Н 03 М 7/00, 1982. Авторское сйидетельство СССР № 1159164, кл. Н 03 М 7/00, 1985. *

Similar Documents

Publication Publication Date Title
US4282600A (en) Method for synchronizing sending and receiving devices
US4049908A (en) Method and apparatus for digital data transmission
US3748393A (en) Data transmission over pulse code modulation channels
SU1517135A1 (en) Series-to-parallel code converter
US4675545A (en) Wave shaping apparatus for eliminating pulse width distortion
SU1464292A2 (en) Series-to-parallel code converter
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
SU1376244A1 (en) Serial-to-parallel code converter
SU1159164A1 (en) Serial code-to-parallel code translator
SU1062757A1 (en) Device for transmitting and checking signals
SU1597890A1 (en) Method of receiving control signals
SU1730732A1 (en) Device for reception of phase start recurrent signal
SU1658401A1 (en) Dibit signal receiver with error detection
SU1762307A1 (en) Device for information transfer
SU892742A1 (en) Bipulse regenerator
SU1172047A1 (en) Device for transmission and reception of digital signals
SU1531225A1 (en) Serial code-to-parallel code converter
SU769470A1 (en) Device for depth-wise matching of measurement points at well-logging
SU1309290A1 (en) Pulse selector
SU758533A1 (en) Pulsed system for transmitting binary signals
SU1656685A2 (en) Serial-to-parallel converter
SU1510105A1 (en) Data transceiver
SU1086423A1 (en) Interface for linking telegraph channel with computer
SU1160582A1 (en) Cyclic synchronization device
SU1529459A1 (en) Device for transmission and reception of discrete information