SU1573545A1 - Устройство дл детектировани ошибок - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение точности при одновременном увеличении помехоустойчивости. Устройство содержит три сумматора 1-3 по модулю два, первый компаратор 4, четыре триггера 5 - 8, два счетчика 9,10, первый элемент И 11, регистр сдвига 12, включающий первый и второй разр ды 12.1, 12.2 и элемент И 12.3, третий счетчик 13, четвертый сумматор 14 по модулю два, п тый и шестой триггеры 15, 16, второй компаратор 17, четвертый счетчик 18, второй элемент И 19. В зависимости от подачи управл ющего сигнала /лог.1 или лог.0/ на первый управл ющий вход открываютс  или закрываютс  элементы И 12.3 и 19. Второй компаратор 17 начинает сравнение внешней псевдослучайной последовательности (ПСП) и внутренней ПСП. По сигналу разности осуществл етс  вхождение устройства в синхронизм с регистром сдвига передатчика. После этого устройство начинает работать как детектор ошибок входной внешней ПСП. 1 ил.

Description

Изобретение относитс  к радиотехнике и может использоватьс  в анализаторах ошибок при контроле каналов св зи.

Цель изобретени  - повышение точности при одновременном увеличении помехоустойчивости

На чертеже представлена структурна  электрическа  схема предлагаемого устройства

Устройство дл  детектировани  ошибок содержит первый 1, второй 2 и третий 3 сумматоры по модулю два, первый компаратор 4, первый 5, второй 6, третий 7 и четвертый 8 триг- , геры, первый 9 и второй 10 счетчики, первый элемент И 11, регистр 12 сдвига , включающий первый 1201 и втор ой 12.2 разр ды и элемент И 12оЗ, тре- тий счетчик 13, четвертый сумматор 1 по модулю два, п тый 15 и шестой 16 триггеры, второй компаратор 17, четвертый счетчик 18 и второй элемент И 19.

Устройство работает следующим образом .

При подаче сигнала Лог.1 на первый управл ющий вход устройства управл ющим выходом разр да 12„1 регистра 12 сдвига сигнал Лог01 (высокий потенциал открывает элементы И 12„3 и 19. На их выходе по вл етс  сигнал Лог.О или Лог.1 в зависимости от того, какой сигнал поступает на их вторые входы. При подаче сигнала Лог.О на первый

30 гистра 12 сдвига записана безошибочна  информаци , т0е0 регистр 12 сдвига устройства войдет в синхронизм с регистром сдвига передатчика (не показан), то на следующем этапе, когда на инверсном выходе третьего триггера 7 установитс  Лог00 и разрешен счет тактов четвертым счетчиком 18 и счет ошибок третьим счетчи ком 13, а первый элемент И 11 закрыт,

управл ющий вход устройства управл ющим выходом разр да 12„1 регистра 12 40третий счетчик 13 за число тактовых сдвига сигнал Лог,0 (низкий потен-периодов m при правильном выборе га циап) закрывает элементы И 12,3 ии (1+йО не достигает до своего моду- 19, т.е. на их выходах всегда присут-л  счета (1+оО (при ожидаемом распре- ствует сигнал Лог.О, что равносиль-делении ошибок во входной ПСП). На но отключению сигнала с выхода раз- 45выходе четвертого счетчика 18 по вит- р да 12.1 регистра 12 сдвига и сигна-с  импульс, который установит Лог,0 ла ошибки от третьего сумматора 3„

на пр мом выходе четвертого триггера 8, который закроет первый элемент И 1 1 и разрешит счет ошибок вторым счетчиком 10, Т0е0 третий этап синхронизации закончитс .

Одновременно после включени  устройства импульс синхронизации (начальной установки) устанавливает второй 6, третий 7 и четвертый 8 триггеры, первый 9, третий 13 и четвертый 18 счетчики - в исходное состо ние, при котором на выходе первого 9 и четвертого 18 счетчиков и пр мом выходе третьего триггера 7 устанавливаетс  уровень Лог.О, а на пр мом выходе четвертого триггера 8 - уровень Лог.1. При этом на выходе второго

10

s

20 5735454

триггера б и третьего счетчика 13 устанавливаетс  уровень Лог. О, который разрешает первому счетчику 9 счет тактов с тактового входа устройства; , Модуль счета четвертого счетчика 18, равный числз (га), и модуль счета третьего счетчика-13, равный числу (1+с/), устанавливаетс  предварительно сигналами управлени  на соответствующих управл ющих входах устройства . Второй компаратор 17 начинает сравнение входной внешней ПСП, поступающей через п тый 15 и шестой 16 триггеры и формируемой на третьем выходе регистра 12 сдвига (выход разр да 12,1) внутренней ПСП. При этом импульсы ошибок с выхода второго компаратора 17 проход т на третий счетчик 13 и на первый элемент И 11„ Последний открыт уровн ми Лог.1 с инверсного выхода третьего триггера 7 и пр мого выхода четвертого триггера 8. Поэтому импульсы ошибок воз25 действуют на регистр 12 сдвига через четвертый сумматор 14 до тех пор, пока первый счетчик 9 не досчитает число тактовых импульсов до (п+1) ,, Если при этом в разр дах 12,1 и 12,2 ре30 гистра 12 сдвига записана безошибочна  информаци , т0е0 регистр 12 сдвига устройства войдет в синхронизм с регистром сдвига передатчика (не показан), то на следующем этапе, когда на инверсном выходе третьего триггера 7 установитс  Лог00 и разрешен счет тактов четвертым счетчиком 18 и счет ошибок третьим счетчи- ком 13, а первый элемент И 11 закрыт,

35

40третий счетчик 13 за число тактовых периодов m при правильном выборе га и (1+йО не достигает до своего моду- -л  счета (1+оО (при ожидаемом распре- -делении ошибок во входной ПСП). На 45выходе четвертого счетчика 18 по вит- -с  импульс, который установит Лог,0

третий счетчик 13 за число тактовых периодов m при правильном выборе га и (1+йО не достигает до своего моду- л  счета (1+оО (при ожидаемом распре- делении ошибок во входной ПСП). На выходе четвертого счетчика 18 по вит- с  импульс, который установит Лог,0

на пр мом выходе четвертого триггера 8, который закроет первый элемент И 1 1 и разрешит счет ошибок вторым счетчиком 10, Т0е0 третий этап синхронизации закончитс .

Если на втором этапе синхронизации в регистре 12 сдвига записана хот  бы одна ошибка, котора  прин та во входной ПСП, на третьем этапе синхронизации третий счетчик 13 за число тактовых периодов m успевает достичь до своего модул  счета (1 + сО и положительный импульс на его выходе установит устройство в исходное состо ние .

Такой процесс повтор етс  до тех пор, пока регистр 12 сдвига устройства не войдет в синхронизм с регистром сдвига передатчика (не показан ). После этого устройство работает как детектор ошибок входной внешней ПСП.

Первый компаратор 4 сравнивает входную внешнюю ПСП, поступающую через п тый триггер 15, и внутреннюю ПСП, поступающую с третьего сумматора 3, котора  така  же, но сдвинута на один такт вперед. Выход второго компаратора 17  вл етс  выходом устройства и служит дл  выдачи выделенных импульсов ошибок на стандартную аппаратуру обработки статистических данных потоков ошибок, например дл  регистрации времени приема ошибки во входной ПСПо Выходной сигнал первого компаратора 4 через первый триггер 5 поступает на первый сумматор 1 по модулю два, с выхода которого сигнал поступает на вход второго сумматора 2 по модулю два0

Формул а изобретени 

Устройство дл  детектировани  ошибок, содержащее последовательно соединенные первый компаратор, первы триггер, первый сумматор по модулю два, второй сумматор по модулю два, второй триггер, первый счетчик и третий триггер, регистр сдвига, четвертый триггер, первый вход и первый выход которого соединены соответственно с выходом второго триггера и вторым входом второго триггера, третий сумматсгр по модулю два, первый и второй входы и выход которого соединены соответственно с первым и вторым выходами регистра сдвига и вторым входом второго сумматора по модулю два и первым входом первого компаратора, второй счетчик, первый вход второго триггера  вл етс  установочным входом устройства, тактовым - входом которого  вл етс  второй вход первого счетчика, выход второго триггера подключен также к второму входу третьего триггера, отличающеес  тем, что, с целью повышени  точности при одновременном увеличении помехоустойчивости, введены последовательно соединенные п тый триггер, первый вход которого  вл етс  информационным входом устройства , шестой триггер, второй компаратор , второй вход которого соедиQ нен с третьим выходом регистра сдвига , первый элемент И и второй элемент И, выход которого соединен с третьим входом третьего сумматора по модулю два, четвертый вход которого

5 соединен с четвертым выходом регистра сдвига, первый информационный вход которого соединен с выходом третьего сумматора по модулю два, чет вертый сумматор по модулю два, пер0 вый и второй входы и выход которого , соединены соответственно с третьим выходом регистра сдвига, выходом первого элемента И и вторым информационным входом регистра сдвига, тре5 тий сче.тчик, первый вход и выход которого соединены соответственно с выходом второго компаратора и вторым входом третьего триггера, выход п того триггера соединен с вторыми входа0 ми первого компаратора и первого сумматора по модулю два, четвертый счет- чик, первый вход которого соединен с вторыми входами п того и шестого триггеров и подключен к тактовому входу

5 устройства, второй вход второго элемента И соединен с управл ющим входом регистра сдвига и  вл етс  первым управл ющим входом устройства, первый вход второго счетчика соединен

0 с выходом второго компаратора и  вл етс  выходом устройства, второй выход четвертого триггера подключен к вторым входам первого элемента И и второго счетчика, выход третьего

5 триггера соединен с третьими входами первого элемента И и третьего счетчика и вторым входом четвертого счетчика , выход которого подключен к второму входу четвертого триггера, а

0 третий вход четвертого счетчика  вл етс  вторым управл ющим входом устройства , третьим управл ющим входом которого  вл етс  второй вход третьего счетчика.

Claims (1)

1. Форму л- а изобретения Устройство для детектирования ошибок, содержащее последовательно соединенные первый компаратор, первый триггер, первый сумматор по модулю два, второй сумматор по модулю два, второй триггер, первый счетчик и третий триггер, регистр сдвига, четвертый триггер, первый вход и первый выход которого соединены соответственно с выходом второго триггера и вторым входом второго триггера, третий сумматор по модулю два, первый и второй входы и выход которого соединены соответственно с первым и вторым выходами регистра сдвига и вторым входом второго сумматора по модулю два и первым входом первого компаратора, второй счетчик, первый вход второго триггера является установочным входом устройства, тактовым входом которого является второй вход первого счетчика, выход второго триггера подключен также к второму входу третьего триггера, о т л и 1573545' ⁶ чающееся тем, что, с целью повышения точности при одновременном увеличении помехоустойчивости, введены последовательно соединенные $ пятый триггер, первый вход которого является информационным входом устройства, шестой триггер, второй компаратор, второй вход которого соедиэд нен с третьим выходом регистра сдвига, первый элемент И и второй элемент И, выход которого соединен с третьим входом третьего сумматора по модулю два, четвертый вход которого эд соединен с четвертым выходом регистра сдвига, первый информационный вход которого соединен с выходом третьего сумматора по модулю два, чет* вертый сумматор по модулю два, пер20 вый и второй входа и выход которого . соединены соответственно с третьим выходом регистра сдвига, выходом первого элемента И и вторым информационным входом регистра сдвига, тре25 тий сче.тчик, первый вход и выход которого соединены соответственно с выходом второго компаратора и вторым входом третьего триггера, выход пятого триггера соединен с вторыми входа30 ми первого компаратора и первого сумматора по модулю два,, четвертый счетчик, первый вход которого соединен с вторыми входами пятого и шестого триггеров и подключен к тактовому входу 35 устройства, второй вход второго элемента И соединен с управляющим входом регистра сдвига и является первым управляющим входом устройства, первый вход второго счетчика соединен 40' с выходом второго компаратора и является выходом устройства, второй выход четвертого триггера подключен. . к вторым входам первого элемента И и второго счетчика, выход третьего

   45 триггера соединен с третьими входами первого элемента И и третьего счетчика и вторым входом четвертого счетчика, выход которого подключен к второму входу четвертого триггера, а

   50 третий вход четвертого счетчика является вторым управляющим входом устройства, третьим управляющим входом которого является второй вход третьего счетчика.