SU1430959A1 - Устройство дл контрол хода микропрограмм - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении устройств программного и микропрограммного управлени  с высокой достоверностью функ- ционировани . Цель изобретени  - по вьшение достоверности и оггеративнести контрол . Устройство содержит блок 1 пам ти, мультиплексор 2, сумматор 3, регистр 4 результата, элемент ШШ 5, элемент 6 задер ски, регистр 7 данных, блок 8 анализа.логических условий, блок 9 модификации кода контрол , счетчик 10, блок 11 элементов И, элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, элементы И 14, 15, 16, Данное изобретение обеспечивает вы вле ние ошибки в том же цикле, в котором микрокоманда считываетс  иэ устройства управлени . 1 з.п. ф-лы, 3 ил.

Description

О9

О СО

d

со

Изобретение относитс  к вычислительной технике, в частности к устройствам контрол  ЭВМ, и может быть использовано при построении устройств программного и микропрограммного управлени  с высокой достоверностью функционировани .

Цель изобретени  - повьшение достоверности и оперативности контрол .

На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 - схема блока анализа логических усло« вий; на фиг, 3 - схема блока модификации кода контрол .

Устройство содержит блок 1 пам ти мультиплексор 2, сумматор 3 по модулю два, регистр 4 результата, элемент ИЛИ 5, злемент 6 задержки, регистр 7 данных, блок 8 анализа логических условий, блок 9 модификации кода контрол , счетчик 10 блок 11 элементов И,-злемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, первый 14, второй 15 и третий 16 элемент И, вход 17 обращени  устройства, вход 18 начальной установки устройства, первый тактовый вход 19 устройства, вход 20 адреса микрокоманды, вход 21 логического услови  устройства, вход 22 записи и вход 23 считывани  логического услови  устройства, вход 24 управлени  режимом устройства, вход 25 кода операций устроства, вход 26 кода конт рол  устройства, вход 27 разрешени 

контрол  условных переходов устройства , вход 28 разрешени  .модификации кода контрол  устройства, второй тактовый вход 29 устройства, выход 30 признака ошибки и выход 31 кода ошибки ,.

Блок 8 анализа логических условий содержит первую группу элементов И 32.1-32.П, где и - количество анализируемых логических условий, группу из п триггеров 33,1-33,п, вторую группу элементов И 34 .1-34,(п+1) и блок 35 элементов ИЛИ.

Устройство работает следующим образом .

Перед поступлением на входы устройства первой микрокоманды контролируемой микропрограммы на соответст- вуйщей линии входа 18 устройства подаетс  сигнал логический установки, которьш обеспечивает установку в. О регистра 4 результата, что исключает по вление единичного сигнала ошибки

на выходе ошибки устройства до начала контрол ,

Из микропрограммного устройства

управлени  считываетс  перва  (очередна ) микрокоманда, контрольна  часть которой совместно с выработанным микропрограммным устройством управлени  (МУУ) адресом следующей

микрокоманды поступает на входы устройства .

Код адреса следующей микрокоманды поступает на вход 20 адреса микрокоманды устройства, а код контрол  из контрольной части микрокоманды на вход 26 устройства. Кроме того, в контрольной части микрокоманды могут содержатьс  все пол , коды которых управл ют отдельными блоками рассматриваемого устройства, т.е. соответствующие входам 22, 23, 24, 26, 27 и 28 устройства, или их часть. В последнем случае пол , соответствующие указанным входам, не включаютс  в контрольную часть микрокоманд, так как  вл етс  операционными и используютс  (совместно с МУУ) дл  выработки следующего адреса, Примером полей, которые могут стать операционными,

 вл ютс  пол , соответствующие входам 22, 23 и 24. Дл  понимани  работы устройства не принципиально относитс  то Ш1И иное поле, управл ющее одним из, указанных входов, к операционной

или контрольной част м микрокоманд, важно его наличие в микрокомандах,

С входа 26 устройства код контрол  поступает на второй вход блока 9 модификации кода контрол . Если считанна  микрокоманда - не микрокоманда ветвлени  (безусловного перехода), ,то на входе 23 считывани  логического услови , входе 24 управлени  режимами , входе 27 разрешени  контрол  ус

ловных переходов в ходе 28 разрешени  модификации кода контрол  устанавливаютс  нулевые коды, блокирующие поступление информации через первый 14, второй 15 и третий 16 элементы И и

блок 11 элементов И из блока 8 (т.е, на выходе элементов И 34,1-34. (п+1 ) второй группы из (п+1) элементов И 34 и на выходе блока 35 элементов ИЛИ установ тс  нули) и из счетчика 10,В результа те на первый и третий входы блока 9 и на первый и второй входы элемента поступ т нули. Так как нулевые коды модификации соответственно на первом

входе элемента tUlH 36 и третьем входе блока 37 элементов ИЛИ не измен ют разр дов кода контрол , поступающих на вторые входы указанных блоков,то на выходе блока 9 модификации кода контрол  установитс  тот же код, что и на втором входе блока 9. По нулевому сигналу с выхода элемента ИЛИ 12, поступившему на управл ющий входмуль типлексора 2, код контрол  через второй вход мультиплексора 2 передаетс  на его выход и далее на первый вход сумматора 3 по модулю два, на второй вход которого со входа 20 поступает адрес следующей микрокоманды По синхросигналу, поданному со второго уйравл ющего входа 18, производитс  запись результата выполнени  в блоке 8 поразр дной операции ИСКЛЮЧАЮЩЕЕ ИЛИ в регистр 4 результата.

Наличие единицы хот  бы в одном разр де регистра 4 результата свидетельствует об ошибке и приводит к .выработке на выходе элемента ИЛИ 5 и первом выходе 30 устройства сигнала единицы. Указанный сигнал может быть использован дл  блокировки выработки синхронизирующих импульсов в МУУ или дл  прерьшани  микропрограммы с последующей передачей управлени  микропрограмме диагностики ошибок, использующей в качестве исходной диагностической информации код на выходе 3 устроства. При отсутствии ошибки формируютс  нулевые коды на выходе регистра 4 результата и на выходах 30 и 31 устройства.

Если на входы устройства (из МУУ) поступает микрокоманда перехода по модифицируемым логическим услови м адресам, то на вход 23 считывани  . логического услови  поступает код, содержащий в одном из разр дах единицу , а в остальных - нули. .На входы 26 и 20 устройства поступает код контрол , соответствующий данной микрокоманде , и адрес следующей микрокоманды , а на входы 24 и 27 устрой- ства и разр ды управлени  блоком I1 элементов И входа 28 устройства (как и в случае контрол  микрокоманд безусловного перехода) - нули. Код со входа 23 устройства поступает на третий вход блока 8 анализа логических условий и далее отдельными разр дами - на управл ющие входы элементов И 34,Г-34.(п+1) второй группы из (п+1) элементов И,в результате чего п

5

0

5

из (п+1) элементов И этой группы будут заблокированы по выходу нулевыми разр дасш указанного кода, а один, на который поступает единичный разр д кода, - открыт, пропуска  на вход блока 35 элементов Ш1И и далее на выход блока 8 бит логического услови . Указанное логическое условие может быть сформировано на выходе блока В либо непосредственно под управлением данной микрокоманды перехода, либо в одной из предыдущих микрокоманд. Дл  МУУ,I в которых следующий адрес вырабатьшаетс  после считьшани  очередной микрокоманды из микропрограммной пам ти, использу5С-тс  оба способа формировани  логического услови . В МУУ, осуществл ющих в одном цикле совмещение указанньк операций, может быть использован только второй из способов , В соответствии с первым способом код с входа 2 логического услови  устройства поступает через элемент 6 задержки на первый вход блока 8 анализа логических условий. Если необходимо запомнить код услови , то на вход 22 записи логического услови  подаетс  код, содержащий все нули, кроме единственного разр да, равного единице, по которому открываетс  соответствующий элемент И первой группы из п элементов И 32.1-32,п, По синхроимпульсу , поданному со входа 29

с устройства через открытый элемент И первой группы из п элементов И 32.1- 32.11 на управл ю ций вход соответствующего триггера из группы п триггеров 33.1-33.п,логическое условие запишетс  в этот триггер. Считывание этого кода на выходе блока 8 осуществл етс  вышеописанным образом, при равенстве первых п разр дов (n+l)- разр дного кода на входе 23 считьша5 ни  логического услови  и .п-разр дно го кода на входе 22 записи логического услови . Если предварительное запоминание не требуетс , то на входе 22 устанавливаетс  нулевой код, а на входе 23 разр д устанавливаетс  в ,

0

0

0

единицу (т,е, элемент И 34,(п+1) открыт ), остальные п разр дов - в нули, В соотв етствии со вторым способоА производитс  только считывание на g выходе блока 8 логических условий, предварительно записанного ,в один из триггеров группы триггеров 33,1-ЗЗ.п одной из предыдущих микрокоманд. С , выхода блока 8 бит логического уело10

20

25

51430959

ИЯ через открытьш со входа 28 элеент И 16 и через первый вход блока 9 одификации кода контрол  поступает

на первый вход элемента ИЛИ 36, на второй вход которого.поступает моди- ицируемый разр д кода контрол , равный нулю. С выхода элемента ИЛИ 36 на первый вход блока 37 элементов ИЛИ поступает бит логического услови , а на второй и третий-входы блока 37 элементов ИЛИ поступают (т-1) разр дов кода контрол  и m нулевых разр дов с за пертого блока 11 элементов И. По нулевому сигналу управлени  муль- типлексора 2, поступающему с элемента КШИ 12 через второй вход мульти- . плексора 2 на его выход и на первый вход сумматора 3 по модулю два с выходрв блоков 37 и 9, будет подан код контрол , отличающийс  от кода контрол  на входе 26 тем, что модифицируемый разр д содержит бит логического услови , В сумматоре 3 по модулю два производитс  операци  ИСКЛЮЧАЮЩЕЕ ИЛ над Модифицированным блоком 9 кодом контрол  и выработанным МУУ адресом, поступающим с входа 20 устройства на второй вход блока 9. Результат операции по синхроимпульсу- со входа 18 устройства будет записан в регистр 4 результата иподан.на вход элемента ИЛИ 5, В результате на первом выходе 30 устройства выработаетс  сигнал отсутстви  (нуль) или наличи  (единица) ошибки.

При контроле условных переходов по произвольным микропрограммным адресам управление выполнением операций при-. ема запоминани , хранени  и считьша- ни  логических у гловий, осуществл емых блококг 8, производитс  с входов 22, 23 и 29 устройства так же, как и при контроле терехоДов по модифицируемым логическими услови ми адресам, -с При этом на входе 28 разрешени  моди-. фикации кода контрол  устанавливаетс  нулевой код, запрещающий модификацию кода контрол , установленного на входе 26 устройства, в блоке 9 с выходов блока 11 элементов И и третьего элемента И 16, На входе 27 разрешени  контрол  условных переходов устройства устанавливаетс  код 1, рткрывающий по второму входу второй элемент И 15 и обеспечивающий передачу считы-55 ваемогр под управлением входа 23 устройства бита логического услови  с

выхода блока 8 через второй элемент

30

35

40

0

0

5

-с

55

30

35

40

И 15 на второй вход элемента ИЛИ 12. Так .как на первом входе элемента ИЛИ 12 устанавливаетс  код О, то (вследствие маскировани  выхода первого элемента- И 14 по его второму входу с входа 24 управлени  режимами устройства ) упра вление мультиплексором 2 осуществл етс  битом указанного логического услови . При нулевом бите ус- - лови  на выход мультиплексора 2 передаетс  код контрол , соответствующий одному из, адресов перехода и транслируемый без изменений через блок 9 модификации кода контрол  с входа 26 устройства. В противном случае, если бит услови  равен 1, на выход муль- . типлексора.2 передаетс  код с его первого входа. Формирование указанного кода зависит от организации соответствующего МУУ. В частности, при совмещении в МУУ операций считывани  очередной микрокоманды и выработки адреса следующей микрокоманды формирование кода должно производитьс  по микрокоманде, предшествующей микрокоманде формировани  управл ющего мультиплексором 2 бита услови ..Именно, по разрешающему сигналу на входе 17 ус-тройства по адресу .на входе 20.адреса микрокоманды устройства, равного адресу следующей микрокоманды, производитс  считывание из блока 1 пам ти. Код, считанный из блока 1 -пам ти , равный второму из контролируемых адресов перехода, к началу следующего цикла записьшаетс  в регистр 7 данных по сигналу,подаваемому с входа 19. устройства на его первый вход. Таким образом, в следующей мик- рокоианде на выход мультиплексора 2 подаетс  контрольный код с его первого или второго входа. Выработка сигнала на первом выходе 30 устройства с. использованием блоков 3, 4 и 5 устройства производитс  описанным ранее образом. При контроле следующих друг за другом микрокоманд условных переходов по произвольным адресам совмещаетс  контроль текущих переходов и выборка ИЗ блока 1 пам ти контрольных кодов, используемых в следующих циклах. ,

Дл  контрол  переходов по многоразр дным кодам, например по коду операции, адресу.микроподпрограммы обработки прерываний и т .п., указываемый код с входа 25 кода операций устройства через третий вход счетчика 10

7 14309598

предварительно записываетс  в«этоткод, поступает далее на открытый по . блок. Запись производитс  при нуле-второму входу сигналом с входа 24 - вон коде на входе 24 управлени  режи-устройства первый элемент И 14, а замами устройства по синхроимпульсу с с-тем на первый элемент ИЛИ 12, на вто- входа 29 устройства, поступающих соот-рой вход кот.орого подаетс  нулевой ветственно на второй и первый входыпотенциал из блокированного нулевым счетчика 10. .кодом с входа 27 устройства второго

При вьтолнении микрокоманды соб-элемента И 15. Таким образом, по уп- ственно контрол  переходов данного юравл ющему входу мультиплексора 2 ус- типа (возможно совмещение записи итановитс  указанный битовый код. При контрол  в однор микрокоманде на ,нулевом значении этого кода, означаю- входе 27 разрешени  контрол  условныхщего, что необходимо -по крайней мере переходов устройства, на входе 24 уп-еще раз повторить контролируемую равлени  режимами и в разр де управ- 15группу микрокоманд, т.е. содержимое лени  элементом И 16 входа 28 разре-счетчика 10 ненулевое, на выход муль- шени  модификации кода контрол  уст-типлексора 2 будет подак код контро- ройства устанавливаютс  нулевые коды.л , транслируемый через блок 9 при

По единичному коду с входа 28 раз-маскировании выходов второго 15 и

решени  модификации кода контрол  20третьего 16- элементов И и блока 11

устройства .через открытые по второмуэлементов И нул ми с входов 27, 28

входу элементы И блока 1 Г на третийи 26 устройства. Если указанный битовход блока 9 модификации кода контро-вый код равен 1, что означает выл  подаютс  разр ды кода из счетчи-полнение группы микрокоманд заданное

ка.-Ю. С входа 26 устройства на вто- 25число раз, т.е. в регистре-счетчике

рой вход блока 9 подаетс  код контро-содержитс  нуль, то на выход мультил , содержащий нули в разр дах, соот-плексора 2 будет подан контродьный

ветствующих считьшаемым, разр дам изкод из регистра 7 данных, записанный

счетчика. 10. Так как с выхода тре-,.в этот регистр после его считывани 

тьего элемента И 16 на первый вход 30в предшествующей микрокоманде из блоблока-9 передаетс  О, то на выходека 1 пам ти (формирование информации

указанного блока (в соответствии с в регистре 7 изложено при описании

приведенным ранее описанием его функ-режима контрол  условных переходов

ционировани ) вырабатываетс  код кон-по произвольным адресам). Функцио трол , который по сформированному, на jjнирование блоков 3, .4 и 5 по выработэлементе ИЛИ 12 нулевому сигналу уп-ке результатов контрол  на выходах

равлени  мультиплексором 2 передает-30 и-31 устройства соответствует прис  на первый вход сумматора 3 по мо-веденному ранее описанию. Контроль

дулю два. Дальнейшие действи  ло вы-следовани  микрокоманд внутри повтоработке сигналов на первом 30 и вто- 40р емой группы обеспе чиваетс  любым

ром 31 выходах устройства аналогичныиз вьшеописанных режимов, не измен ювыше приведенным .щих содержимое счетчика 10.

Режим контрол  правильности повто- В устройстве возможно совмещение

рений одной микрокоманды или группывьщ1еописанных режимов контрол . В

последовательных микрокоманд заданное45частности, обеспечиваетс  проверка

число раз осуществл етс  следзпощим в одной микрокоманде переходов по

образом. В предшествующей микрокоман-произвольным или модифицируемым адде по нулевому коду на входе 24 уст-ресам и одновременно по части кода

ройства, по синхроимпульсу с входа 29регистра-счетчика, переходов по модиустройства производитс  загрузка чис-сдфицируемым логическим условием адрела повторений с входа 25 устройствасам и одновременно по дополнительно

в счетчик 10. В последней микрокоман-му адресу при равенстве нулю содерде группы по входу 24 устройства, ус-ш мого счетчика. Дл  первой и второй

тановленному в режим счета код М из указанных типов проверок испольпо синхроимпульсу с входа 29 устрой- зуютс  блоки устройства.и коды на

ства из содержимого счетчика 10 вьми-его входах, как это указано при опитаетс  1. Полученный код из счетчи-с нии режима контрол  переходов по

ка 10 через блок 13 элементов ИЛИ-НЕ,многоразр дньгм кодам. Кроме того,

преобразованный последним в битовыйдл  обеспечени  подачи считываемого

91

под управлением входа 23 устройства из блока 8 на управл юпщй вход мультиплексора 2 логического услови  на входе 27 устройства устанавпиваетс  код I, обеспечивающий прохождение сигнала услови  через второй элемент И 15 (первый тип .проверок), Дл  обеспечени  передачи логического услови  из блока 8 через элемент И I6 на nep вьй вход блока 9 с входа 28 устройства подаетс  код 1 (второй тип проверок). Тем самым обеспечиваетс  коммутаци  соответствующих цепей передачи логического услови  и возмож- ность совместного использовани  режимов контрол . Дл  третьего типа совместных проверок используютс  блоки и входы устройства,как это бьшо указано при описании режимов контрол  правильности повторений микрокоманд заданное число раз и контрол  перекодов по модифицируемым логическими услови ми адресам.

Claims (1)

1. -Формула изобретени 

   1, Устройство дл  контрол  хода

   микропрограмм, содержащее блок пам ти , мультиплексор, сумматор по.модулю два,, регистр результата, первый элемент ИЛИ и элемент задержки, причем выход мультиплексора соединен с первым входом сумматора по модулю

   10

   S 0

   5

   0

   дом мультиплексора, вход адреса микрокоманды устройства соединен с адресным входом блока пам ти и вторым входом сумматора по модулю два, выход элемента задержки соединен с перйым входом блока анализа логических условий , вькод регистра результата  вл етс  выходом кода ошибки устройства, входы кода контрол ,кода операции, записи и считьшани  логического услови  устройства соединены с первым входом блока модификации контрол , с информационным входом счетчика, с вторым и третьим входами блока анализа логических условий, второй так-. товый вход устройства соединен с четвертым входом блока анализа устройства и счетным входом счетчика, выход которого соединен с первыми входами элементов И блока элементов И и входами элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И, вход управлени  устройства соединен с входом направлени  счета счетчика и вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ; в ыход блока анализа логических .условий соединен с первыми входами второго и третьего элемент . тов и, вход разрешени  контрол  условных , переходов соединен с вторым входом второго элемента И, выход ко

   два, выход которого соединен с инфор-35 торого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с управл ющим входом мультиплексора, вход разрешени  модификации кода контрол  устройства соединен с вторыми входами блока элементов И и с вторым входом третьего элемента И, выходы третьего элемента И и блока элементов И соединены соответственно с вторым и трет тьим в.ходами блока модификации контрол , выход которого соединен с вторым информационным входом мультиплексора .

   мационным входом регистра результата,- выход регистра результата соединен с входами первого элемента РШИ, выход которого  вл етс  выходом признака ошибки устройства, входы обращени , 40 начальной установки и логического услови  устройства соединены соответственно с входом чтени  блока пам ти, входом начальной установки регистра результата и входом элемента задерж- 45 ки, отличающеес  там, что, с целью повышени  достоверности и оперативности контрол , в устройство введены регистр данных, блок: анализа логических условий, блок моди д фикации кода контрол , счетчик, блок элементов И, второй элемент ИЛИ, блок элементов ИЛИ-НЕ, первый, второй и третий элементы И, причем первый тактовый вход устройства и выход блока g пам ти соединены соответственно с входом записи и информационным входом регистра данных, выход которого соединен с первым информационным вхоторого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с управл ющим входом мультиплексора, вход разрешени  модификации кода контрол  устройства соединен с вторыми входами блока элементов И и с вторым входом третьего элемента И, выходы третьего элемента И и блока элементов И соединены соответственно с вторым и трет тьим в.ходами блока модификации контрол , выход которого соединен с вторым информационным входом мультиплексора .

   2, Устройство по п, чающеес  тем, за логических условий содержит первую группу из п элементов И, где п - количество анализируемых логических условий , п триггеров, вторую группу из п+1 элементов И и элемент ИЛИ, причем первый вход блока соединен с входами установки в О всех триггеров группы , второй вход блока соединен с первыми входами соответствующих элемен1

   что

   о т л и - блок аналитов и первой группы, третий вход блока соединен с первыми входами соответствующих элементов И второй группы , четвертый вход блока соединен с е вторыми входами всех элементов И первой группы, выход i-ro элемента И первой группы (где , п) соединен с единичным входом i-ro триггера группы , пр мой зьгход i-ro триггера группы соединен с вторым входом i-ro элемента И второй группы, первый вход блока соединен с вторым входом (п+1)-го элемента И второй группы, выходы элементов И второй группы соединен с соответствующими входами элемента ИЛИ, выход которого  вл етс  выходом блока,

   и.2

   ериг.э