SU1479933A1 - Code checker - Google Patents
Code checker Download PDFInfo
- Publication number
- SU1479933A1 SU1479933A1 SU874306276A SU4306276A SU1479933A1 SU 1479933 A1 SU1479933 A1 SU 1479933A1 SU 874306276 A SU874306276 A SU 874306276A SU 4306276 A SU4306276 A SU 4306276A SU 1479933 A1 SU1479933 A1 SU 1479933A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- elements
- inputs
- minimum code
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и передаче данных и может быть использовано дл контрол минимального кода. Цель изобретени - расширение области применени за счет контрол минимального кода. Поставленна цель достигаетс тем, что устройство дл контрол кода, содержащее группу элементов И 2, элемент ИЛИ 3, группу элементов ИЛИ 4, имеет новую организацию св зей. 1 ил.The invention relates to computing and data transmission and can be used to control a minimum code. The purpose of the invention is to expand the scope by controlling the minimum code. This goal is achieved by the fact that a device for controlling a code containing a group of elements AND 2, an element OR 3, a group of elements OR 4, has a new organization of communications. 1 il.
Description
ЈьЈ
СОWITH
со со соwith so with so
Изобретение относитс к вычислительной технике и технике передачи данных и может быть использовано дл контрол минимального кода.The invention relates to computer technology and data transmission technology and can be used to control the minimum code.
Целью изобретени вл етс расширение области применени за счет контрол минимального кода.The aim of the invention is to expand the scope by controlling the minimum code.
На чертеже представлена схема устройства дл контрол кода (дл ). 1П многочленаThe drawing shows a diagram of a device for controlling a code (for). 1P polynomial
В миним натуральноIn min naturally
10ten
Устройство содержит группу входов 1.1-1.10 устройства, группу элементов И 2.1-2.7, элемент ИЛИ 3, группу элементов ИЛИ А.1-4.6, выход 5 устройства.The device contains a group of inputs 1.1-1.10 of the device, a group of elements AND 2.1-2.7, an element OR 3, a group of elements OR А.1-4.6, an output 5 of the device.
В минимальной системе счислени натуральное А представл етс в видеIn the minimum number system, natural A is represented as
А Z CЈy (S),A Z CЈy (S),
SnSn
hh
1 при v (S) Ј А- Ј С v(K) v (S+1);1 for v (S) Ј A - Ј С v (K) v (S + 1);
it - С Т К it - C TK
s 10 при vCS) А- Ј ); А Г Ск1ДК);s 10 with vCS) A - Ј); A g Sk1DK);
(2) (2)
0при S (. О;0 at S (. O;
1при 1;1 at 1;
if (S-2)+ у (S-3) при S 1 ,if (S-2) + y (S-3) with S 1,
Метод контрол минимального ко описываетс функциейThe method of controlling the minimum code is described by the function
причем значение у(п+1) определ ет мощность n-разр дного минимального кода.moreover, the value of y (n + 1) determines the power of the n-bit minimum code.
XMUK C,vC3(C2AC4)V С (CtVC4) V С (СгуС4УС5 )Л CjV V(C4VCS Ct) CzVC2t1VCztlVCz.j)ACzt4 , (3)XMUK C, vC3 (C2AC4) V С (CtVC4) V С (СгуС4УС5) Л CjV V (C4VCS Ct) CzVC2t1VCztlVCz.j) ACzt4, (3)
Устройство работает следующим образом.The device works as follows.
30 Предположим, что на входы 1.1- ,1.10 устройства подано число 15,30 Suppose that the inputs 1.1-, 1.10 of the device are given the number 15,
где Z 4, п-4.where Z 4, p-4.
Сущность изобретени заключаетс в реализации проверочного соотношени (3) при контроле минимального кода.The essence of the invention is the implementation of the test relation (3) while controlling the minimum code.
f° разр да 10 9 8 Вес разр да 12 9 7 Минимальный код 1 О Оf ° bit 10 9 8 Bit weight 12 9 7 Minimum code 1 О О
представленное в минимальном коде 7654321 5432211 0010000represented in the minimum code 7654321 5432211 0010000
В результате единичный потенциал устанавливаетс на первых входах элементов И 2.2 и 2.7, одном из входов элементов ИЛИ 4.2, 4,3 и 4.4. Предположим , что под действием помехи на входе 1.9 по вл етс единица, котора поступает на один из входов элемента ИЛИ 4,6, На обоих входах элемента И 2,7 будет присутствовать единичный потенциал, который пройд через элемент И 2.7 и элемент ИЛИ 3, поступит на выход 5 устройства, сигнализиру об искажении минимального кода.As a result, a single potential is established at the first inputs of elements AND 2.2 and 2.7, one of the inputs of elements OR 4.2, 4.3 and 4.4. Suppose that under the action of noise at input 1.9, a unit appears that enters one of the inputs of the element OR 4.6, At both inputs of the element AND 2.7 there will be a unit potential which passed through the element AND 2.7 and the element OR 3, arrive at the output 5 of the device, signaling the distortion of the minimum code.
В случае искажений значений на других входах устройства оно работает аналогично описанному выше.In case of distortion of values on other inputs of the device, it works in the same way as described above.
Коэффициент пропуска ошибок при контроле минимального кода устройством вычисл етс из соотношени The error skip factor in controlling the minimum code by the device is calculated from the ratio
V (п+р .V (n + p.
(4)(four)
Метод контрол минимального кода описываетс функциейThe method for controlling the minimum code is described by the function
представленное в минимальном коде: 7654321 5432211 0010000Presented in the minimum code: 7654321 5432211 0010000
С учетом представлени диапазона чисел 2 f2 коэффициент пропуска ошибок минимального кода (4) составл ет 4,11 -Ю- „Taking into account the representation of the range of numbers 2 f2, the error rate of the minimum code (4) is 4.11 -10-
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874306276A SU1479933A1 (en) | 1987-06-08 | 1987-06-08 | Code checker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874306276A SU1479933A1 (en) | 1987-06-08 | 1987-06-08 | Code checker |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1479933A1 true SU1479933A1 (en) | 1989-05-15 |
Family
ID=21327847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874306276A SU1479933A1 (en) | 1987-06-08 | 1987-06-08 | Code checker |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1479933A1 (en) |
-
1987
- 1987-06-08 SU SU874306276A patent/SU1479933A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1293731, кл. G 06 F 11/00, 1985. Авторское свидетельство СССР № 1149261, кл. G 06 F 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0040309A3 (en) | A recursively operating information handling system and apparatus for recursively decoding an instantaneous fifo binary arithmetic number string | |
SU1479933A1 (en) | Code checker | |
JPS57197961A (en) | Conversion system for image data | |
US4216391A (en) | Circuit arrangement for generating a binary-coded pulse train | |
US6446101B1 (en) | Apparatus for fast determination of a prescribable number of highest value signals | |
SU1278853A1 (en) | Majority device | |
JPS5592054A (en) | Unique word detection circuit | |
SU942111A1 (en) | Device for compressing continuous signals | |
SU1121669A1 (en) | Device for comparing number of ones in binary codes | |
SU1280609A1 (en) | Device for comparing n-bit binary numbers | |
SU1089572A1 (en) | Translator from binary code to constant weight code | |
SU1383346A1 (en) | Logarithmic converter | |
SU980091A1 (en) | Number comparing device | |
SU1275449A1 (en) | Device for parity checking of parallel code | |
US4442511A (en) | Digital output telemetering system for recording seismic signals | |
SU432464A1 (en) | ADAPTIVE DEVICE FOR ISOLATING A RELIABLE SIGNAL | |
US3470387A (en) | Digitally expanding decoder for pulse code modulation systems | |
SU623258A1 (en) | Majority decoding arrangement | |
SU1091164A1 (en) | Device for serial separating of ones from binary code | |
SU1037261A1 (en) | Digital unit checking device | |
SU1238056A1 (en) | Device for comparing n-bit binary numbers | |
SU965006A1 (en) | Device for cycle phasing of binary signal transmission apparatus | |
SU661563A1 (en) | Device for reproducing the function: square root of the sum of squared x and squared y | |
SU1617432A1 (en) | Device for sorting numbers | |
SU1283743A1 (en) | Device for checking conversion of information |