SU1367045A1

SU1367045A1 - Устройство дл контрол пам ти

Info

Publication number: SU1367045A1
Application number: SU853967473A
Authority: SU
Inventors: Александр Иванович Козлов
Original assignee: Предприятие П/Я Р-6429
Priority date: 1985-10-14
Filing date: 1985-10-14
Publication date: 1988-01-15

Abstract

Изобретение относитс к вычислительной технике, в частности к контролю запоминающих устройств, и может быть использовано при их производстве . Цель изобретени - повышение достоверности контрол . Устройство содержит блок 1 свертки по модулю два, блок 2 обнаружени , первый счетчик 3, регистр 4 сдвига, первьй 5, второй 6, третий 7 и четвертый 8 триггеры, первый 9, второй 10, третий 11 и четвертый 12 элементы 2И-НЕ, второй 13 и третий 14 счетчики , генератор 15 импульсов и блок 16 управлени . Устройство может работать в трех режимах: контроль функционировани пам ти, контроль периода регенерацда пам ти, предварительна запись в пам ть. 2 ил.

Description

(Л

0

оо

О5

о 4 СП

f)Uff

Изобретение относитс к вычислительной технике, в частности к контролю запоминающих устройств, и-может быть использовано при их производ- стве.

Цель изобретени - повышение достоверности контрол пам ти.

На фиг. 1 изображена структурна схема устройства дл контрол пам ти; на фиг. 2 - структурна схема блока управлени .

Устройство дл контрол пам ти (фиг. 1) содержит блок 1 свертки по модулю два, блок 2 обнаружени ошибок , первый счетчик 3, регистр 4 сдвига, первый 5, второй 6, третий 7 и четвертый 8 триггеры, первый 9, второй 10, третий 11 и четвертый 12 элементы 2И-НЕ, второй 13 и третий 14 счетчики, генератор 15 импульсов и блок 16 управлени . Выход 17 элемента 2И-НЕ 9 подключен к инверсному входу элемента 10, входу синхронизации.первого триггера 5, счетному входу .первого счетчика 3, рчетному входу второго счетчика 13, а первый вход элемента 2И-НЕ 9 подклчен к входу синхронизации второго триггера 6 и вл етс входом 18 синхронизации устройства. Выход 19 элемента 2И-НЕ 10 подключен к входу синхронизации регистра 4 сдвига, а

В этом режиме в контролируемую па м ть записываетс псевдослучайный циклический код, далее контролируема пам ть переводитс в режим считыва- 35 ни , при эт ом производитс сравнение считанной информации с записанной (эталонной). При несовпадении считан ной и эталонной информации контролируема пам ть считаетс неисправной, в противном случае контроль продолжаетс в течение заданного времени. Если по истечении этого времени не обнаружено несовпадение считанной и эталонной информации, то контролируе

40

пр мой вход элемента 2И-НЕ 10 - к выходу 20 первого триггера 5, входы синхронизации и установки О которого подключены к первому выходу 21 блока 16, выход 22 переноса первого счетчика 3 подключен к входу разрешени счета второго счетчика 13, а выход 23 разр дов счетчика 3 вл етс адресным выходом устройства, выход 24 нулевого разр да второго счетчика 14 вл етс выходом разрешени записи устройства,, а выход 25 первого разр да счетчика. 13 подключен к 45 ма пам ть считаетс исправной. Дл одному из входов блока 16, вход прие- реализации этого режима на вход 42 ма данных блока 16 подключен к одному из выходов 26 регистра 4 сдвига, второй выход 27 блока 16 подключен к второму входу элемента 2И-НЕ 9 и к 50 первому входу элемента 2И-НЕ 11, второй вход которого подключен к инверсному выходу 28 триггера 27. Вход 29 синхронизации счетчика 14 и вход синхронизации четвертого триггера 8 под- §5 ключены к выходу генератора 15, а выход 30 счетчика 14 - к информационному входу четвертого триггера 8, инверсный выход 31 которого подключен

блока 16 подаетс уровень О. В исходном состо нии регистр 4 сдвига .находитс в состо нии 1, триггер 5 также в состо нии 1, на выходе 27 блока 16 формируетс уровень 1, а первый 3 и второй 13 счетчики уста новлены в состо ние О. I .

На вход 18 устройства поступают пр моугольные импульсы, период следо вани которых равен длительности цик ла обращени к контролируемой пам ти . Эти импульсы инвертируютс пер

к информационному входу второго триггера 6. Входы 32 и 33 третьего триггера 7 вл ютс соответственно первым и вторым установочными входами устройства. Пр мой выход 34 триггера 7 подключен к первому входу элемента 2И-НЕ 12, второй вход 35 которого вл етс входом запуска устройства, а выход 36 подключен к входу установки в О триггера 8. Выход 37 блока 16 подключен к входу установки в 1 триггеров 8, а выход триггера 6 подключен к входу 38 блока 16, выход 39 блока 2 обнаружени ошибок вл етс выходом результата контро- л устройства, вход 40 блока обнаружени ошибок вл етс входом данных устройства, выход 41 вл етс выходом данных устройства. Вход 42 блока Т6 вл етс управл ющим входом устройства

Блок 16 (фиг. 2) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 43, первый элемент 2И 44, второй элемент 2И 45, третий элемент 2И 46, элемент 4И-НЕ 47, элемент НЕ 48, первый элемент 2ИЛИ 49, , второй элемент 2ИЛИ 50.

Устройство пам ти работает следующим образом.

Режим Контроль функционировани .

В этом режиме в контролируемую пам ть записываетс псевдослучайный циклический код, далее контролируема пам ть переводитс в режим считыва- ни , при эт ом производитс сравнение считанной информации с записанной (эталонной). При несовпадении считанной и эталонной информации контролируема пам ть считаетс неисправной, в противном случае контроль продолжаетс в течение заданного времени. Если по истечении этого времени не обнаружено несовпадение считанной и эталонной информации, то контролируе

ма пам ть считаетс исправной. Дл реализации этого режима на вход 42

блока 16 подаетс уровень О. В исходном состо нии регистр 4 сдвига .находитс в состо нии 1, триггер 5 также в состо нии 1, на выходе 27 блока 16 формируетс уровень 1, а первый 3 и второй 13 счетчики установлены в состо ние О. I .

На вход 18 устройства поступают пр моугольные импульсы, период следовани которых равен длительности цикла обращени к контролируемой пам ти . Эти импульсы инвертируютс пер20

25

вым элементом 2И-НЕ 9 и поступают на входы первого 3 и второго 13 счетчиков и первого триггера 5, далее эти импульсы через логический элемент 2И-НЕ 10 поступают на вход 19 регистра 4 сдвига,

На выходе нулевого разр да 24 счетчика 13 формируетс уровень О, который поступает на вход разрешени записи устройства и удерживает ее в режиме записи информации, котора в виде последовательности 1 и О формируетс на выходе 26 регистра 4 сдвига, поступает на вход 26 блока 16 и далее на информационный вход контролируемой пам ти. Одновременно с этим на выходе 23 счетчика 3, соединенного с адресным входом контролируемой пам ти, формируютс адреса, В состо нии последнего адреса на выходе 22 переноса счетчика 3 формируетс уровень 1, вследствие чего, во-первых, на первом выходе 21 блока 16 формируетс уровень О, который записываетс во второй триггер 5 и тем самым блокирует поступление одного импульса синхронизации на входе синхронизаии 19 регистра сдвига 4, во-вторых, ормируетс на выходе 24 нулевого азр да счетчика 13 уровень 1, пеевод тем самым контролируемую па ть в режим считывани , и происходит считывание информации из контролируеой пам ти с одновременным сравнением ее с эталонной информацией блоком 2 обнаружени ошибок, В момент переключени выхода 24 счетчика 13 из 1 в О, что соответствует перехоу контролируемой пам ти из режима считывани в режим записи, блокирова прохождени одного импульса синронизации на вход 19 регистра 4. сдвига не происходит.

Режим Контроль времени хранени (периода регенерации).

Этот режим начинаетс записью в контролируемую пам ть псевдослучайного циклического кода, далее следует пауза, по длительности равна времени хранени (периоду регенерации), только после этого считывание ин-. ормации из контролируемой пам ти с одновременным сравнением. Далее то же gg самое происходит с инвертированными анными (запись - пауза - считывание), При этом блокировка прохождени одного импульса синхронизации на вход

Q

15

35

30

45

40

50

7045

19 регистра 4 сдвига происходит не только в момент перехода контролируемой пам ти из режима записи в режим считывани , но и наоборот - из режима считывани в режим записи.

Режим Предварительна запись.

Этот режим начинаетс записью в

контролируемую пам ть, затем контро Q линуема пам ть подвергаетс испытани м (воздействи м) и только после этого переходит в режим считывани со сравнением. Таким образом провер етс способность контролируемой пам ти

15 сохран ть свои рабочие характеристики при различных видах испыта НИИ ,

Claims

Формула изобретени

Устройство дл контрол пам ти, содержащее блок свертки по модулю два, блок обнаружени ошибок, первый счетчик , регистр сдвига и блок управлени , причем выходы разр дов регистра сдвига подключены к входам блока свертки по модулю два, выход которого соединен с информационным входом регистра сдвига, отличающее с тем, что, с целью повьш1ени достоверности контрол , в устройство введены второй и третий счетчики, с nepBoiro по четвертый триггеры, с первого по четвертый элементы 2И-НЕ и генератор импульсов, причем выход первого элемента 2И-НЁ подключен к инверсному входу второго элемента 2И-НЕ,- к входу синхронизации первого триггера и к счетным входам первого и второго счетчиков, первый вход первого элемента 2И-НЕ и вход синхронизации второго триггера объединены и вл ютс входом синхронизации устройства , выход второго элемента

2И-НЕ соединен с входом синхронизации регистра сдвига, пр мой вход второго элемента 2И-НЕ подключен к выходу первого триггера, вход синхронизации и вход установки в О которого соединены с первым выходом, блока управлени , выход переноса первого счетчика подключен к входу разрешени счета второго счетчика и входу окончани цикла контрол блока управлени , выходы разр дов первого счетчика вл ютс адресными выходами устройства, выход нулевого разр да второго счетчика подключен к входу разрешени записи блока управлени и вл етс

выходом разрешени записи устройства выход первого разр да второго счетчика подключен к входу разрешени инвертировани SJTioKa управлени ,, информационный вход -приема данных блока управлен11- чподключ ен к одному из выходов peгиt.тpa сдвига, второй выход блока управлени соединен с вторым входом первЬго элемента 2И-НЕ и первым входом элемента 2И-НЕ, второй вход которого подключен к инверсному выходу третьего триггера, выход третьего элемента 2И-НЕ соединен с входом генератора . импульсов, выход которого подключен к входу синхронизации четвертого триггера и счетному входу третьего счетчика, -выход переноса которого

соединен с информационным входом чет-2о ДОМ которого вл етс второй вход

вертого триггера, выход третьего триггера подключен к первому входу четвертого эле мента 2И-НЕ, второй вход которого вл етс входом запуска устройства, выход четвертого элеЙ - 26

2

мента 2И-НЕ соединен с входом установки в четвертого триггера, инверсный выход которого подключен к информационному входу второго триггера , выход которого соединен с входом разрешени считьшани блока управлени , третий выход блока управлени подключен к входу установки в 1 второго тригг ера и входу установки в

О

четвертого триггера, вход установки в 1 и вход установки в О

третьего триггера вл ютс соответственно первым и вторым установоч- 5 ными входами устройства, четвертый выход блока управлени подключен к первому входу блока обнаружени ошибок и вл етс информационным выходом устройства, информационнь)м вхоблока обнаружени ошибок, выход которого вл етс выходом результата контрол устройства, вход ре.жима работы блока управлени вл етс управл ю- , 25 щим входом устройства.

4«

W

W

24

36

W

If

17.

57.