SU1226657A1

SU1226657A1 - Device for checking counter

Info

Publication number: SU1226657A1
Application number: SU843811808A
Authority: SU
Inventors: Валерий Владимирович Сапожников; Владимир Владимирович Сапожников; Александр Александрович Прокофьев
Original assignee: Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова
Priority date: 1984-11-14
Filing date: 1984-11-14
Publication date: 1986-04-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и .может быть использовано в устройствах учета импульсов и управл ющих устройствах. Цель изобретени - увеличение глубины контрол . Устройство контрол счетчика содержит элементы 1-5 И, элементы 6-9 ИЛИ, элемент 10 равнозначности, входные шины 11 - 15, шину 16 синхронизации, выходную шину 17 и элементы 18-21 И. Образование новых св зей между элементами устройства позволило обнаружить комбинацию 00111, котора не принадлежит к рабочим комбинаци м п тиразр дного счетчика, работающего в равновесном коде. I ил. го ю 05 05 СД The invention relates to automation and computing and can be used in pulse metering devices and control devices. The purpose of the invention is to increase the depth of control. The meter control device contains elements 1-5 AND, elements 6-9 OR, equivalence element 10, input buses 11-15, synchronization bus 16, output bus 17 and elements 18-21 I. The formation of new connections between the elements of the device made it possible to detect the combination 00111, which does not belong to the working combinations of a five-bit counter operating in the equilibrium code. I il. th 05 05 recounted

Description

Изобретение относитс к а томатике и вычислительной технике и может найти применение в устройствах счета импульсов и управл ющих устройствах.The invention relates to computers and computing and can be used in pulse counting devices and control devices.

Цель изобретени - увеличение глубины контрол , котора увеличиваетс за счет обнаружени комбинации 00111, котора не принадлежит к рабочим комбинаци м п тиразр дного счетчика, работаюш,его в равновесном коде.The purpose of the invention is to increase the depth of control, which is increased by detecting the combination 00111, which does not belong to the working combinations of the five-bit counter, working in its equilibrium code.

На чертеже приведена функциональна схема устройства контрол п тиразр дного счетчика, работающего в равновесном коде.The drawing shows a functional diagram of a five-bit counter control device operating in an equilibrium code.

Устройство содержит элементы И 1-5, элементы ИЛИ 6-9, элемент 10 равнозначности , входные шины И 11 -15, шину 16 синхронизации, выходную щину 17, элементы И 18--21.The device contains elements AND 1-5, elements OR 6-9, equivalence element 10, input buses 11-11 and 15, synchronization bus 16, output bus 17, elements AND 18-21.

Входна шина 11 соединена с первыми входами элементов И 1,18 и 19 и эле- мента ИЛИ 6, второй вход последнего из которых соединен с вторым входом элемента И 1, первыми входами элементов И 20 и 21 и входной шиной 12, входна шина 13 соединена с первыми входами элемента И 2, элемента ИЛИ 7, и вторыми входами элементов И 18 и 21, входна шина 14 соединена с вторыми входами элемента ИЛИ 7, элементов И 2, 19 и 20, выходы элементов ИЛИ 6 и 7 соединены соответственно с первыми входами элементов И 4 и 3, вторые входы которых соединены с входной шиной 15, выходы элементов ИЛИ 9 и 8 соединены соответственно с первым, вторым входами элемента 10 равнозначности, выход которого соединен с первым входом элемента И 5, второй вход и выход которого соединены соответственно с шиной 16 синхронизации и выходной шиной 17, первый - четвертый входы элемента ИЛИ 8 соединены соответственно с выходами элементов И 2, 4 и 19, первый - чет- вертый входы элемента ИЛИ 9 соединены соответственно с выходами элементов И 3, 1, 18 и 20.The input bus 11 is connected to the first inputs of the AND 1.18 and 19 elements and the OR 6 element, the second input of the last of which is connected to the second input of the AND 1 element, the first inputs of the AND elements 20 and 21 and the input bus 12, the input bus 13 is connected with the first inputs of the element AND 2, the element OR 7, and the second inputs of the elements AND 18 and 21, the input bus 14 is connected to the second inputs of the element OR 7, the elements AND 2, 19 and 20, the outputs of the elements OR 6 and 7 are connected respectively to the first inputs elements And 4 and 3, the second inputs of which are connected to the input bus 15, the outputs of the elements OR 9 8 are connected respectively to the first, second inputs of the equivalence element 10, the output of which is connected to the first input of the AND element 5, the second input and output of which are connected respectively to the synchronization bus 16 and the output bus 17, the first to fourth inputs of the OR element 8 are connected respectively to the outputs of the elements And 2, 4 and 19, the first - the fourth inputs of the element OR 9 are connected respectively to the outputs of the elements And 3, 1, 18 and 20.

Устройство контрол счетчика работает следующим образом.The device control counter works as follows.

При правильном функционировании контролируемого счетчика, т. е. нахождении его в исправном техническом состо нии, на шины 11 -15 устройства поступают сигналы равновесного кода. При отсутствии неисправностей (дефектов) в схеме устройства контрол счетчика сигнал на его шине 17 вс-егда имеет нулевое значение. В таблице показаны состо ни выходов элементов ИЛИ 8 и 9, элемента 10 равнозначности и элемента И 5 в зависимости от сигналов равновесного кода, поступающих на шины II -15 устройства. При этом считаетс , что на шину 16 подан сигнал синхронизации.When the monitored counter is functioning correctly, i.e. it is in good technical condition, the equilibrium code signals are sent to the buses 11–15 of the device. In the absence of faults (defects) in the circuit of the meter control device, the signal on its bus 17 always has zero value. The table shows the states of the outputs of the elements OR 8 and 9, the element 10 of equivalence, and the element AND 5, depending on the signals of the equilibrium code arriving at the buses II -15 of the device. In this case, it is considered that a sync signal is applied to the bus 16.

1 1001000 00101000 10100100 01 101000 00011000 10011000 01010100 001 101001 1001000 00101000 10100100 01 101000 00011000 10011000 01010100 001 10100

Как видно из таблицы, на всех дес ти кодовых комбинаци х, составл ющих равновесный код контролируемого счетчика, сигналы на входах элемента 10 равнозначности имеют противоположные значени . Следовательно, на его выходе присутствует сигнал нул , который также присутствует и на выходной шине 17 при подаче синхроимпульса на шину 16.As can be seen from the table, on all ten code combinations constituting the equilibrium code of the controlled counter, the signals at the inputs of the equivalence element 10 have opposite values. Therefore, at its output there is a zero signal, which is also present on the output bus 17 when a clock pulse is applied to the bus 16.

При поступлении на вход устройства кодовой комбинации, не вход щей в равновесный код (т. е. при неправильном функционировании контролируе.мого счетчика ), на выходе устройства формируетс сигнал единицы. Например, при наличии кодовой комбинации 00111 на шинах 11 -15 устройства на выходах элементов 8 и 9 присутствуют сигналь единицы, а значит на выходах элементов 10 и 5 - также единицы .When a code combination arrives at the input of a device that is not included in the equilibrium code (i.e., if the controllable counter does not function correctly), a unit signal is generated at the output of the device. For example, if code combination 00111 is present on the device buses 11 -15, there is a unit signal at the outputs of elements 8 and 9, which means that the outputs of elements 10 and 5 are also units.

Можно показать, что при наличии на входе предлагаемого устройства остальных 22 кодовых ко.мбинаций п тиэлементного кода , не вл ющихс словами равновесного кода, на выходе данного устройства формируетс единичный сигнал, т. е. фиксируетс неисправность счетчика.It can be shown that in the presence of the remaining 22 code combinations of a five-element code at the input of the proposed device, which are not words of the equilibrium code, a single signal is generated at the output of this device, i.e. a counter fault is detected.

При возникновении в структуре устройства одиночной неисправности на одном из слов равновесного кода на выходе устройства сформирован сигнал единицы. Например, неисправность вида константы единицы шины 13 устройства зафиксирована на первом наборе равновесного кода (см. табл.), так как на шине 17 устройства в этом случае сформирован сигнал единицы. Неисправность вида константы нул на той жеWhen a single fault occurs in the device structure, a unit signal is generated on one of the words of the equilibrium code at the device output. For example, a fault in the type of unit constant of a bus 13 device is fixed on the first set of the equilibrium code (see table), since in this case the unit signal is generated on the device bus 17. Malfunction of the form of the constant zero on the same

шине сопровождаетс сигналом единицы на шине 17 устройства на втором наборе, так как в этом случае сигналы на выходах элементов 8 и 9 равны нулю.the bus is accompanied by a signal unit on the bus 17 of the device on the second set, since in this case the signals at the outputs of elements 8 and 9 are zero.

Можно показать, что и остальные одиночные неисправности в схеме устройства контрол счетчика вызывают на одном из слов равновесного кода формирование на выходе устройства сигнала единицы, т. е. также фиксируютс .It can be shown that the remaining single faults in the circuit of the meter control device cause on one of the words of the equilibrium code the formation of a unit signal at the device output, i.e., also fixed.

Claims

Invention Formula

The meter control device containing its five input buses, five AND elements, four OR elements and an equivalence element, the first and second input buses are connected respectively to the first and second inputs of the first AND element and to the first and second inputs of the first OR element , third and fourth input busbars are connected respectively to the first and second inputs of the second element AND, and to the first and second inputs of the second OR element, the output of which is connected to the first input of the third element AND, the second input of which is connected to the fifth input bus, output g of the first element OR is connected to the first input of the fourth element AND, the outputs

The second and third elements And are connected respectively to the first inputs of the third and fourth elements OR, the output of the last of which is connected to the first input of the element of equivalence, the output of which is connected to the first input of the fifth element And, the second input and output of which are connected respectively to the sync bus and the output bus, characterized in that in order to increase the depth of control, the first inputs of the sixth and seventh elements And are connected to the first input bus, the first inputs of the eighth and ninth elements And are connected to the second input bus, the second inputs of the sixth and ninth elements And are connected to the third input bus, the second inputs of the seventh and eighth elements And are connected to the fourth input bus, the second input and output of the fourth element And are connected respectively to the fifth input bus and to the second input of the third Q the OR element, the third and fourth inputs and the output of which are connected respectively to the outputs of the seventh and ninth elements AND and the second input of the equivalence element, the second, third and fourth inputs of the fourth element OR are connected

respectively with the outputs of the first, sixth and eighth elements I.

five