SU1129544A1 - Signal spectral analysis device - Google Patents
Signal spectral analysis device Download PDFInfo
- Publication number
- SU1129544A1 SU1129544A1 SU823526225A SU3526225A SU1129544A1 SU 1129544 A1 SU1129544 A1 SU 1129544A1 SU 823526225 A SU823526225 A SU 823526225A SU 3526225 A SU3526225 A SU 3526225A SU 1129544 A1 SU1129544 A1 SU 1129544A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- digital
- inputs
- outputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ СПЕКТРАЛЬНОГО АНАЛИЗА СИГНАЛОВ, содержащее аналого-цифровой преобразователь, вход которого вл етс входом устройства , N цифровых сдвиговых регистров , информационные входы которых подключены к соответствующим выходам аналого-цифрового преобразовател , синхронизатор, первый выход которого соединен с управл ющим входом аналого-цифрового преобразовател ,, а второй выход - с тактирующими входами цифровых сдвиговых регистров , N в ходовой цифроаналоговый преобразователь, дисперсионный анализатор спектра, вход которого подключен к выходу цифроаналогового преобразовател , и индикатор,.синхро низирующий вход которого соединен с синхронизирующим входом дисперсионного анализатора спектра и третьи выходом синхронизатора, отличающеес тем, что, с целью повышени точности анализа при циклическом измерении спектров, в него введены дополнительно К цифровых сдвиговых регистров, N коммутаторов, количество входов каждого из которых равно K+l, блок масштабировани и решаЗДий блок, причем информационные входы i-ro коммутатора (где i-номер коммутатора и цифрового сдвигового регистра) соединены с выходами i-ro, (i+1)-го,..., (i+Ю-ГО цифровых сдвиговых регистров, а выходы с соответствующими входами цифроана- логового преобразовател , вход блока масштабировани подключен к выходу дисперсионного анализатора спектра, а выход - к входу индикато ра, соответствующие информационные входы решающего блока соединены с. информационными входами дополнительg но введенных цифровых регистров, установочный вход - с четвертым выходом синхронизатора, установочными вход;ами коммутаторов и блока масштабировани , а выход - с управ§ л ющими входами коммутаторов и управл ющим входом блока масштабировани . 2. Устройство по п. 1, отлиГО чающеес тем, что решакхций CD СП блок выполнен в виде К триггеров :К обострителей, К -1 элементов ШШ, К-входового элемента ИЖ и К-1 элементов задержки, причем единичные входы триггеров объединены и вл ютс установочным входом решающего ка, входы обострителей подключены к нулевьм выходам соответствующих триггеров, первый вход К-го элемента ИЛИ (где К- номер триггера, обострител , элемента задержки и эле мента ИЛИ) вл етс К-м информационным входом решающего блока, вход К-го элемента задержки соединен с выходом (К+1)-го обострител выход - с вторым входом К-го элемен1. DEVICE FOR SPECTRAL ANALYSIS OF SIGNALS containing an analog-to-digital converter whose input is a device input, N digital shift registers whose information inputs are connected to the corresponding outputs of an analog-digital converter, a synchronizer whose first output is connected to a control input of the analog-digital converter digital converter, and the second output - with clocking inputs of digital shift registers, N into a running digital-to-analog converter, dispersion analyzer of the spectrum, the input of which It is connected to the output of a digital-to-analog converter, and the indicator, whose sync input is connected to the synchronization input of the dispersion spectrum analyzer and the third output of the synchronizer, is different in that, in order to increase the accuracy of the analysis during the cyclic measurement of spectra, the K digital shift registers are introduced into it , N switches, the number of inputs of each of which is equal to K + l, the scaling unit and the soldering unit, the information inputs of the i-ro switch (where i-number of the switch and c shift register) are connected to the i-ro outputs, (i + 1) -th, ..., (i + 10 th) digital shift registers, and the outputs with the corresponding inputs of the digital-analog converter, the input of the scaling unit is connected to the output of the dispersion spectrum analyzer, and the output - to the indicator input; the corresponding information inputs of the decision unit are connected to. information inputs of additional digital registers, a setup input with the fourth synchronizer output, a setup input, switches and a scaling unit, and an output with control inputs of the switches and a control input of the scaling unit. 2. The device according to claim 1 is different in that the solids of the CD SP unit are designed as K triggers: K sharpeners, K -1 elements of W, K-input element IL and K-1 of delay elements, and the single inputs of the triggers are combined and are the installation input of the solver, the inputs of the peaking units are connected to the zero outputs of the corresponding triggers, the first input of the Kth OR element (where K is the number of the trigger, the peaking agent, the delay element and the OR element) is the Kth information input of the decision unit, the input K-th delay element connected to the output Om (K + 1) th spikelet output - with the second input of the K-th element
Description
та ИЛИ, выход которого подключен к нулевому входу К-го триггера, выход К-входового элемента ИЛИ вл етс выходом решающего блока, а его входы соединены с соответствующими выходами обострителей.that OR, the output of which is connected to the zero input of the K-th trigger, the output of the K-input element OR is the output of the decision block, and its inputs are connected to the corresponding outputs of the peaking units.
Изобретение относитс к радиотехническим измерени м, предназначено дл спектрального анализа сигналов и может быть использовано дл измерени спектров радиосигналов при обеспечении перестройки его разрешающей способности.The invention relates to radio measurements, is intended for spectral analysis of signals and can be used to measure the spectra of radio signals while ensuring the resolution of its resolution.
Наиболее близлсим по технической сущности к предпагаемому вл етс устройство дл спектрального анализа сигналов, представл ющее собой сочетание цифрового компрессора и дисперсионного анализатора спектра. Устройство содержит аналого-цифровой преобразователь, сигнальный вход которого вл етс входом устройства, N цифровых сдвиговых регистров, синхронизатор, первый выход которого соединен с управл юпщм входом аналого-цифрового преобразовател , а второй выход - с тактирующими входами цифровых сдвиговых регистров, N-входовый цифроаналоговый преобразователь (ЦАП)5 дисперсионный анализатор спектра, вход которого подключен к выходу ЦАП, соответствующие входы которого соединены с выходами цифровых сдвиговых регистров, и индикатор , вход которого подключен к выходу дисперсионного анализатора спектра, а синхронизирзпощий вход ; . соединен с синхронизирующим входом дисперсионного анализатора спектра и третьим выходом синхронизатора The closest in technical essence to the expected one is a device for spectral analysis of signals, which is a combination of a digital compressor and a dispersive spectrum analyzer. The device contains an analog-to-digital converter, the signal input of which is the input of the device, N digital shift registers, a synchronizer, the first output of which is connected to the control input of the analog-digital converter, and the second output - to the clock inputs of the digital shift registers, N-input digital-analogue Converter (DAC) 5 dispersive spectrum analyzer, the input of which is connected to the output of the DAC, the corresponding inputs of which are connected to the outputs of the digital shift registers, and the indicator, the input to orogo connected to the output of the dispersion of the spectrum analyzer, and sinhronizirzposchy input; . connected to the synchronization input of the dispersive spectrum analyzer and the third output of the synchronizer
Дл согласовани характеристик входных сигналов с параметрами дисперсионного анализатора спектра информаци из регистров должна извлекатьс с высокой скоростью. При этом к ЦАП предъ вл етс требование большого быстродействи . Однако чем вьппе быстродействие ЦАП, тем меньше возможное .количество их управл ющих входов. В св зи с этим оказываетс ограниченным динамический диапазон сигналов, которые могут быть преобрг зованы в ЦАП. Если динамический диапазон входного сигнала больше динамического диапазона устройства, то точность анализа существенно зависит от степени согласовани верхнего уровн входного сигнала с используемым ЦАП.To match the characteristics of the input signals with the parameters of the dispersive spectrum analyzer, information from the registers must be extracted at high speed. In this case, the DAC is required to be fast. However, the higher the speed of the DAC, the smaller the possible number of their control inputs. In this connection, the dynamic range of signals that can be converted into a DAC is limited. If the dynamic range of the input signal is greater than the dynamic range of the device, then the accuracy of the analysis significantly depends on the degree of matching the top level of the input signal with the used DAC.
Целью изобретени вл етс повышение точности анализа при цикличес ком измерении спектров путем согласовани информации об уровне входного сигнала с динамическим диапазоном ЦАП и восстановлени истинного уровн сигнала на выходе дисперсионного анализатора спектра.The aim of the invention is to improve the analysis accuracy during cyclic measurement of spectra by matching the information about the input signal level with the dynamic range of the DAC and restoring the true signal level at the output of the dispersive spectrum analyzer.
Поставленна цель достигаетс те что в устройство, содержащее аналого цифровой преобразователь, вход которого вл етс входом устройства, N цифровых сдвиговых регистров, информационные входы -которых подключены к соответствзпощим выходам анапогб цифрового преобразовател , синхронизатор , перйый выход которого соединен с управл ющим входом аналогоцифрового преобразовател , а второй выход - с тактирующими входами цифро вых сдвиговых регистров, N входовой ЦАП, дисперсионный анализатор спектра , вход которого подключен к выходу ЦАП, и индикатор, синхронизирующий вход которого соединен с синхронизирующим входом дисперсионного анализатора спектра и третьим вькодом синхронизатора , введены дополнительно К цифровых сдвиговых регистров, N ком .мутаторов, количество входов каждого из которых равно К+1, блок масштабировани и решающий блок, причем информационные входы i-ro коммутатора (где i - номер комментатора и хщфрово го сдвигового регистра) соединены с выходами i-ro, (i+1)-ro, ..., (i+K)-ro цифровых сдвиговых регистров , а въЕходы - с соответствующими входами цифроаналогового преобразовател , вход блока масштабировани подключен к выходу дисперсионного анализатора спектра, а выход - к входу индикатора, соответствующие информационные входы решающего блока соединены с информационными входами дополнительно введенных цифровых регистров, установочный вход с четвертым выходом синхронизатора, установочными входами коммутаторов и блока масштабировани , а выход с управл ющими входами коммутаторов и управл ющим входом блока масштабировани . Решающий блок выполнен в виде К триггеров, К обострителей, К-1 элементов ИЛй,К-входового элемента ИЛИ и- К-1 элементов задержки, причем единичные входы триггеров объединены и вл ютс установочным входом решающего блока, входы обострителей подключены к нулевым вь1ходам соответствующих триггеров, первый вход К-го элемента ИЛИ (где К - номер триггера, обострите.л , элемента задержки и элемента ИЛИ) вл етс К-м информационным входом решающего блока, вход К-го элемента задержки соединен с выходом (К+1)-го обострител , выход - с вторым входом К-го элемента ИЛИ, выход, которого подключен к нулевому входу К-го триггера, выход К-входового элемента ИЛИ вл етс выходом решающего блока, а его .входы соединены с соответствующими выходами обострителей. В предлагаемом устройстве количество цифровых сдвиговых регистров увеличено по сравнению с прототипом причем в зависимости от амплитуды входного сигнала, информаци о котором записываетс в эти регистры, с помощью введенньгх коммутаторов к ЦАП (количество входов N которого такое же, как у прототипа) подключаютс только N соответствующих регист ров . При этом не происходит ограничение входного сигнала, а мен етс его масштаб и динамический диапазон изменени сигнала на выходе ЦАП оста етс таким же, как в прототипе-. Информаци об изменении масштаба ампли туды сигнала фиксируетс в решающем блоке, который вьфабатьтает на своем выходе команду о соответствую щем восстановлении истинной амплиту ды сигнала, которое производитс с помощью блока масштабировани . На фиг. 1 и 2 представлены блоксхемы предлагаемого устройства. Устройство содержит аналого-цифровой преобразователь 1, выходы кот рого соединены с входами цифровых 1 4 сдвиговых регистров 2-1, 2-2, ..., 2-N, ..., 2-(К-1), 2-К, синхронизатор 3, ЦАП 4, подключенный к входу дисперсионного анализатора спектра 5, индикатор 6, коммутаторы 7-1-7-N, блок масштабировани 8, вход которого подключен к выходу решающего блока 9, триггеры 10-1-10-К соединены с входами обострителей 11-1-11 К, элементы ИЛИ 12-1-12-(К-1), одни входы которых соединены с выходами элементов задержки 13-1-13-(К-1), входы которых св заны с К-входами элемента ИЛИ 14. Устройство работает следующим образом. Входной сигнал поступает на аналого-цифровой преобразователь 1., на входах которого по вл етс цифрова информаци , соответствующа амплитуде выборок из этого сигнала. На фиг. 1 количество регистров, соответствующее числу двоичных разр дов числа, характеризующего амплитуду выборки, дл определенности положено равным шести (). Информаци о выборках записьтаетс в цифровые сдвиговые регистры 2-1,.,.,2-К с малой частотой F-, определ емой из теоремы Котельникова: , где uf - ширина спектра сигнала. После того, как будут заполнены все чейки регистровой пам ти,.на такто- вые входы регистров подаютс импульсы считывани , следующие с высокой частотой, соответствующей полосе обзора дисперсионного анализатора спектра 5, причем преобразование цифровой информации в аналоговую форму производитс с помощью ЦАП 4. На фиг. 1 представлен 4-входовый ЦАП (), при этом дл определенности полагаетс , что это максимально возможное число управл ющих входов дл ЦАП такого быстродействи . Аналогичное устройство может быть построено и дл других значений N и К. Перед началом работы устройства сигнал с 4-го выхода синхронизатора поступает на установочные входы ре- тающего блока 9, коммутаторов 7-1, ..., 7-N и блока масштаби- ровани 8, в результате чего обеспечиваетс исходное состо ние этих блоков-. Если амплитуда сигнала на входе устройства не слишком велика и поэтому информаци о нем записываетс только в первых четырех сдвиговых регистрах 2-1,...,2-N, на входы S1 дополнительно введенных регистров 2-(К-1), 2-К в течение всего ци ла записи поступают гогические нули tt результате исходное состо ние решающего блока 9 не мен етс , на его выходе отсутствует команда и коммутаторы 7-1,...,7-N, а также блок масштабировани 8 остаютс в исходном состо нии. При этом ко входам ЦАП оказываютс подключенным первые входы всех коммутаторов, а блок масштабировани обеспечивает минимальный коэффициент передачи, например . В режиме считывани информации из цифровых регистров ан логовый сигнал с выхода ЦАП поступа ет на вход дисперсионного анализато ра спектра 5, и сигнал, характери™ зующий спектр, через блок масштабир вани 8 поступает на индикатор 6. Если амплитуда входного сигнала достаточно велика и информаци о не записываетс в п ти регист--рах 2-1, ..,,2-(К-1), на вход регис ра 2-(к-1) в течение цикла записи поступают не только нули, но и един цы. Первый же импульс, соответствую щий логической единице, поступает через элемент ИЛИ 12-1 на нулевой вход триггера 10-1 и мен ет его исходное состо ние (фиг, 2). В результате этого обостритель 11-1 формирует короткий импульс, который через элемент ИЛИ 14 поступает на выход решающего блока 9i Этот импульс вл етс командой на переключ ние коммутаторов 7-1,...,7-N и блока масштабировани 8 таким образом, что ко входам ЦАП подключаютс вторые входы всех коммутаторов, а блок масштабировани обеспечивает коэффициент передачи в два раза больший исходного, т.е. , При этом информаци первого регистра 2в котором записываетс младший разр д цифрового кода, не используетс а код на выходе коммутаторов соответствует числу в два раза меньшему инстинного. Реальный уровень сигнал восстанавливаетс с помощью блока масштабировани 8. Восстановление масштаба амплитуды сигнала после ан 4 6 лизатора 5 позвол ет уменьшить требовани к динамическому диапазону дисперсионного анализатора спектра 5, так как при этом его динамический диапазон может не превьшать динамический диапазон ЦАП 4. В случае еще большей амплитуды входного сигнала информаци о нем записываетс во всех регистpax 2-1,,..,2-К, т.е, логические единицы поступают и в дополнительные регистры 2-(К-1) и 2-К. Поэтому измен етс состо ние обоих триггеров 10-1 и 10-f2, вход щих в состав решающего блока 9 (фиг. 2). На его выходе по вл ютс два коротких импульса , которые вл ютс командой на переключение коммутаторов 7-1, ..., 7-N и блока масштабировани 8 таким образом,, что ко входам ЦАП 4 подключаютс третьи входы всех коммутаторов, а блок масштабировани обеспечивает коэффихдаент передачи в четыре раза больше исходного , т.е. (элементы задержки (К-1) и элементы ИЛИ 12-1-12 (К-1) введены в решающий блок 9 дл того, чтобы он вырабатывал два выходних импульса и в том случае, когда на его первом входе отсутствуют логи-i ческие единицы. В этом случае триггер 10-1 также срабатьюает с некоторой задержкой после триггера 10-2. Дл работы ЦАП 4 используетс информаци последних четырех регистров 2-3,...,2-К, а код на выходе коммутаторов соответствует числу, в четыре раза меньшему истинного. Реальный уровень сигнала восстанавливаетс с помощью блока масштабировани 8, и на экраце индикатора 6 наблюдаетс истинный уровень спектра сигнала. Предлагаемое устройство дл . спектрального анализа выгодно отличаетс от прототипа большим динамическим диапазоном обрабатываемых сигналов, который определ етс большим количеством цифровых сдвиговых регистров, превьш1ающим предельное количество управл ющих входов быстродействун дего ЦАП.The goal is achieved by the fact that the device containing an analog digital converter, whose input is the device input, N digital shift registers, information inputs — which are connected to the corresponding outputs of the digital converter, the synchronizer, the first output of which is connected to the control input of the analog digital converter, and the second output is with clock inputs of digital shift registers, N input DAC, dispersive spectrum analyzer, the input of which is connected to the DAC output, and and An indicator, the synchronization input of which is connected to the synchronization input of the dispersion analyzer of the spectrum and the third synchronizer code, is additionally introduced to digital shift registers, N com-switches, the number of inputs of each of which is K + 1, the scaling unit and the decisive block, and the information inputs i- The switch ro ro (where i is the number of the commentator and the digital shift register) is connected to the i-ro, (i + 1) -ro, ..., (i + K) -ro outputs of the digital shift registers, and the inputs to the corresponding inputs digital to analog conversion The gate, the input of the scaling unit is connected to the output of the dispersive spectrum analyzer, and the output is connected to the indicator input, the corresponding information inputs of the decision block are connected to the information inputs of the additionally entered digital registers, the setup input with the fourth synchronizer output, the setup inputs of the switches and the scaling unit, and the output with the control inputs of the switches and the control input of the scaling unit. The decision block is designed as K flip-flops, K sharpeners, K-1 elements ILI, K-input element OR and K-1 delay elements, the single inputs of the triggers are combined and are the installation input of the decision block, the inputs of sharpeners are connected to zero inputs of the corresponding flip-flops, the first input of the K-th element OR (where K is the number of the trigger, sharpen l, the delay element and the OR element) is the K-th information input of the decision block, the input of the K-th delay element is connected to the output (K + 1) sharpener, exit - with the second entrance of the K-th the OR element, the output of which is connected to the zero input of the K-th trigger, the output of the K-input element OR is the output of the decision block, and its inputs are connected to the corresponding outputs of the peaking agents. In the proposed device, the number of digital shift registers is increased compared to the prototype, depending on the amplitude of the input signal, information about which is written to these registers, using the input switches to the DAC (the number of inputs N of which is the same as that of the prototype), only N corresponding registrar In this case, the input signal is not limited, but its scale changes and the dynamic range of the signal change at the output of the DAC remains the same as in the prototype. The information about the zooming of the amplitude of the signal is recorded in the decision block, which at its output outputs a command to appropriately restore the true amplitude of the signal, which is produced using the scaling block. FIG. 1 and 2 shows the block schemes of the proposed device. The device contains an analog-to-digital converter 1, the outputs of which are connected to the inputs of digital 1 4 shift registers 2-1, 2-2, ..., 2-N, ..., 2- (K-1), 2-K , synchronizer 3, D / A converter 4, connected to the input of the dispersive spectrum analyzer 5, indicator 6, switches 7-1-7-N, scaling unit 8, the input of which is connected to the output of the decision block 9, triggers 10-1-10-K are connected to 11-1-11 K sharpener inputs, OR elements 12-1-12- (К-1), one inputs of which are connected to the outputs of delay elements 13-1-13- (К-1), whose inputs are connected to К- the inputs of the element OR 14. Device p Botan follows. The input signal is fed to analog-to-digital converter 1. At the inputs of which appears digital information corresponding to the amplitude of samples from this signal. FIG. 1 the number of registers corresponding to the number of binary digits of the number characterizing the amplitude of the sample, for definiteness, is set equal to six (). The sampling information is recorded in digital shift registers 2-1,.,., 2-K with a small frequency F- determined from the Kotelnikov theorem:, where uf is the width of the signal spectrum. After all the register memory cells have been filled, the read inputs of the registers are sent to the clock inputs of the registers with a high frequency corresponding to the viewing band of the dispersive spectrum analyzer 5, the digital information being converted to analog form using a DAC 4. On FIG. Figure 1 shows a 4-input D / A converter (), while for definiteness it is assumed that this is the maximum possible number of control inputs for a D / A converter of such speed. A similar device can be built for other values of N and K. Before the device starts operation, the signal from the 4th synchronizer output goes to the installation inputs of the rotating unit 9, the switches 7-1, ..., 7-N and the scale- 8, as a result of which the initial state of these blocks is provided. If the amplitude of the signal at the input of the device is not too large and therefore information about it is recorded only in the first four shift registers 2-1, ..., 2-N, the inputs S1 of the additionally entered registers 2- (K-1), 2-K during the entire write cycle, the gogic zeros of tt are received as a result of the initial state of the decision block 9 does not change, there is no command and switches 7-1, ..., 7-N at its output, and also the scale unit 8 remains in the initial state . In this case, the first inputs of all the switches are connected to the DAC inputs, and the scaling unit provides the minimum transmission coefficient, for example. In the mode of reading information from digital registers, the analog signal from the output of the DAC is fed to the input of the dispersive analyzer of the spectrum 5, and the signal characterizing the spectrum through the scaler 8 is fed to the indicator 6. If the input signal amplitude is large enough and information is not recorded in five registers 2-1, .. ,, 2- (K-1), not only zeros but also ones are received at the input of the register 2- (k-1) during the recording cycle. The first impulse, corresponding to a logical unit, goes through the OR element 12-1 to the zero input of the trigger 10-1 and changes its initial state (Fig. 2). As a result, the sharpener 11-1 generates a short pulse, which, through the OR 14 element, arrives at the output of the decision block 9i. This pulse is the command to switch the switches 7-1, ..., 7-N and the scaler 8 so that The second inputs of all switches are connected to the DAC inputs, and the scaling unit provides a transmission factor twice as large as the original one, i.e. Thus, the information of the first register 2 in which the low-order digit of the digital code is recorded is not used, and the code at the output of the switches corresponds to a number two times less than the instinctive one. The real level of the signal is restored using the scaler 8. Restoring the scale of the signal amplitude after 4 6 6 of the lysator 5 reduces the dynamic range requirements of the dispersive spectrum analyzer 5, since its dynamic range may not exceed the dynamic range of the DAC 4. In the case of the greater amplitude of the input signal, information about it is recorded in all registers 2-1 ,, .., 2-K, i.e., logical units are received in additional registers 2- (K-1) and 2-K. Therefore, the state of both triggers 10-1 and 10-f2 included in decision block 9 is changed (Fig. 2). At its output, two short pulses appear, which are the command to switch the switches 7-1, ..., 7-N and the scaling unit 8 in such a way that the third inputs of all the switches are connected to the inputs of the DAC 4 and the scaling unit provides a transfer rate of four times the original, i.e. (delay elements (K-1) and OR elements 12-1-12 (K-1) are inserted into decision block 9 so that it generates two output pulses, even if there are no logics on its first input 1. In this case, the trigger 10-1 also triggers with some delay after the trigger 10-2. For the operation of the DAC 4, the last four registers 2-3, ..., 2-K are used, and the code at the output of the switches corresponds to the number four times less than true. The actual signal level is restored with the help of a scaling block 8, and on the display is The true level of the signal spectrum is observed in Figure 6. The proposed device for spectral analysis favorably differs from the prototype by a large dynamic range of the processed signals, which is determined by a large number of digital shift registers that exceed the limit number of control inputs of the DAC speed.
в-5at 5
Информационные решающего ВпоклInformation Decisive Vococ
А/г. 2 Выход решаюи го SaoKQ.A / g 2 Output solo go SaoKQ.
9иг.19g.1
ТT
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823526225A SU1129544A1 (en) | 1982-12-21 | 1982-12-21 | Signal spectral analysis device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823526225A SU1129544A1 (en) | 1982-12-21 | 1982-12-21 | Signal spectral analysis device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1129544A1 true SU1129544A1 (en) | 1984-12-15 |
Family
ID=21040627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823526225A SU1129544A1 (en) | 1982-12-21 | 1982-12-21 | Signal spectral analysis device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1129544A1 (en) |
-
1982
- 1982-12-21 SU SU823526225A patent/SU1129544A1/en active
Non-Patent Citations (1)
Title |
---|
1. Goutier Н. Tournois Р. Signal Processing Using Surfaceacoustic Л.ave and Digita Coinponents. - lEE Proc., Pt. F; v.l27,№2 № 1980, p. 92-98 (прототип). . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3688250A (en) | Amplifier system | |
SU1129544A1 (en) | Signal spectral analysis device | |
GB2032714A (en) | Pcm audio reproducing system | |
US3354297A (en) | Apparatus for measuring dynamic characteristics of systems by crosscorrelation | |
US6803868B2 (en) | Method and apparatus of producing a digital depiction of a signal | |
SU1166008A1 (en) | Device for spectral analysing of signals | |
JPS61103320A (en) | Test method of analog-digital converter | |
US4224605A (en) | Analog-digital coder comprising a charge transfer device | |
Szabados et al. | High-resolution precision digital tachometer | |
SU1320827A1 (en) | Device for adaptive compression of information | |
SU1646070A1 (en) | Digital multichannel receiver | |
US3675194A (en) | Seismic prospecting station | |
SU1033978A1 (en) | Spectrum analyzer | |
JPS5663218A (en) | Transient response analysis method for natural vibration mode | |
SU1103219A1 (en) | Data display device | |
SU752309A1 (en) | Random process generator | |
SU1656467A1 (en) | Multichannel analog signal recording system | |
SU892337A1 (en) | Analog-digital dispersion spectrum analyzer | |
SU1659896A1 (en) | Spectrum analyzer | |
KR100188003B1 (en) | Integrated circuit test method & apparatus | |
SU1617448A1 (en) | Digital probabilistic filter | |
Shaw | High capacity pulse code telemeter and data reduction system | |
SU635436A1 (en) | Spectrum analyzer | |
GB2122041A (en) | Data acquisition system | |
SU1698895A1 (en) | Data recorder |