SU1119175A1

SU1119175A1 - Frequency divider

Info

Publication number: SU1119175A1
Application number: SU833591458A
Authority: SU
Inventors: Самуил Абрамович Белкин
Original assignee: Предприятие П/Я Р-6609
Priority date: 1983-03-11
Filing date: 1983-03-11
Publication date: 1984-10-15

Abstract

ДЕЖТЕЛЬ ЧАСТОТЫ, содержащий первый и второй счетчики импульсов , информационные входрл которых роединен с выхода5в1 соответственно первого и второго блоков предустановки , выход первого счетчика импульсов соединен со входом установKii второго счетчика импульсов и первым входом триггера, второй вход которого соединен с выходом второго счетчика импульсов, а счетный вход первого счетчика импульсов соединен со входной шиной, о тли чающийс .TeMi что, с целью получени линейной сетки выходных частот при одновременном расширении их диапазона, в него введен элемент И, первый вход которого соединен со входной шиной и счетным входом второго счетчика импульсов, вторсЛ вход - с выходом триггера, выход с выходной шиной, а вход установки первого счетчика импульсов соединен со входом установки второго счетчика импульсов, при этом первый и второй счетчики импульсов выполнены ;вычитающими.A DEFAULT FREQUENCY containing the first and second pulse counters, whose information inputs are connected from output 5 to 1 of the first and second preset blocks, respectively, the output of the first pulse counter is connected to the input of the second pulse counter and the first trigger input, the second input of which is connected to the output of the second pulse counter, and the counting input of the first pulse counter is connected to the input bus, indicating that .TeMi that, in order to obtain a linear grid of output frequencies while simultaneously expanding their range on, the element I is entered into it, the first input of which is connected to the input bus and the counting input of the second pulse counter, the second input is connected to the trigger output, the output to the output bus, and the installation input of the first pulse counter is connected to the installation input of the second pulse counter, the first and second pulse counters are executed; subtractors.

Description

к|to |

СП « Изобретение относитс к импульсной технике и может быть использова дл генерировани сетки частот в синтезаторах частоты. Известно устройство дл получеки сетки частот, содержащее генератор импульсов, соединенный со сче ным входом двоичного счетчика импульсов , выходы разр дов которого Соединены с сигнальными входами фор мирователей коротких импульсов, разрешающие входы которых соединены с соответствуюо(ими выходами блока хранени кода вводимого числа, а вы ходы формирователей соединены со вх дами элемента ИЛИ, выход которого в етс выходом устройства Cl 3Недостаток этого устройства сост ит в том, что оно позвол ет получат на илходе только значение частоты выходных импульсов, кратные степени двух. Наиболее близким к предпагае1« му по технической сущности вл етс устр Лство, содержащее первый и вТо рой счетчики импульсов, информацион ные входа которых соединены с выходами соответственно первого и второго блоков предустановки, выход первого счетчика импульсов соединен со входом установки второго счетчика импуль;Сов и первым входом триггера , второй вход которого соединен с выходом второго счетчика импульсов и входом установки первого счет чика импульсов, счетный вход которого соединен со входной шиной и через инвертор - со счетным входом второго счетчика импульсов L23.. Недостатком этого устройства вл етс нелинейность сетки шлходных частот в зависимости от кодов блоков предустановки, а также невозможность получени частот, близких по величине к-входной, т.е. ограниченный диапазон выходшх частот . Цель изобретени - получение лииейной сетки выходных частот при одновременном расширении их диапазоиа . Поставленна цель достигаетс тем, что в Д1влитель частоты, содержащий первый и второй счетчики |Ашульсов, информадионные входы которых соединены с выходами соответствёино первого и второго блоков предустановки, выход первого счетчи ка импульсов соединен со входом уст 51 новки второго счетчика импульсов и первым входом триггера, второй вход которого соединен с выходом второго счетчика импульсов, а счет .ный вход первого счетчика импульсов соединен со входной шиной, введен элемейт И, перв вход которого соединен со входной шиной и счетным входом второго счетчика импульсов, второй вход - с выходом триггера, выход - с выходной шиной, а вход установки первого счетчика импульсов соединен со входом установки второго счетчика импульсов, при этом пер 1Й и второй счетчики импульсов выполнены вычитающими. На чертеже приведена структурна электрическа схема предлагаемого устройства. Делитель частоты, содержшций первый и второй счетчики и 2 импульсов , информационные входы которых соединены с выходами соответственно первого и второго блоков 3 и 4 предустановки, выход первого счетчика 1 импульсов соединен со входом установки второго счетчика 2 импульсов и первым входом триггера 5, второй вход которого соединен с выходом второго счетчика 2 импульсов, а счетный вход первого счетчика 1 импкльсов соединен со входной шиной 6, элемент И 7, первыйвход которого соединен со входной шиной 6 и счетшлм входом второго счетчика 2 импульсов, второй вход - с выходом триггера 5,. выход - с выходной шиной 8, а вход установки первого счетчика 1 импульсов соединен со входом установки второго счетчика 2 импульсов. Устройство работает следукщим образом. Работа устройства рассматриваетс на примере п и m равных соответственно 0 и Л. Здесь пит- целые числа, задаваемые из блоков 3 и 4 соответственно. Импульсы входной частоты fg поступают на шину 6, на счетные входы вычитающих счетчиков I и 2 и на первый вход элемента И 7. В блоках 3 и 4 предустановки счетчиков 1 и 2 записываютс соответственно Числа п и т. Тогда через врем , необходимое дл подсчета л импульсов. входной частоты, счетчик 1 устанав- ливаетс в О и на его выходе по н л етс перепад напр жени , уста3 навливаю1191й триггер 5 в положение 1 и разрешак ций запись в счетчики I и 2 чисел пит, иаход щихг с соответственно в блоках 3 и 4. Прк этоы на элемент И 7 поступает сигнал 1 с выхода триггера 5 и на выходАую шину 8 устройства проход т импульсы входной частоты. Через врем , необходимое дл подсчета m импульсов входной частоты, счетодк 2 достигает состо ни О и на его клходе по вл етс перепад напр жени , устанавливающий триггер 5 в положение 6. При этом с триггера 5 на элемент И 7 поступает сигнал О, блокирующий его, и на шину не поступают импульсы входнсй частоты . Элемент 7 заблокирован до тех пор, пока не достигает состо ни О счетчик 1. После этого весь процесс повтор етс . Таким образом, счетчик 1 формиру период Т повторени пачек импульсов на ш 1ходе устройства, а счетчик 2 определ ет количество ,импульсов , проход щих на -выход за период Т, т.е.: Т tgj п,где: пе риод повторени Импульсов на входе устройства, а количество импульсов за период Т равно т. Выходна часто 54 та при этом равна ш k, где tpx - коэффициент приведени периода Т к одной секунде, . Тогда fg,-m. k f . --ex n J. M . Из этого выражени , учитыва , что Па. и m могут (йлть любыми 1 Ь1Хч числами, видно, что гjb,x может принимать любое значение (не превышаю вх )-, щее, ,. вх Следует отметить, что блоки 3 и А. предустановки состо ни счетчиков I и 2 представл ют собой наборы переключателей, задающих вводамое число m или п в том коде, в котором работают счетчики 1 и 2. Количество переключателей в блоке пред установки состо ни счетчика импульсов равно числу его разр дов. Использовани предлагаемого делител частоты позвол ет получить линейную сетку выходных частот с диапазоном выходных частот вплоть до значени входной частоты. В качестве блоков предустановки могут использоватьс любые кодовые шины, например кодовые шины вычислительного устройства.SP The invention relates to a pulse technique and can be used to generate a frequency grid in frequency synthesizers. A device for receiving a grid of frequencies is known, which contains a pulse generator connected to the net input of a binary pulse counter, the bit outputs of which are connected to the signal inputs of short pulse formers, the enabling inputs of which are connected to the corresponding number of the input number and you the drivers of the formers are connected to the inputs of the OR element, the output of which is the output of the Cl 3 device. The disadvantage of this device is that it allows only the hour value to be obtained on the ilhod. output pulse multiples of powers of two. The device is closest to the technical essence of the device, which contains the first and second pulse counters, whose information inputs are connected to the outputs of the first and second preset blocks, respectively, the output of the first pulse counter is connected to the input of the second pulse counter; Sov and the first trigger input, the second input of which is connected to the output of the second pulse counter and the installation input of the first pulse counter, the counting input of which is soy Inonii with an input bus and an inverter - with counting input of the second pulse counter L23 .. The disadvantage of this device is the nonlinearity shlhodnyh frequency grid according to a preset code blocks, as well as the inability to obtain a frequency close to the largest-input, i.e., limited range of output frequencies. The purpose of the invention is to obtain a linear grid of output frequencies while simultaneously expanding their range. The goal is achieved by the fact that in D1vlitel, containing the first and second counters | Ashuls, the information inputs of which are connected to the outputs of the corresponding first and second preset blocks, the output of the first pulse counter is connected to the input of the 51 second pulse counter, and the first trigger input, the second input of which is connected to the output of the second pulse counter, and the counting input of the first pulse counter is connected to the input bus, the element I is inputted, the first input of which is connected to the input bus and counting the input of the second pulse counter, the second input — with the trigger output, the output — with the output bus, and the installation input of the first pulse counter is connected to the installation input of the second pulse counter, while the 1st and second pulse counters are subtractive. The drawing shows a structural electrical circuit of the proposed device. The frequency divider, the contents of the first and second counters and 2 pulses, the information inputs of which are connected to the outputs of the first and second blocks 3 and 4 of the preset, respectively, the output of the first pulse counter 1 of the pulses is connected to the installation input of the second pulse counter 2 and the first input of the trigger 5, the second input of which connected to the output of the second counter 2 pulses, and the counting input of the first counter 1 impklsov connected to the input bus 6, the element And 7, the first input of which is connected to the input bus 6 and the second input of the second counter 2 imp second input - with the release of trigger 5 ,. the output is with the output bus 8, and the installation input of the first pulse counter 1 is connected to the installation input of the second counter 2 pulses. The device works as follows. The operation of the device is considered on the example of n and m equal to 0 and L, respectively. Here pit are the integers given from blocks 3 and 4, respectively. The impulses of the input frequency fg go to bus 6, to the counting inputs of counters I and 2 and to the first input of element 7. In blocks 3 and 4 of the preset counters 1 and 2, the numbers n and t are recorded, respectively. pulses. the input frequency, the counter 1 is set to O and at its output a voltage drop is applied, set the trigger 1191th trigger 5 to position 1 and allow write to the counters I and 2 of the pit numbers and the corresponding values in blocks 3 and 4 The prc is on the element And 7 receives the signal 1 from the output of the trigger 5 and the output frequency pulses pass to the output bus 8 of the device. After the time required for counting m input frequency pulses, counter-2 reaches the state O and a voltage drop appears on its input, setting trigger 5 to position 6. At the same time, trigger 5 sends the signal O to block 7 , and the bus does not receive input frequency pulses. Element 7 is blocked until it reaches state O of counter 1. After that, the whole process is repeated. Thus, counter 1 generates a period T of repetition of bursts of pulses at the device’s input, and counter 2 determines the number of pulses that go to the output during the period T, i.e., T tgj n, where: the repetition period of the impulses the input of the device, and the number of pulses for the period T is equal to m. Output is often 54 m and is equal to w k, where tpx is the coefficient for bringing the period T to one second,. Then fg, -m. k f. --ex n J. M. From this expression, taking into account that Pa. and m can (or by any 1 L1XH numbers, it is clear that rjb, x can take any value (do not exceed inr) -, st,,, in. It should be noted that blocks 3 and A. the presets of the state of counters I and 2 represent are sets of switches that specify the input number m or n in the code in which counters 1 and 2 operate. The number of switches in the block before setting the pulse counter state is equal to the number of its bits. Using the proposed frequency divider allows to obtain a linear grid of output frequencies with output frequency range up to Start Input Frequency. As a preset block, any code bus can be used, such as the code bus of a computing device.

шsh

1one

::

IHIh

%%

Claims

A frequency divider containing the first and second pulse counters, the information inputs of which are connected to the output * ® of the first and second preset blocks, the output of the first pulse counter is connected to the installation input of the second pulse counter and the first trigger input, the second input of which is connected to the output of the second pulse counter and the counting input of the first pulse counter is connected to the input bus, which differs. in that, in order to obtain a linear grid of output frequencies while expanding their range, element And, the first input of which is connected to the input bus and the counting input of the second pulse counter, the second input to the trigger output, the output to the output bus, and the installation input of the first pulse counter is connected to the installation input of the second pulse counter, the first and second pulse counters are made; subtracting.

U mvl l 19175 / i 11191