SU1103242A2 - Statistical analyser - Google Patents
Statistical analyser Download PDFInfo
- Publication number
- SU1103242A2 SU1103242A2 SU833555061A SU3555061A SU1103242A2 SU 1103242 A2 SU1103242 A2 SU 1103242A2 SU 833555061 A SU833555061 A SU 833555061A SU 3555061 A SU3555061 A SU 3555061A SU 1103242 A2 SU1103242 A2 SU 1103242A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- additional
- code
- divider
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР по авт. св. 478317, о т л и ч а rout и и с тем, что, с целью расширени функциональ 1ых возможностей путем определени качественной оценки вли ни внешних факторов на исследуемый случайный процесс, он содержит блок пам ти, дополнительную схему сравнени , делитель кодов, дополнительный делитель частоты, умножитель, дополнительные счетчик, группу элементов. И, второй дополнительный накапливающий сумматор и блок вычитани , выход которого через дополнительный делитель частоты подключен к первсму информационному входу делител кодов, выход которого соединен с первым входом дополнитель ной схемы сравнени , второй вход которой подключен к выходу блока пам ти , а выход вл етс выходом анализатора , управл ющий вход делител кодов, объединен с управл ющим входом умножител и подключен к выходу схемы сравнени , а второй информационный вход делител кодов и информационный вход умножител объединены и подключены к выходу первого дополнительного накапливающего сумматора, выход умножител соединен с первым входом блока вычитани , второй вход которого подключен к выходу второго дополнительного накапливёиощего сумматора, первый вход которого подключен к выкоду второго элемента И, второй вход (Л соединен с выходом дополнительной группы элементов И, а третий вход объединен с первым входом дополнительной группы элементов И, с входом дополнительного счетчика и подключ.ен к выходу второго клапана, выход дополнительного счетчика соединен с вторым входом дополнительной группы элементов И. со IND 4 toSTATISTICAL ANALYZER on author. St. 478317, about tl and h and rout and so that, in order to expand the functionality of the first possibilities by determining the qualitative assessment of the influence of external factors on the random process under investigation, it contains a memory block, an additional comparison circuit, a code divider, an additional divider frequency, multiplier, additional counter, group of elements. And, the second additional accumulating adder and subtractor, the output of which through an additional frequency divider is connected to the first information input of the code divider, the output of which is connected to the first input of the additional comparison circuit, the second input of which is connected to the output of the memory block, and the output is output analyzer, the control input of the code divider is combined with the control input of the multiplier and connected to the output of the comparison circuit, and the second information input of the code divider and information input of the multiplier combined and connected to the output of the first additional accumulating adder, the output of the multiplier is connected to the first input of the subtraction unit, the second input of which is connected to the output of the second additional accumulating accumulator, the first input of which is connected to the pin of the second element I, the second input (L is connected to the output of an additional group of elements And, and the third input is combined with the first input of an additional group of elements I, with the input of an additional counter and connected to the outlet of the second valve, the output of an additional the chetchik is connected to the second input of an additional group of elements I. with IND 4 to
Description
Изобретение относитс к области специализированных средств вычислительной техники, предназначенных дл автоматического анализа случайных процессов, и может быть использовано например, дл решени экономических задач, управлени технологическими процессами.The invention relates to the field of specialized computer equipment intended for the automatic analysis of random processes, and can be used, for example, to solve economic problems and to control technological processes.
По основному авт. св. № 478317 известен статистический анализатор, содержащий делитель частоты, счетчики , информационные выходы которых подключены соответственно к первой ивторой группе вентилей, перва группа вентилей соединена с входами накаливающего сумматора, первый и второй клапаны, информационные входы которы подключены соответственно к источнику обрабатываемого сигнала и к источнику тактовых импульсов, управл ю щие входы клапанов подключены к выходу первого триггера, вход которого соединен через счетчик выборки с выходом первого клапана, выход второго клапана подключен к первому делителю частоты, третий клапан, подключенный входом к первому триггеру, а выходо,мк второму триггеру, схему ИЛИ, подключенную одним входом к выходу второго клапана, первую и вторую схемы И, первые входы которых соединеныAccording to the main author. St. No. 478317 is known a statistical analyzer that contains a frequency divider, counters whose information outputs are connected respectively to the first and second valve group, the first valve group is connected to the inputs of a glowing adder, the first and second valves, whose information inputs are connected respectively to the source of the signal being processed and to the clock source pulses, the control inputs of the valves are connected to the output of the first trigger, the input of which is connected through the sampling counter to the output of the first valve, the output torogo valve is connected to first frequency divider, a third valve connected to the first input flip-flop, and an output, the second trigger microns, an OR gate, one input connected to the output of the second valve, the first and second AND gate, first inputs of which are connected
с генератором импульсов, а вторые соответственно подключены к второму и третьему триггерам, схему сравнени и дополнительный накапливающий сумматор , соединенный с первой группой входов схемы сравнени , входы дополнительного накапливающего сумматора подключень к выходам второй группы вентилей, втора группа входов схемы сравнени соединена с выходами накапливающего сумматора, подключенного к третьему триггеру, второй вход которого соединен с выходом первого клапана, а выход подключен к первому счетчику и к третьему клапану, выход второй схемы И через второй делитель частоты соединен с одним из входов дополнительного накапливающего сумматора , выход схемы сравнени .подключен к одному из входов первой схемы И, выход которой соединен со схемой ИЛИ, выход которой подключен к информационному входу первого счетчика, второму входу первой группы вентилей и второму входу накапливающего сумматора , выход второго делител частоты соединен с входом второго счетчика и вторым входом второй группы вентилей til.with the pulse generator, and the second, respectively, connected to the second and third triggers, the comparison circuit and the additional accumulating adder connected to the first group of inputs of the comparison circuit, the inputs of the additional accumulating adder connected to the outputs of the second group of gates, the second group of inputs of the comparison circuit is connected to the outputs of the accumulating adder connected to the third trigger, the second input of which is connected to the output of the first valve, and the output is connected to the first counter and to the third valve; And the second circuit of the frequency divider is connected to one of the inputs of the additional accumulating adder, the output of the comparison circuit is connected to one of the inputs of the first AND circuit, the output of which is connected to the OR circuit, the output of which is connected to the information input of the first counter, the second input of the first group of gates and the second input of the accumulating adder, the output of the second frequency divider is connected to the input of the second counter and the second input of the second group of valves til.
Однако с помощью такого анализатора невозможно определить степень вли ни внешних факторов на исследуемый случайный процесс.However, using such an analyzer, it is impossible to determine the degree of influence of external factors on the random process under study.
Цель изобретени - расширение функциональных возможностей путем обеспечени качественной оценки вли ни внешних факторов на исследуемый случайный процесс.The purpose of the invention is to expand the functionality by providing a qualitative assessment of the influence of external factors on the random process under investigation.
Поставленна цель достигаетс тем что статистический анализатор дополнительно содержит блок пам ти, дополнительную схему сравнени , делитель кодов, дополнительный делитель частоты , умножитель, дополнительные счечик , группу элементов и, второй допонительный накапливающий сумматор и блок вычитани , выход которого через дополнИтельный делитель частоты подключен к первому информационному входу делител кодов, выход которого содинен с первым входом дополнительной схемы сравнени , второй вход которой подключен к выходу блока пам ти , а выход вл етс выходом анализатора , управл ющий вход делител кодов объединен с управл ющим входом умножител и подключен к выходу схем сравнени , а второй информационный вход делител кодов и информационный вход умножител объединены и подключены к выходу первого дополнительного накапливающего сумматора, выход умножител соединен с первым входом блока вычитани , второй вход которого подключен к выходу второго дополнительного накапливающего сумматора, первый вход которого подключен к выходу второго элемента И, второй вход соединен с выходом дополнительной группы элементов И, а третий вход объединен с первым входом дополнителной группы элементов и, с входом дополнительного счетчика и подключен к выходу второго клапана, выход дополнительного счетчика соединен с вторым входом дополнительной группы элементов И.The goal is achieved by the fact that the statistical analyzer additionally contains a memory block, an additional comparison circuit, a code divider, an additional frequency divider, a multiplier, an additional counter, a group of elements, and a second additional accumulating adder and subtraction unit, the output of which is connected to the first through an additional frequency divider. the information input of the code divider, the output of which is connected to the first input of the additional comparison circuit, the second input of which is connected to the output of the memory block and the output is the analyzer's output, the control input of the code divider is combined with the control input of the multiplier and connected to the output of the comparison circuits, and the second information input of the code divider and information input of the multiplier is connected and connected to the output of the first additional accumulating adder, the output of the multiplier is connected to the first input of the subtractor, the second input of which is connected to the output of the second additional accumulating adder, the first input of which is connected to the output of the second element I, the second input with one with the output of the secondary group elements, and a third input is combined with the first input of any added element group and, with additional input of the counter and connected to an output of the second valve, the additional counter output is connected to the second input of the additional element group I.
На чертеже представлена структурна схема предлагаемого статистического анализатора.The drawing shows a structural diagram of the proposed statistical analyzer.
Статистический анализатор содержит схему ИЛИ 1, выходом подключенную к входу счетчика 2, к импульсному входу первой группы вентилей 3 и суммирующему первому входу накапливающего сумматора 4. Информационные выходы счетчика 2 через группы вентилей 3 соединены с входами накапливающего сумматора 4 таким образом, что выход первого разр да счетчика 2 подключен к входу второго разр да накапливающего сумматора 4, выход второго разр да счетчика - к входу третьего разр да и т.д. Благодар этом:/ при поступлении на импульсные входы импульса в сумматор 4 заносит.с удвоенное содержимое счетчцка 2. Выход накапливающего сумматора 4 соединен с первым входом триггера 5, выход которого подключен к первому входу схемы И 6, второй вход которого соединен с внешним источником посто нной частоты, и к входу первого счетчика 2. Выход схемы И б соединен одновременно с вторым суммирующим входом накапливающего сумматора 4 и с входом делител частоты 7, выходом подключенного к первому вычитающему входу накапливающего сумматора 8, Потенциальные входы группы вентилей 9соединены с инверсными входами триггеров счетчика 10, причем выход первого разр да счетчика 10 соединен с входом второго разр да первого дополнительного накапливающего сумматора 8, выход второго разр да счетчи ка 10 -, с входом третьего и т.д. Счетчики 2 и 10 предназначены дл подсчета числа входных импульсов. Информационные входы блоков 8, 9, и 10подключены к выходу делител частоты . 11, входом соединенного с входом схемы ИЛИ 1. Устройство содержит счетчик 12. Делители частоты предназ начены дл уменьшени частоты следовани импульсов N раз. Выход клапана 13соединен также с входом триггера 14и входом клапана 15, выходом-соединенного с входом триггера 5 и чере счетчик 16 выборки с вторым входом триггера 14. Вход клапана 13 служит входом устройства. Счетчик 16 выборки предназначен дл подсчета числа и пульсов. Число разр дов этого счетчи ка соответствует длине исследуемой в борки. Выход триггера 14 подключен к первому входу клапана 17, второй вход которого соединен с выходом три гера 5, .а выход подключен через три гер 18 к входу схемы И 19. Второй вход схемы И 19 соединен с выходом схемы 20 сравнени кодов, управл ющим входом умножител 21 и управл ющим входом делител 22 кодов. Входы схемы 20 сравнени кодов подключены соответственно к выходам накапливающих сумматоров 4 и 8. Выход накапливающего сумматора 8 соединен также с информационным входом умножител 21 и вторым информационным входом делител 22. Умножитель 21 предназначен дл умножени цифрового кода на заданное число. Схема сравнени 20 предназначена дл выработки сигнала при превышений цифровым кодом с первого входа цифрового кода со второго входа. Выход умножител 21 подключен к первому входу блока 23 вычитани . Выход третьего счетчика 12 через последовательно соединенные группу элементов и 24 и накапливающий сумматор 25 подключен к второму входу блока 23 вычитани , причем выход первого разр да счетчика 12 подключе к входу второго разр да накапливающего сумматора 25, выход второго раз р да - к входу третьего разр да и .т.д. Вторые входы группы элементов И 24 и накапливающего сумматора 25 подключены к выходу схемы И 6. Выход блока 23 вычитани подключен к первому информационному входу делител 22 кодов через дополнительный делитель 26 частоты. Делитель 26 предназначен дл делени цифрового кола на посто нное число. Делитель 22 кодов предназначен дл делени одного на другой кодов числа со своих входов . Выход делител 22 соединен с первым входом дополнительной схемы 27 сравнени , второй вход которой подключен к выходу блока 28 пам ти, предназначенного дл посто нного хранени цифровых кодов чисел, разных критерию Фишера. Схема 27 предназначена дл сравнени кодов чисел со своих входов и выработки сигнала при превышении цифровым кодом на первом входе кода со второго входа. Выход схемы 27 служит вторым выходом устройства. Устройство работает следующим образом . В исходном состо нии счетчик 16 выборки, накапливающие сумматоры 4 и 8, триггеры 5, 14 и 18 сброшены в состо ние нул . При этом клапаны 13и 15 открыты по первому входу, а клапан 17 закрыт по второму входу сигналом с выхода триггера 5. Схема И 19 закрыта по третьему входу сигналом с выхода триггера 18, а схема И 6 закрыта по первому входу сигналом с выхода триггера 5. Входна импульсна последовательность, соответствующа выборкам Xj исследуемого случайного процесса ,через открытый клапан 13 поступает на вход квадратора , образованного счетчиком 12, группой вентилей 24, накапливающим сумматором 25, и на входы счетчика 10, группы вентилей 9, накапливающего сумматора 8, и через схему ИЛИ 1 на соответствующие входы счетчика 2, группы вентилей 3 и накапливающего су1иматора 4. Счетчик 2, группа вентилей 3 и накапливающий сумматор 4 образует квадратор, код в сумматоре которого равен квадрату числа импульсов , поступаиощих на вход счетчика 3. Так как импульс с выхода делител 11 частоты сначала записываетс в счетчик 10 и сумматор 8, а.затем поступает на вентили 9, квадратор, состо щий из счетчика 10, группы вентилей 9 и накапливающего сумматора 8, подсчитывает на своем выходе, т.е. выходе накапливающего суммато- . ра 8, код числа, равный дополнительному коду квадрата числа импульсов. Таким образом, с приходом первой выборки числа Х в накапливающем сумматоре 4 зафиксируетс код числа XT, а в накапливающем сумматог е 8 код числа -, гдеп - разр д- N ность сумматоров 4 и 8. Импульс OKQH чани прохождени выборок Такт перебрасывает в единичное состо ние триггер 5, который по первому входу открывает схему И 6, При этом импульсы с выхода схемы И б поступают на вход накапливающего сумматора 4 на делитель 7 частоты, импульсы с выхода которого поступают на вход накапливающего сумматора ,8. При пос туплении на вход сумматора 4 импульсов он переполн етс , и перепад на его выходе возвращает тригге 5 в исходное состо ние, закрыва те самым схему И 6 по перв ому входу, К этому моменту в сумматоре 8 зафик сирован код числ.а /X V2 „ Х Xf /X 2 , V2 4-ir) При поступлении последуюпдах значени выборок числа К-работа устройства происходит ансьпогично. После поступ лени N выборок значений X в суммат ре 8 фиксируетс код числа, равный дисперсии N-Л импульс приводит к перепол нению счетчика 16 выборки. При этом перепад на его выходе опрокидывает триггер 14 в единичное состо ние, что приводит к закрытию клапанов 13 и 15 по первым входам и к открытию клапана 17 по второму входу. При накоплении числа 2 - Х с сумматора триггер 5 возвращаетс в нулевое сос то ние. Перепад на его выходе проис ходит через клапан 17, триггер 18 опрокидыщ аетс в единичное состо ни открыва тем самым схему И 19. по тре тьему входу. Схема 20 сравнени код выдает разрешающий сигнал, когда код числа в сумматоре 4 гле ыае или равен коду числа в сумматоре 8. Это значит, что при окончании выборки схема И 19 по второму входу открыта если значение дисперсии в сумматоре 8 не равно нулю. В момент, когда код числа в сумматоре 4 равен или больше кода числа в накапливающем сумматоре 8, сигнал с выхода схемы 20 сравнени кодов закрывает схему И 19 по второму входу. При этом в накапливающем сумматоре 8 фиксируетс код среднеквадратического отклонени . с округлением в большую сторону. Одновременно сигнал с выхода схемы 20 сравнени кодов включает умножитель 21 и делитель 22 кодов. По этому сигналу код среднеквадратического отклонени с выхода накапливающего сумматора 8 умножаетс на число разр дов этого сумматора п и поступает на второй вход блока 23 вычитани . На первый вход этого блока поступает сигнал с третьего квадратора , содержащего счетчик 12, группу элементов И 24 и накапливающий сумматор 25. Сигнал на вход счетчика 12 третьего квадратора поступает с выхода входного клапана 13. Код в сумматоре 25 равен квадрату числа импульсов , поступивших на вход счетчика 12, т.е. квадрату общего числа импульсов . Поэтому на выходе блока 23 вычитани действует код, равный остаточной сумме квадратов исследуемого процесса. Этот код с помощью делител 26 делитс на п-1 и поступает на первый вход делител 22, на второй вход которого поступает значение дисперсии с выхода накапливающего сумматора 8. Делитель 22 кодов срабатывает по сигналу с выхода схемы 20 сравнени кодов. Цифровой код с выхода делител 22, равный отношению дисперсии случайного процесса к дисперсии ошибки, поступает на первый вход схемы 27 сравнени , на второй вход которой поступает цифровой код из блока 28 пам ти, равный числовому значению критери Фишера, вычисленному заранее в соответствии с положением дисперсионного анализа. Схема 27 сравнени определ ет, какой из ее входных кодов больше. Если код на первом входе больше кода критери Фишера, то на выходе схемы по вл етс сигнал, свдительствующий о том, что исследуе Ф1Й процесс за врем измерени претерпевает существенные изменени . Если сигнал на первом входе схемы 27 меньше критери Фишера, то сигнал на выходе равен нулю. Предлагаемое устройство, как и про тотип, позвол ет вычислить среднее значение случайного процесса в счетчике 10, дисперсию в накапливающем сумматоре 8 и среднеквадратическое отклонение в счетчике 2 Оно позвол ет проанализировать вли ние внешних фактсчров на указанные измер емые характеристики случайного процесса. Кроме того, предлагаемый анализатор позвол ет качественно оценить степей вли ни каждого внешнего фактора на случайный процесс в целом, т.е. разделить внешние факторы на существенные и несущественные.The statistical analyzer contains the scheme OR 1, the output connected to the input of the counter 2, to the pulse input of the first group of valves 3 and summing the first input of the accumulating adder 4. The information outputs of the counter 2 through the groups of valves 3 are connected to the inputs of the accumulating adder 4 in such a way that the output of the first bit Yes, counter 2 is connected to the input of the second discharge of accumulating adder 4, the output of the second discharge of the counter to the input of the third discharge, etc. Thanks for this: / when a pulse arrives at the pulse inputs to the adder 4, it doubles the doubled content of counter 2. The output of accumulating adder 4 is connected to the first input of trigger 5, the output of which is connected to the first input of circuit AND 6, the second input of which is connected to an external source constant of the frequency, and to the input of the first counter 2. The output of the circuit And b is connected simultaneously with the second summing input of accumulating adder 4 and with the input of frequency divider 7, the output connected to the first subtractive input of accumulating adder 8, P The potential inputs of the valve group 9 are connected to the inverted inputs of the triggers of the counter 10, the output of the first discharge of the counter 10 is connected to the input of the second discharge of the first additional accumulating adder 8, the output of the second discharge of the counter 10, to the input of the third, etc. Counters 2 and 10 are designed to count the number of input pulses. The information inputs of blocks 8, 9, and 10 are connected to the output of the frequency divider. 11, the input of the OR circuit connected to the input 1. The device contains a counter 12. The frequency dividers are designed to reduce the pulse frequency N times. The valve outlet 13 is also connected to the trigger input 14 and the valve inlet 15, the output is connected to the trigger input 5 and through the sampling counter 16 with the second trigger input 14. The valve 13 input serves as the device input. The sample counter 16 is designed to count the number and pulses. The number of bits of this counter corresponds to the length of the test piece. The output of the trigger 14 is connected to the first input of the valve 17, the second input of which is connected to the output of three 5, and the output is connected through three gates 18 to the input of the AND 19 circuit. The second input of the AND 19 circuit is connected to the output of the code comparison circuit 20 that controls the input multiplier 21 and control input divider 22 codes. The inputs of the code comparison circuit 20 are connected to the outputs of accumulating adders 4 and 8, respectively. The output of accumulating adder 8 is also connected to the information input of the multiplier 21 and the second information input of the divider 22. The multiplier 21 is designed to multiply the digital code by the specified number. The comparison circuit 20 is designed to generate a signal when the digital code exceeds the first input of the digital code from the second input. The output of the multiplier 21 is connected to the first input of the subtracting unit 23. The output of the third counter 12 is connected in series to the group of elements and 24 and the accumulating adder 25 is connected to the second input of the subtracting unit 23, the output of the first discharge of the counter 12 connected to the input of the second discharge of the accumulating adder 25, the output of the second time to the third discharge Yes, and so on. The second inputs of the group of elements AND 24 and accumulating adder 25 are connected to the output of the circuit 6. The output of the subtracting unit 23 is connected to the first information input of the code divider 22 through an additional frequency divider 26. Divider 26 is intended to divide the digital stake into a constant number. The code divider 22 is designed to divide one into another the number codes from its inputs. The output of the divider 22 is connected to the first input of the additional comparison circuit 27, the second input of which is connected to the output of the memory unit 28 for permanently storing the digital codes of numbers different from Fisher's criteria. Circuit 27 is designed to compare the number codes from its inputs and generate a signal when a digital code exceeds the first input of the code from the second input. The output of circuit 27 serves as the second output of the device. The device works as follows. In the initial state, the sample counter 16, accumulating accumulators 4 and 8, triggers 5, 14, and 18, is reset to the zero state. In this case, the valves 13 and 15 are open at the first input, and the valve 17 is closed at the second input by a signal from the trigger output 5. Scheme I 19 is closed at the third input by a signal from the output of the trigger 18, and the circuit 6 is closed at the first input by a signal from the trigger output 5. The input pulse sequence corresponding to the Xj samples of the random process under investigation through the open valve 13 enters the input of the quad formed by the counter 12, the valve group 24, the accumulating adder 25, and the inputs of the counter 10, the valve group 9, the accumulating adder 8, and through the scheme OR 1 to the corresponding inputs of counter 2, group of valves 3 and accumulating driver 4. Counter 2, group of valves 3 and accumulating adder 4 form a quadrator, the code in the adder of which is equal to the square of the number of pulses arriving at the input of counter 3. Since the impulse c The output of the frequency divider 11 is first recorded in the counter 10 and the adder 8, and then enters the valves 9, the quad consisting of the counter 10, the group of valves 9 and the accumulating adder 8, counts at its output, i.e. output accumulating summa-. 8, the code of a number equal to the additional code of the square of the number of pulses. Thus, with the arrival of the first sample of the number X in the accumulating adder 4, the code of the number XT is fixed, and in the accumulating sum of 8, the code of the number — where there is a discharge — N of adders 4 and 8. Pulse OKQH of the sample passing Tact throws into a single state trigger trigger 5, which opens the circuit AND 6 at the first input. In this case, the pulses from the output of the circuit AND b are fed to the input of accumulating adder 4 at frequency divider 7, the pulses from the output of which are fed to the input of accumulating adder, 8. When it arrives at the input of the adder 4 pulses, it overflows, and the differential at its output returns the trigger 5 to the initial state, closing the AND 6 circuit at the first input. By this time, the adder 8 recorded the code number./X. V2 „X Xf / X2, V2 4-ir) When the next value arrives, the number of samples of the K-operation number of the device is analogous. After the arrival of N samples of values of X in the sum 8, a code of a number equal to the dispersion of the N – L pulse is fixed, which leads to overflow of the sample counter 16. In this case, the differential at its output overturns the trigger 14 into a single state, which leads to the closing of the valves 13 and 15 on the first inlets and to the opening of the valve 17 on the second inlet. When accumulating the number 2 - X from the adder, trigger 5 returns to zero state. The difference at its output occurs through the valve 17, the trigger 18 is tilted in one state, thereby opening the AND 19 circuit to the third input. Comparison circuit 20 generates an enable signal when the code of the number in the adder 4 is good or equal to the code of the number in the adder 8. This means that at the end of the sampling, the And 19 circuit at the second input is open if the variance value in the adder 8 is not zero. At the moment when the code of the number in the adder 4 is equal to or greater than the code of the number in the accumulating adder 8, the signal from the output of the code comparison circuit 20 closes the AND 19 circuit at the second input. At the same time, the code of the standard deviation is recorded in accumulator 8. rounded up. At the same time, the signal from the output of the code comparison circuit 20 includes a multiplier 21 and a code divider 22. By this signal, the code of the standard deviation from the output of accumulating adder 8 is multiplied by the number of bits of this adder n and is fed to the second input of subtraction unit 23. The first input of this block receives a signal from the third quad, containing counter 12, a group of elements And 24 and accumulating adder 25. The signal to the input of counter 12 of the third quad comes from the output of the input valve 13. The code in the adder 25 is equal to the square of the number of pulses received at the input counter 12, i.e. the square of the total number of pulses. Therefore, at the output of the subtraction unit 23, a code is valid which is equal to the residual sum of the squares of the process under study. This code is divided by p-1 using divider 26 and is fed to the first input of divider 22, the second input of which receives the variance value from the output of accumulating adder 8. The code divider 22 is triggered by a signal from the output of the code comparison circuit 20. The digital code from the output of divider 22, equal to the ratio of the variance of the random process to the error variance, is fed to the first input of the comparison circuit 27, to the second input of which the digital code from the memory block 28 is received, equal to the numerical value of the Fisher criterion, calculated in advance in accordance with the position of the dispersion analysis. The comparison circuit 27 determines which of its input codes is greater. If the code at the first input is greater than the Fisher criterion code, then a signal appears at the output of the circuit, confirming that you are investigating the F1J process undergoing significant changes during the measurement time. If the signal at the first input of the circuit 27 is less than the Fisher criterion, then the output signal is zero. The proposed device, like the prototype, allows to calculate the average value of the random process in the counter 10, the variance in the accumulating adder 8 and the standard deviation in the counter 2 It allows to analyze the influence of external factors on the indicated measured characteristics of the random process. In addition, the proposed analyzer allows a qualitative assessment of the steppes of the influence of each external factor on the random process as a whole, i.e. to divide external factors into essential and non-essential.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833555061A SU1103242A2 (en) | 1983-02-18 | 1983-02-18 | Statistical analyser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833555061A SU1103242A2 (en) | 1983-02-18 | 1983-02-18 | Statistical analyser |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU478317 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1103242A2 true SU1103242A2 (en) | 1984-07-15 |
Family
ID=21050543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833555061A SU1103242A2 (en) | 1983-02-18 | 1983-02-18 | Statistical analyser |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1103242A2 (en) |
-
1983
- 1983-02-18 SU SU833555061A patent/SU1103242A2/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР О 478317, кл. G 06 F 15/36, 1973 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2851661A (en) | Frequency analysis system | |
| SU1103242A2 (en) | Statistical analyser | |
| US3934097A (en) | Multifrequency tone detection | |
| SU1001110A1 (en) | Adaptive analyzer of amplitude distribution density | |
| SU1100594A1 (en) | Device for forming accurate evaluation of parameter under measurement | |
| SU1300510A2 (en) | Device for determining stochastic characteristics of random process phase | |
| SU1458835A1 (en) | Apparatus for tolerance frequency monitoring | |
| SU1236504A1 (en) | Device for determining characteristics of random process | |
| SU690496A1 (en) | Multichannel analyzer of time intervals between overshoots of random processes | |
| SU1024935A1 (en) | Device for parametric estimate of distribution law | |
| SU1112377A1 (en) | Device for determining probabilistic characteristics of phase of random signal | |
| SU1251119A2 (en) | Device for measuring frequency distribution function | |
| SU1308927A1 (en) | Third-octave spectrum analyzer | |
| SU1142849A1 (en) | Device for calculating value of random-signal variance | |
| SU711579A1 (en) | Digital discriminator for analysis of random process probability distribution density function | |
| SU1144120A1 (en) | Statistical analyser | |
| SU875304A1 (en) | Digital phase meter | |
| SU1506373A1 (en) | Device for measuring signal frequency | |
| RU1817057C (en) | Time intervals fluctuations distribution function analyzer | |
| SU1345222A1 (en) | Device for checking operation of vehicle | |
| SU771561A1 (en) | Digital frequency meter | |
| SU1396149A2 (en) | Device for determining characteristics of random process | |
| SU886265A1 (en) | Device for checking time parameters of dial | |
| SU873144A1 (en) | Frequency meter | |
| SU600507A1 (en) | Digital chronometer |