SU1095419A1 - Устройство дл подавлени помех - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ по авт. св. № 675382, отличающеес  тем, что, с целью уменьшени  искажени  полезного сигнала при отсутствии сосредоточенных помех, в него введены блок анализа сигнала, i-и ( ,2... ,А/) ,вход которого соединен с выходом первого усилител -ограничител  i-го самонастраивающегос  фильтра, N блоков управлени  переключением, входы начальной установки которых  вл ютс  входом начальной установки устройства , а их разрешакщие входы соединены с выходом команды окончани  анализа блока анализа сигнала, информационный вход i-ro блока управлени  переключением соединен с i-м выходом блока анализа сигнала, вход каждого последующего самонастраивающегос  фильтра соединен с первым выходом предьщущего самонастраивакадегос  фильтра через переключатель, другой вход которого соединен с входом предыдущего самонастраивающегос  фильтра, управл киций вход каждого переключател  соединен с выходом соответствующего блока управлени . переключением. СО Сл 42k со

Description

2, Устройство по п. 1, о т л и чающеес  тем, что блок анализа сигнала содержит соединенные последовательно задакиций генератор и формирователь команд, последовательно соединенные первый коммутатор, входы которого  вл ютс  входами блока анализа сигнала,а управл кнций вход соединен с выходом формировател  команд, измеритель периода, два других входа которого соединены с выходом и другим вьпсодом задающего генератора соответственно , формирователь опорного напр жени , дв, других входа которого соединены с другим выходом задающего генератора и другим выходом

измерител  периода соответственно, синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выходом первого , коммутатора соответственно, а другой выход  вл етс  выходом команды окончани  анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задаклцего генератора, и второ коммутатор, управл ющий вход которого соединен с выходом формировател  команд, а выходы второго коммутатора  вл ютс  выходами блока анализа синала .

f

Изобретение относитс  к радиотехнике , в частности к устройствам подавлени  узкополосных помех и может быть использовано в системах св зи и навигационных системах при работе с 5 импульсными сигналами.

По основному авт. св. № 675382 известно устройство дл  подавлени  помех, содержащее N последовательно включенных самонастраивакмцихс  фильт- ров, каждый из которых содержит последовательно включенные режекторный фильтр, первый усилитель-ограничитель фазовый дет;ектор и интегратор, выход которого соединен с первым входом режекторного фильтра, при этом второй вход и второй выход режекторного ф ль тра  вл ютс  соответственно входом и первым выходом каждого из N самонастраивающихс  фильтров, а N -и само- 20 настраивающийс  фильтр содержит второй усилитель-ограничитель, включенный между вторым входом режекторного фильтра и вторым входом фазового детектора , в каждый из N -t самонастра- 5 ивающихс  фильтров введены последовательно включенные сумматор и второй усилитель-ограничитель, выход которого соединен с вторым входом фазового детектора, а второй вход ре- 30 жекторного фильтра соединен с первым входом сумматора, второй выход каждого из N самонастраивакнцихс  фильтров, за исключением первого, соединен с соответствующим N -К 35

дополнительным входом всех предьщущих самонастраивающихс  фильтров (где К - пор дковый номер самонастраивающегос  фильтра), N -К дополнительными входами и вторым выходом которого  вл ютс  соответственно (N-K + 1) -е входы суматора и первый выход режекторного фильтра СП.

Недостатками данного устройства (Явл етс  то, что при Ьтсутствии сосредоточенных помех происходит настройка подавителей помех на максимум спектра внутри полосы пропускани  приемиого тракта, т.е. на несущую частоту сигнала, что приводит к искажению его огибающей. (По вление сосредоточенной помехи в стороне от несущей частоты сигнала приводит к смещению максимума в спектре помех, и режекторный фильтр настраиваетс  на частоту помехи, а при ее пропадании происходит настройка на несущую частоту сигнала).

Цель изобретени  - уменьщение искажений полезного сигнала при отсутствии сосредоточенных помех.

Поставленна  цель достигаетс  тем, что в устройстве подавлени  помех, содержащем N последовательно включенных самонастраивакицихс  фильтров, каждый из которых содержит последовательно включенные режекторный фильтр, первый усилитель-ограничитель фазовый детектор и интегратор, выход которого соединен с первым входом 310 режекторного фильтра, при этом второй вход и второй выход режекторного фильтра  вл ютс  соответственно входом и первым выходом каждого из N самонастраивающихс  фильтров, а N-й самонастраивающийс  фильтр содержит второй усилитель-ограничитель, включенный между .вторым входом режекторного фильтра и вторым входом фазового детектора, каждый из N -1 самонастраивающихс  фильтров содержит последовательно включенные сумматор и второй усилитель-ограничитель , выход которого соединен с вторым входом фазового детектора, а второй вход режекторного фильтра соединен с первым входом сумматора, второй выход каждого из Ы самонастраивающихс  фильтров, за исключением первого, соединен с соответствующим N-K дополнительным входом .всех предьщущих самонастраивающихс  фильтров (где К - пор дковый номер самонастраивающегос  фильтра ), 1Ч-К- дополнительными входами и вторым выходом которого  вл ютс  соответственно (N-K+ 1)-е входы сумматора и первый вход режекторного фильтра, в него введены блок анализа сигнала, {-ьш (,2..., ) вход которого соединен с выходом первого уси лител -ограничител  i-го самонастраивающегос  фильтра, N блоков управле ни  переключением, входы начальной установки которых  вл ютс  входом начальной установки устройства, а их разрешающие входы соединены с выходом команды окончани  анализа блока анализа сигнала, информационный вход i-го блока управлени  переключением соединен с i-ым выходом блока анализа сигнала, вход каждого последующего самонастраивающегос  фильтра соединен с первым выходом предыдущего самона- страиванмцегос  фильтра через переключатель , другой которого соединен с входом предыдущего самонастраиваю- щегос  фильтра, управл ющий вход каждого переключател  соединен с выходом соответствующего блока управлени  пер ключением. Блок анализа сигнала содержит соед ненные последовательно задакиций генератор и формирователь команд, последо вательно соединенные первый коммута-тор , входы которого  вл ютс  входами блока анализа сигнала, а управл ющий вход соединен с выходом формировател  команд, измеритель периода, два дру94 гих входа которого соединены с выходом и другим выходом задающего генератора соответстренно, формирователь опорного напр жени , два других входа которого соединены с другим выходом задак цего генератора и другим выходом измерител  периода соответственно , синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выхо- дом первого коммутатора соответственно , а другой выход  вл етс  выходом команды окончани  анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задающего генератора, и второй коммутатор , управл ющий вход которого соединен с выходом формировател  команд , а выходы второго коммутатора  вл ютс  выходами блока анализа сигнала . На фиг. 1 представлена структурна  схема предложенного устройства дл  подавлени  помех; на фиг. 2 - диаграммы напр жений,по сн ющие работу предложенного устройства; на фиг. 3 структурна  схема блока анализа сигнала , на которой показаны примеры реализации вход щих в него узлов. Устройство дл  подавлени  помех содержит режекторные фильтры 1, переключатели 2, сумматоры 3, вторые усилители-ограничители 4, интеграторы 5, первые усилители-ограничители 6, фазовые детекторы 7, самонастраиваю- щиес  фильтры 8, блок 9 анализа сигнала и блоки 10 управлени  переключением . Блок 9 анализа сигнала содержит синхронный накопитель 11, пороговый элемент 12, второй коммутатор 13, первый коммутатор 14, задающий генератор 15, формирователь 16 команд, измеритель 17 периода, формирователь 18 опорного нап1) жени , первый делитель 19 частоты, элемент 20, задержки , элемент И-НЕ 21, элемент ИЛИ 22, D -триггер 23, первый элемент И 24, второй делитель 25 частоты , второй элемент И 26, третий делитель 27 частоты, инвертор 29 сравнени  кодов, формирователь 30 импульсов , четвертый делитель 31 частоты , фазовращатель на 90 32, временные дискриминаторы 33, управл  мые интеграторы 34, ключи 35, первый fi- 5 -триггер 36, третий элемент И 37, п тый делитель 38 частоты, дешифратор 39 порога, второй Р5 -триг1ер 40 и эталонный генератор 41. Устройство дл  подавлени  помех работает следующим образом, В начальный момент времени после включени  аппаратуры по сигналу начальной установки в течение некоторого времени, необходимого дл  настройки режекторных фильтров 1, блок 10 наход тс  в состо нии, при котором переключатели 2 включают все режекторные фильтры 1. При этом работа подавителей помех происходит аналогично прототипу. Входна  смесь атмосферных помех, синусоидальных сосредоточенных (по спектру) помех и полезного импульсного сигнала поступает на вход устройства . Каждый из режекторных фильтров 1 настраиваетс  на частоту наиболее мощной помехи из поступакмцих на его вход. Управл ющим элементом  вл етс  фазовый детектор 7, на вход которого поступают сигналы (через первый 6 и второй 4 усилители-ограничители с входа и инверсного полосового выхода) режекторного фильтра 1. При настройке режекторного фильтра 1 на частоту помехи фазы сигналов на обоих входах фазового детектора 7 совпадают и управл ющий сигнал на его выходе исчезает. Интегратор 5 служит дл  повышени  помехоустойчивости и выполн ет роль схемы пам ти |Управл ющего напр жени . После того, как произойдет настро ка на помехи всех режекторных фильтров 1, на выходах сумматоров 3 останетс  сигнал только той помехи, кото ра  подавл етс  данным режекторгым фильтром Г, так как остальные.помехи входной смеси, вьщеленные последу щими режекторными фильтрами t,поступ ют на остальные входы сумматора 3 и вычитаютс  из входной смеси. Влагода р  этому происходит более точна  настройка режекторного фильтра 1 на ча тоту помехи (так как на оба входа фа зового детектора 7 поступают сигнал только одной помехи). К моменту настройки всех режектор ных фильтров t на помехи отключаетс сигнал начальной установки. При помощи задающего генератора 1 формирователь 16 команд устанавливае с  в одно из NHix состо ний,благодар  чему первый 14 и второй 13 коммутаторы синхронно подключаютс  к одному из режекторных фильтров 1. С полосового выхода выбранного режекторного фильтра 1 через первый усилитель-ограничитель 6, первый коммутатор 14 вьщеленна  режекторным фильтром 1 помеха поступает на измеритель 17 периода (фиг. 2 ). Выходные сигналы последнего (код, определ ющий измеренный период помехи и сигнал окончани  измерени ) управл ет формирователем 18 опорного напр жени , на выходе которого формируетс  последовательность стробирующих импульсов, период которых равен периоду помехи. Последовательность импульсов и усиленный ограниченный сигнал помехи поступает на синхронный накопитель 11, При этом, если фаза помехи cтaбильнa i на выходе синхронного накопител  11 по вл етс  напр жение . Если ойо превьвпает заданную величину срабатывает пороговый элемент 12, команда с выхода которого поступает через второй коммутатор 13 на соответствующий блок 10, которьй управл ет переключа;телем 2, включакхцим данный рёжекторный льтр 1. Если же фаза помехи нестабильна (белый шум),,то накопление на выходе синхронного накопител  11 на превышает порогового уровн  и рёжекторный фильтр 1 автоматически отключаетс . Блок 10 может представл ть собой, например, В -триггер, на вхор которого поступает информаци  от порогового элемента 12, а запись информации в пам ть блока 10 производитс  по фронту команды окончани  анализа от синхронного накопител  11, . Затем по команде от,формировател  16 команд пpoиc: foдит переключение первого 14 и втдрого 13 коммутаторов на следукидий рёжекторный фильтр 1 и так далее, Одновременно по коменде задакнцего генератора 15 импульсов происходит кажд раз обнуление измерител  17 периода синхронного накопител  11 и порогового элемента 12, после чего цикл анализа повтор етс . Если в момент включени  устройства количество сосредоточенных помех было меньще количества режекторных фильтров 1, автоматически отключаетс  все неработающие режекторные фильтры 1. При по влении новой помехи, один з режекторных фильтров 1 настраиваетс  на нее, на его инверсном (полосовом) выходе по вл етс  сигнал помехи и соответствующий блок 10 включает,данный режекторный фильтр 1. Рассмотрим конкретные примеры выполнени - отдельных узлов устройства при использовании его в приемоиндикаторе импульсно-фазовой радионавига ционной системы (ИФРНС) типа Лоран-С . Станции ИФРНС излучают пачки из восьми радиоимпульсов, идущих с периодом 30-100 тыс. мк. с. Частота заполнени  радиоимпульсов 100 кГц, а длительность на уровне 0,5 100 мк,с. При такой скважности полезный сигнал даже при большом его уровне не вызывает отключени  режекторных фильтров 1, хот  его фаза стабильна. Ведь измерение периода помехи производитс  непрёрьгоно в течение достаточно длительного периода времени, а длительность сигнала мала по сравнению с временем анализа . Следовательно, в случае присутстви  синхронной помехи несуща  частота сигнала не внесет существенной ошибки в измерение периода помехи. При отсутствии синхронной помехи фаза шумовой атмосферной помехи случайна и не дает существенного накоплени  в синхронном накопителе 11 (несмотр  на наличие даже мощного полезного сигнала со стабильной фа ЗОЙ). В качестве эталонного генератора , может быть использован кварцевый ген ратор с 5 МГц с удвоением частоты вход щий в состав приемоиндикатора ИФРНС, дл  которого разрабатывалась за вл емое устройство. Меандр 10 МГц подаетс  на первый делитель частоты 19, на выходе которого формируютс импульсы , определ ющие период переключени  режекторных фильтров 1. Эти импульсы подаютс  на формирователь команд (делитель частоты),коэффициен делени  которого равен количеству :режекторных фильтров 1. Двоичный код с выхода формировате л  16 управл ет коммутаторами первым 14 и вторым 13, переключающими тот или ИОНОЙ режекторный фильтр 1. Измерение периода помехи с выхода режекторного фильтра,1, подключенного в данный момент, производитс следующим образом. 10 98 Р -триггер 23 устанавливаетс  в О импульсамис выхода первого делител  частоты (фиг; 24). Импульсы поступают на Р -вход D -триггера 23 через элемент ИЛИ 22. Затем на счетный вход.В -триггера 23 через элемент И-НЕ 21 проходит несколько периодов ограничений реализации с выхода режекторного фильтра 1 (фиг. 2а), в этот момент на второй вход элемента И-НЕ 21 поступает разрешающий импульс с выхода элемента 20 задержки (фиг.25). D -триггер 23 перебрасываетс  в состо ние D -входа (т.е. в 1), в момент положительного перепада на счетный вход и на вход второго делител  25 частоты через первый элемент И 24 поступает реализаци  с выхода режекторного фильтра 1. Послепрохождени  заданного числа периодов этой, реализации (например ,2 256) на выходе второго делител  25 частоты по вл етс  импульс-, который через элемент ИЛИ 22 поступает на вход Р -триггера 23 и устанавливает его в 0. Первый элемент 24 запираетс  до переключени  на следующий режекторный фильтр (пока на вход элемента И-НЕ 21 не придет следующий разрешающий импульс). Таким образом, на выходе В-триггера 23 образуетс  импульс, равный по длительности , например 256-ти периодам реализации (фиг. 2д). Этот импульс и частота эталонного генератора 41 (фиг.2е) поступает на вход второго элемента И 26, на выходе которого при этом образуетс  пачка импульсов, количество которых строго пропорционально длине импульсов (фиг. 2). Эта пачка импульсов поступает на третий делитель 27 частоты и запоминаетс  на нем до вереключени  на следующий режекторный фильтр 1. Д.е. двоичный код на выходе третьего делител  27 частоть однозначно св зан с длительностью импульса на D -триггера 23 (или с длительностью , например 256-ти периодов реализации с выхода режекторного фильтра 1). Чтобы опред елить длительность одного периода помехи, нужно этот код разделить в соответствукнцее число раз. Дл  этого отбрасьшают соответствующее число разр дов третьего делител  27 частоты. Формирование импульсов, следующих с периодом, равным измеренному периоду помехи, может производитьс  так. 91 Код с выходов третьего 27 и четвертого 31 делителей частоты подает на блок 29 сравнени  кодов, на выходе которого по вл етс  импульс при равенстве, обоих кодов. Этот импульс через формирователь 30 поступает , на установку четвертого делите л  31 частоты в 0. Четвертый делитель 31 частоты подсчитывает приход щие на его вход импульсы До равен ства кодов с третьим делителем 27 частоты и т.д.т.е. период следовани выходных импульсов формировател  18 однозначно св зан с кодом на выходе третьего делител  27 частоты ,т.е. с периодом помехи, (фиг. 2з). Дл  того, чтобы импульсы (фиг, 2з) не формировались во врем  измерени  периода помехи, на вход блока 29 сравнени  кодов подаетс  запрет с в хода D -триггера 23 (через инверто 28) , Взаимное временное положение фазы помехи и генерируемой последовательности импульсов может быть разлцчным , так как это зависит от того какое число было записано . в четвертом делителе 31 частоты в момент поступлени  разрешак цего им ,пульса на блок 29 сравнени  кодов (хот  период  х одинаков). Поэтому приходитс  прибегать к квадратурноь1у анализу синхронности помех. Синхронный накопитель 11 может быть выполнен по разным алгоритмам, например lz, ; , где12-, I - модуль накоплени  результатов стробировани  сигнала и помех; то же, дл  стробировани  реализации, сдвинутой на 1/4 периода в.ч. заполнени  порог. Таким образом, синхронный накопитель 11 может представл ть собой два звена из последовательно соединенных временного дискриминатора 33 и управ л емого интегратора 34, На управл кицие входы временных дискриьшнаторов 33 подаютс  импульсы с выхода формировател  18 через третий элемент И 3 на врем  прихода которых временные дискриминаторы 33 открываютс . На сигнальный одного из них приходитреализаци  непосредственно с выхода одного из режекторных филь9 тров 1, а на сигнальный вход второго через фазовращатель на , Если синхронна  помеха отсутствует , то фаза атмосферной помехи между принимаемыми радиоимпульсами случайна и на выводах управл емых интеграторов 34 накоплени  не превьшает пороговой величины. В присутствии же сосредоточенной по спектру помехи на выходе хот  бы одного из управл емых интеграторов 34 накопление превьшает заданный порог. Если стробирующие импульсы на одном из временных дискриминаторов 33 сов падут во времени с точкой перехода фазы помехи через О, то во втором канале они стробируют вершину полуволны помехи. Врем  анализа фиксировано и определ етс  коэффициентом делени  п того делител  38 частоты, который формирует импульс установки после прохождени  заданного числа стробирующих импульсов. Установочный импульс сбрасывает в О первый триггер 36, который запрещает дальнейшее прохождение стробирующих импульсов через третий элемент И 37. В момент перехода к следующему режекторному фильтру задающий генератор 15 вырабатывает импульс, замыкающий ключи 35 (дл  обнулени  управл е№1Х интеграторов 34), одновременно сбрасываетс  первый R5 -триггер 36 и обнул етс  п тый делитель 38 частоты. Таким образом синхронный накопитель 11 вновь подготовлен к следукнцему циклу анализа. После завершени  очередного процесса измерени  периода помехи импульс на выходе D -триггера 23 пропадает и по вл ютс  импульсы на выходе форьшровател  18. Процесс повтор етс . Информаци  с управл емых интеграторов 34 поступает на дешифратор 39 порога, который срабатывает при поступлении на его вход порогового уровн  и взводит второй RS-триггер 40. ВыхоДной уровень второго Р5-триггера 40 через второй коммутатор 13 поступает на вход соответствующего блока to, который может представл ть собой 2 -триггера (информаци  поступает на его D-вход). На его счетный вход поступает импульс с выхода п того делител  38, вырабатываемый в мо- с мент окончани  анализа. По фронту этого импульса и срабатывает блок 10,

1 10954192

запомина  информацию, существующую Положительный эффект при этом

в этот момент.заключаетс  в том, что благодар 

Таким образом, в предложенном уст-схеме автоматического отключени 

ройстве по сравнению с прототипомрежекторных фильтров 1 удаетпри уменьшении уровн  помех режек- 5с  избежать неоправданных исторные фильтры 1 автоматически отклю- .кажений огибающей полезного сигчаютс .

Claims (2)

1. ' 1. УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ по авт. св. № 675382, о т л ичающееся тем, что, с целью уменьшения искажения полезного сигнала при отсутствии сосредоточенных помех, в него введены блок анализа сигнала, i-й ( i=1,2. ,.,*/) , вход которого соединен с выходом первого усилителя-ограничителя ΐ-го самонастраивающегося фильтра, N блоков управления переключением, входы начальной установки которых являются входом начальной установки устройства, а их разрешающие входы соединены с выходом команда окончания анализа блока анализа сигнала, информационный вход i —го блока управления переключением соедйнен с i-м выходом блока анализа сигнала, вход каждого последующего самонастраивающегося фильтра соединен с первым выходом предыдущего самонастраивающегося фильтра через переключатель, другой вход которого соединен с входом предыдущего самонастраивающегося фильтра, управляющий вход каждого переключателя соединен с выходом соответствующего блока управления^ переключением.

   ,50....1095419
2. 2. Устройство по π. 1, отличающееся тем, что блок анализа сигнала содержит соединенные последовательно задающий генератор и формирователь команд, последовательно соединенные первый коммутатор, входы которого являются входами блока анализа сигнала, а управляющий вход соединен с выходом формирователя команд, измеритель периода, два других входа которого соединены с выходом и другим выходом задающего генератора соответственно, формирователь опорного напряжения, два других входа которого соединены с другим выходом задающего генератора и другим выходом измерителя периода соответственно, синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выходом первого, коммутатора соответственно, а ' другой выход является выходом команды окончания анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задающего генератора, и второй коммутатор, управляющий вход которого соединен с выходом формирователя команд, а выходы второго коммутатора являются выходами блока анализа сигнала.