Изобретение относитс к вычисли- тельной технике и может использоват с в устройствах электронной коммутации . По основному авт. св. 1 898409, известен распределитель импульсов, содержащий п -разр дный сдвигающий регистр, многовходовый элемент И, 1 -двухразр дных сдвигающих регистров , п ть групп элементов И, две группы элементов ИЛИ ц две груп пы элементов НЕ, причем нулевые вых ды четных разр дов п-разр дного сдвиганмцего регистра за исключением последнего разр да соединены с входами многовходового элемента И, выход которого соединен с информационным входом п-разр дного сдвигаклчего регистра, вход синхронизации которого соединен с тактирукнцим входом рас пределител импульсов,входы каждого 1-Л) двухвходового элемента И первой групгал (i 1, 2, ... п -1) соединены с единичными выходс1ми i-ro и (i-Hj -го разр дов п-разр дного сдвигшмде го регистра, единичный выход последнего разр да и-разр дного сдвигающего регистра и единичный выход поспедиего разр да каждого двухразр дного сдвигак цего регистра , за исключением последнего двухразр дного сдвигающего регистра подключены к первым входам соответствуквдих элементов и второй группы Bbtxo№t которых соединены с информаци онными входами соответствукицих двухразр дных сдвигак дих регистров/ вход синхронизации каждого из которых соединен с тактирующим входом распределител импульсов, выход каждого элемента И второй группы соединен с входом соответствующего .элемента НЕ первой группы и с первым входом соответствующего элемента И третьей группы, второй вход ка5(эдого из которых соединен с единичным выходом первого разр да соответствующего двухразр дного сдвигающего регистра , единичные выходы первого и второго разр дов каждого двухразр дного сдвигающего регистра соединены с входами соответствующ{1х элементов И четвертой группы,единичный выход последнего разр да п-разр дного сдви гающего регистра и единичный выход последнего разр да каждого двухраэ р дного сдвигающего регистра соеди , нены с первыми входами соответств1ующих элементов И п той группы, второй вход каждого из которых соединен с единичным выходом первого разр да п -разр дного сдайган дёго регистра а третий вход каждого элемента И п той группы, за исключением последнего элемента И этоа группы, соединен с выходом соответствующего элеjмента НЕ второй группы, вход каждого из которых, за исключением последнего , соединен с выходом соответствующего элемента ИЛИ первой группы , первый вход каждого из которых соединен с соответствую1чим уп ,равл ющим входом группы управл кндих входов распределител импульсов, выход каждого последующего элемента ИЛИ первой группы, за исключением первого элемента ИЛИ этой группы, соединен с вторым входом предыдущего элемента ИЛИ первой группы, второй вход каждого элемента И второй группы , за: исключением последнего элемента И этой группы, соединен с выходом соответствующего элемента ИЛИ первой группы, а второй вход последнего элемента И второй группы, второй-вход последнего элемента ИЛИ первой группы и вход последнего элемента НЕ второй группы соединены с последним управл кнцим входом из группы управл ющих входов расдределител импульсов, выход каждого элемента НЕ первой группы соединен с второй группой входов многовходового элемента: И, выход каждого элемента И третьей группы и каждого элемента И п той группы, за исключением последнего элемента И этой группы, соединены с первым и вторым зхоцагт соответствугавих элементов ИЛИ второй группы, выход каждого , двухвходового элемента И первой rpynf&i, каждого.элемента ИЛИ вфорой группы,, каждого элемента И четвед той группы и выход последнего элемента И п той группы соединены с выходами распределител импульсов Cl . Недостатком этого раёпределител импульсов вл ютс ограниченные функциональные возможности, которае не позвол ют измен ть длительность выдаваемых распределенных икшульсов. Целью изобретени вл етс расширение функциональных возможностей распределител импульсов эа-счет обеспечени возможности изменепи длительности выдaвae 4ыx импульсов. С целью расширени функциональных возможностей в распределитель иктульсов дополнительно введены счетчик, блок сравнени , Т-триггер, элемент задержки и двухвходовый . элемент ИЛИ, причем группа выходов счетчика соединена с первой группой входов блока сравнени , выход которого соединен со счетным входом Т-триггера и с входом элемента задержки , выход которого соединен с первым входом двухвходового элемента ИЛИ, взлход которого соединен с входом счетчика, выход Т-триггера соединен с входом синхронизации . п-разр дного сдвигающего регистра, и входом синхронизации каждого двухразр дного сдвигающего регистра, Ъход установки в нулевое состо ние , Т-триггера, второй вход двухвходовОго элемента ИЛИ, вход установки в. нулевое состо ние л -разр дного сдвигающего регистра и установки в нулевое состо ние каждого двухраэр дного сдвигающего регистра соединены с входом, сброса распреде-; лител импульсов, суммирующий вход счетчика соединен с тактирующим входом распределител импульсов, а втора группа входов блока сравнени соединена с второй группой управл ющих входов распределител импульсов. На чертеже представлена функциональна схема распределител импульсов . Распределитель импульсов содержит п -разр дный сдвигающий регис р 1, многовходовый элемент И 2, двухвходовые элементы И 3 первой группы, двухразр дные сдвигающие регистры 4, элементы второй группы, элемент НЕ б первой .группы, элемент и 7 тре|Тьей группы, элементы И 8 четвертой |Группы, элементы И 9 п той группы, элементы НЕ 10.второй группы,элементы ИЛИ 11 первой группы, элементы ИЛИ 12 второй группы, счетчик 13, блок 14 сравнени . Т- триггер 15, элемент .16 задержки, двухвходовый. элемент ИЛИ 17, первую группу 18 управл ющих входов, тактирующий вхрд 19, вторую группу 20 управл ющих входов, вход 21 сброса, группу 22 выходов. Нулевые выходы четных разр дов п -разр дного сдвиганлцего регистра 1, за исключением последнего раэ р да, соединены с первой группой заходов многовходового элемента И 2, выход котЪрого соединен с информационным входом п- разр дного сдвигающего регистра 1. Входы каждого из (п - -I) -го двухвходовых , элементов И .3 первой групп этих элементов соединены с единичными выходами соседних разр дов 1разр дного qдвигaющeгo регистра 1 ЕДИНИЧНЫЙ выход последнего разр да п -разр дного сдвигающего региетра 1 и единичный выход последнего разр да ка сдого из К - двухразр дных сдвига1бщих регистров 4, за исключением последнего двухразр дного- сдвигающего регистр 4, соединен последовательно через соответствующие элементы И 5 второй группы этих эЯементов с информационными входами срг ответствующИх двухразр дных сдвигаюидах pej-KCTpoB 4. Выход каждого элемента И 5 второй группы этих элементов соединен с вхо дом соответствующего элемента НЕ 6 первой группы этих элементов и с дом соответствующего элемента И 7 третьей группы этих элементов, вход.каждого из которых соединен с единичным выходом.первого разр да с тветствующего двухразр дного сдвиающего регистра 4. Единичные выходы первого и второо разр дов каждого двухразр дного двигающего регистра 4 соединены с ходами соответствующих элементов 8 четвертой группы этих элементов. Единичный выход последнего разр да п-разр дного сдвигающего регист ра 1 и единичный выход последнего разр да каждого двухразр дного РД гающего регистра 4 соединены также , с первым входом соответствующих элементов И 9 п той группы этих элементов , второй вход каждого из которых соединен с единичным выходом первого разр да п-разр дного сдвигающего регистра 1. Третий вход каждого элементаИ 9 п той группы этих элементов, за исключением последнего элемента И 9 этой группы, соединен с выходом соответствующего элемента НЕ 10 второй группы этих элементов, вход казкдого из которых, за исключением последнего, соединен с выходом соответствующего элемента ИЛИ 11 первой группы этих элементов. ; &ЛХОД каждого элемента И 7 третьей группы этих элементов и каждого элемента И 9 п той группы этих элементов , за исключением последнего элемента И 9 этой группы, соединены с первым и вторым входами соответстг вующих элементов ИЛИ 12 второй группы этих элементов. Группа выходов счетчика 13 соединена с первой группой входов блока 14 сравнени , выход которого соединен со счетным входом Т-триггера 15 с входом элемента 16 задержки, выход которого соедин1ен с первым входом двухвходового элемента ИЛИ 17, выход которого соединен с входом счетчика 13. Вход синхронизации п-разр дного сдвигающего регистра 1 и вход сии- ч хронизации каждого двухразр дного сдвигающего регистра 4 соединены с выходом.. Т-триггер а 15. Первый вход каждого элемента ИЛИ 11 первой группы элементов соединен с соответствующим управл ющим входом 18 из первой группы управл щих входов 18 распределител импульсов. Выход каждого последую1цего элемента ИЛИ 11 первой группы этих элементов, за исключением первого элемента ИЛИ 11 этой группы, соединен с вторьш входом соответс ву«вдего предыдущего элемента ИЛИ 11 первой группы этих элементов. Второй вход каждого элемента И 5 второй группы этих элементов, за исключением последнего элемента И 5 этой группы, соединен с выходом соответствующего элемента ИЛИ 11 пер вой группы этих элементов. Второй вход последнего элемента 5 второй группы этих элементов, вход последнего элемента НЕ 10 второй группы этих элементов и второй вход последнего элемента ИЛИ 11 первой группы этих элементов соединены с последним управл ющим входом 18 из первой группы управл ющих входов 18 распределител импульсов, Г Выход каждого элемента НЕ б первой группы этих .элементов|соединен с второй группой входов многовходово го элемента И 2. Сугаишрующий вход счетчика 13 соединен с такти0у1ш м входом 19 распределител импульсов, а втора груп па входов блока 14 сравнени соедине на с второй группой управл к цих вхог дов 20 распределител импульсов. Вход установки в нулевое состо ни п -разр дного сдвигающего регистг ра 1, вход установки в нулевое состо ние каждого двухразр дного сдвига кадего регистра 4, вход установки в нулевое состо ние Т-триггера 15 и второй вход двухвходового элемента ИЛИ 17 соединены с входом 21 сброса распр ед лител импульсов. выход кгикдого двухвходового элемента И 3 первой группы этих элементову шход каждого элемента И 8 четве{ той ГРУтшЕЯ этих элементов, выход поспеднего элемента И 9 п той группы этиЦ элементов и выход каждого элемента ШШ 12 груптш Этих элеме тов ;соед$инены с группой 22 выходов распределенных импульсов Распределитель импульсов работает образом. ; Пефеп начЕшом работы подачей соответствующего сигнала на вход 21 рас$ делител импульсов производитс установжга в нулевое состо ние rV -разр дного сДвигакндаго регисТ- ра t, кгкждого двухразр ЕДКого сдвиган йвго регистра 4, Т-триг$ еБа 15, а ройд через элемент ИЛИ 17, это сигнал установит в нулевое состо ше счетчик 13, Звтен щюиэводитс установка требуемого количества К1даваемь1х рас П «делей &1Х импульсов, и требуемой их длительности. ТРевуе«оё количество Ш||давае шх определ етс количеством подсоедин е «х к п-разр дис у сдвигаккоему регистру 1 двухраэр дтлх сдвигах цих регистров 4. При йтом число выдав аел«х импульсов может змен тьс от . п до (), Осуа|вствл етс установка требуемого количества воздаваемых импульсов ,по-: дачей разрешаюв(его сигнала на соответстту«« (ий управл надий вход 18 из первой группы управл ющих входов 18. Так, если необходимо получать ( временных. импульсов ( 1с .k ), то на/li- тый управл юпдай вход изперво группы управ ювдах входов 18 подаетс потенциал, который проходит через соответствующий элемент 11 ИЛИ первой группы этих элементов и откроет соответствующий элемент И 5 и через соответствующий элемент НЕ 10 закроет соответствующий элемент И 9 п той группы этих элементов. Кроме того, сигнал с выхода этого элемента ИЛИ 11 пройдет через все предыдущие элeмeнты ИЛИ 11, закроет все предыдущие элементы И 9 н откроет все предыдущие элементы И 5, соединив последовательно п -разр дный сдвигающий регистр 1 и к-двухразр дных сдвигающих регистров 4. Одновременно устанавливаетс тре-; буема датительность выдаваекЕлх импульсов ( tgn котора определ етс тактовой частотой работы ( fp) может измен тьс от значени 2/f до m{2lfQy(), т. е. ten ® вч -частота следовани входной (Зс1дак аёй | последовательности тактирукичих импульсов , поступающих на вход 19, а т г( , и, таким образом, требуема длительность выдаваемых временных импульсов устанавливаетс заданием коэффициента т. Значение коэффициента т определ етс следующим выражением .msfgx и устанавливаетс подачей соответствуквдего ему двоичного кода через вторую группу управ т ющих входов 20 на вторую группу входов блока 14 сравнени . Тогда, поступающие на суммирующий вход счетчика 13 с входа 19 входные тактирукнцие импульсы с частотой / будут подсчитыватьс счетчиком 13 и по приходу .т-ного импульса счетчик 13 установитс в состо ние, равное т, которое с единичных выходов этого счетчика поступит на первую группу входов блока 14 сравнени , на вторую группу входов которого поступает параллельным двоичным коп. ДСЯ4 через входы 20 также значение т. устанавливаемое, как уже отмечалась, lipH подготовке распределител к работе. В результате на выходе блока 14 сравнени по витс единичный сигнал, который, поступив на счетный Вход Т-триггера 15, перебросит его в единичное состо ние, начина выработку , первого тактируквдего импульса расп|редел тел , поступающего на вход сп хрониэации регистров 1 и 4. Одновременно этот импульс, задер авшнсь на элемвнгте 16 задержки, проходит через элемент ИЛИ 17 и сбрасйвает счетчик 13 в нулевое состо ние, подготавлива тем самьох. счетчик 13 к нойому подсчету входных тактовых и шульсов, а ( )-ый тактовый импульс, также как и 1-ый с начала работы распределител тактовый им-.. пульс, перебросит счетчик 13 в состо )1НИ)е, равное единице., и .т., д. до 2m -го импульса. По 2tnt -му импульсу счетчик 13 снова установитс в состо ние, равное m , и в резуЛъ тате на выходе блока 14 сравн ени по витс единичный сигнал, который установит Т-три1 гер 15 в нулевое состо ние , заверша тем самым вьфаботку первого тактирующего им- . пульса распределител , поступающего на вход синхронизации регистров 1и 4. По 3т -му входному тактирую тему импульсу на выходе блока 14 сравнени снова по витс единичный сигнал, который снова перебросит Т-триггер 15 в единичное состо ние, начина выработ ку второго тактируютщего импульса распределител дл регистров 1 и 4, а по 4т -ному вход ному тai тирующему импульсу выработка второго тактирующего импульса пределител закончитс . Таким образом , на выходе Т-триггера 15 будет вырабатыватьс последовательность тактируюидах импульсов распределител со скважностыр, равной двум, и с частотой следовани в 2 rrt раз меньшей , чем у входной (задакадей) последовательности тактирующих импульсов . С выхода Т-триггера 15 последовательность тактирующих импульсов распределител поступает на вход синхронизации регистров 1 и 4. В то же врем после обнулени регистра 1 и регистров 4, проводимого перед началом равоты распределител подачей сигнсша на вход 21 сброса, на все входа многовходового элемента И 2поступ т единичные сигналы и в результате на выходе этого элемента по витс тоже единичный сигнал, кото рый будет поступать на информационный вход сдвигающего регистра 1 и по первому тактирующему импульсу, поступающему с выхода Т-триггера 15 в первый разр д этого регистра запишетс единица. В следукйцём такте по дачей тактирующего сигнала.с выхода Т-триггера 15 на вход синхройизацин регистров 1 и 4 эта единица сдви етс во второй разр д сдвигающего регистра 1, а в первый разр д запишетс нова единица. Сигналы с еДй ичных выходов соседних разр дов ре Гистра 1 поступают на входы двухвхо довых элементов 3 И первой группы этих элементов и на их выходах обра зуютс распределенные временные импульсы . Причем, при записи единицы во второй разр д регистра 1 на одно из входов многовходового элемента и 2 по витс нулевой сигнал,поступ ющий с нулевого выхода второго разр да регистра 1. Этот сигнал закрое элемент и 2 и прохождение сигнала н информационный вход регистра 1 прекратитс . Записанный же в сдвигающий регистр 1 сигнал, представл ющи собой две единицы в соседних разр ах , будет сдвигатьс до последнего разр да и производить .выработку ( 1 ) распределенных импульсов. После того, как зат1нсанный в регистр сигнал сдвинетс в последние два разр да, откроетс последний элемент И 3 первой группы этих элементов и : будет выработан-( п --1 )-ый импульс. Одновременно на всех входах первой г.. группы входов элемента И 2, соединенной с нулевыми выходами четных разр дов регистра 1, за исключением поседнего разр да, будет единичный сигнал . Но так как на вход первого элемента И 5 второй группы этих элементов поступает разрешающий сигнал, то единичный сигнсш с единичного выхода последнего разр да регистра 1 одновременно поступит на информационный вход первого двухраэр дного сдвигаю-, щего регистра 4 и через п ервьй элекюнт НЕ 6 первой группы этих элементов на соответствующий вход группы вхрдов многовходового элемента и 2, запреща тем ca№JM поступле-ние новой единицы на информационный вход регистра 1. В следующем такте в первый разр д первого двухразр дного сдвигающего регистра 4 запишетс единица, а единица из предпоследнего разр да ре- гистра 1 перезапишетс в последний разр д регистра 1 и в результате на выходе первого .элемента И 7 третьей группы этих элементов по витс h-ый временной импульс, который через соответствугаций элемент ИЛИ 12 поступит на соответствующий выход группы выходов 22. В следукадем такте единицы будут записаны в первый и второй разр ды первого двухразр дного регистра 4 и на выходе первого элемента И 8 четвертой группы этих элементов по витс следующий ( п +- )-ый временной импульс, а единичный сигнал с . единичного выхода второго разр да первого ретостра 4, пройд через отк{%ат1 й элемент И 5, поступит на инфс мационный вход следующего двухразр дпого сдвигающего регистра 4 и через соответствующий элемент НЕ 6 - на соответствующий вход многовходового элемента И 2, запреща поступление единичного сигнала на информационный вход регистра 1. В следующем такте произойдет сдвиг сигнала , состо щего из двух единиц, еще на один разр д. Сдвиг.этого сигнала и выработка соответствующих вре менных импульсов будет продолжатьс до тех пор, пока этот сигнал не пройдет последний открытый элемент И 5 и не запишетс в первый и второй разр д последнего двухразр дного сдвигающего регистра 4 из к-двухразр дных регистров 4, подсоединенных к регистру 1. В результате на выходе соответствующего элемента И 8 по витс предпоследний временной импульс. В то же врем ,, так как ( )-ый элеТЯёнт и 5 второй группы этих элементов будет закрыт, то единичный сигнал с единичного выхода второго разр да этого регистра 4 не пройдет через этот элемент и 5, соответствующий элемент НЕ 6 и не поступит на вход многовходбвого элемента И 2. Поэтому на всех входах второй группы входов элемента И 2, так же как и на всех входах первой группы входов этого элемента, будут единичные сигналы. В результате на выходе элемента И 2 тоже будет единичный сигнал , который будет поступать на информационный вход сдвигаюгчего регистра 1. Тогда в следуквдем такте & первый разр д регистра 1 запишетс но|ва единица, а единица из предпоследнего разр да к -го двухразр дноТ5 регистра 4 запишетс в последний На выходе соответствующего элемента и э п той группы этих элементов по витс последний ()-тый врем нной импульс, а.в следующем такте единицы будут записаны уже в первый и второй разр ды сдвигающего регистра 1 и выработка ( п )распределенных временных импульсов требуемой длит ельности t, начнетс уже в новомThe invention relates to computing technology and can be used with electronic switching devices. According to the main author. St. 1 898409, a pulse distributor is known that contains a n-bit shift register, a multi-input element AND, 1-two-bit shift registers, five groups of AND elements, two groups of elements OR C and two groups of elements NOT, and zero outputs of even numbers The n-bit shift register, except for the last bit, is connected to the inputs of the multi-input element, and the output of which is connected to the information input of the n-bit shift of the register, the synchronization input of which is connected to the clock input distribute pulse inputs of each A-1) two-input AND gate first grupgal (i 1, 2,. . . n -1) are connected to the unit outputs of the i-ro and (i-hj bits of the p-bit shift register, the unit output of the last bit of the i-bit shift register, and the unit output of the increment bit of each two-digit shift register, except for the last two-bit shift register, are connected to the first inputs of the corresponding elements and the second group Bbtxo№t of which are connected to the information inputs of the corresponding two-digit shifts of registers / synchronization input of each of which is connected a timing pulse input of the distributor, the output of each AND gate of the second group is connected to the corresponding input. element of the first group and the first input of the corresponding element AND of the third group, the second input ka5 (one of which is connected to the unit output of the first bit of the corresponding two-digit shift register, the unit outputs of the first and second bits of each two-bit shift register are connected to the inputs of the corresponding {1x elements AND of the fourth group, the unit output of the last bit of the n-bit shift register and the unit output of the last bit of each two-row number of the shift register of the connecting, n Yeni with the first inputs of the corresponding elements And p of the group, the second input of each of which is connected to a single output of the first bit n-bit dedannogo register and the third input of each element And the fifth group, except for the last element And this group, is connected to the output of the corresponding NOT element of the second group, the input of each of which, with the exception of the last, is connected to the output of the corresponding element OR of the first group, the first input of each of which is connected to the corresponding pack equaling the input of the groups You control the inputs of the pulse distributor, the output of each subsequent element OR of the first group, except for the first element OR of this group, is connected to the second input of the previous element OR of the first group, the second input of each element AND the second group, except for: the last element AND of this group, connected to the output of the corresponding element OR of the first group, and the second input of the last element AND the second group, the second input of the last element OR of the first group and the input of the last element NOT the second group connected to the last As control input from the group of control inputs of the pulse distributor, the output of each element is NOT the first group connected to the second group of inputs of the multi-input element: And, the output of each element And the third group and each element And the fifth group, except for the last element And this group, connected to the first and second spines of the corresponding OR elements of the second group, the output of each, two-input element AND the first rpynf & i, each. element OR in the group, of each element AND the fourth group and the output of the last element AND of the fifth group are connected to the outputs of the pulse distributor Cl. The disadvantage of this pulse distributor is its limited functionality, which does not allow to change the duration of distributed distributed pulses. The aim of the invention is to extend the functionality of the pulse distributor by allowing the possibility of changing the duration of the output of 4 pulses. In order to expand the functionality, a counter, a comparison unit, a T-flip-flop, a delay element, and a two-input element are additionally introduced into the ictulizer. the OR element, and the group of outputs of the counter is connected to the first group of inputs of the comparator unit, the output of which is connected to the counting input of the T-flip-flop and to the input of the delay element whose output is connected to the first input of the two-input OR element, whose output is connected to the counter input, output T- A trigger is connected to a sync input. p-bit shift register, and the synchronization input of each two-bit shift register, setting output to zero state, T-flip-flop, second input of two-input element OR, setting input c. the zero state of the l-digit shift register and the installation in the zero state of each two-shift shift register are connected to the input, resetting the distribution; the pulse generator, the summing input of the counter is connected to the clock input of the pulse distributor, and the second group of inputs of the comparison unit is connected to the second group of control inputs of the pulse distributor. The drawing shows the functional diagram of the pulse distributor. The pulse distributor contains p-bit shifting regis p 1, a multi-input element And 2, two-input elements And 3 of the first group, two-bit shifting registers 4, elements of the second group, the element NOT b first. groups, element and 7 th | Thy group, elements And 8 fourth | Groups, elements And 9 of that group, elements NOT 10. the second group, the elements OR 11 of the first group, the elements OR 12 of the second group, the counter 13, the comparison block 14. T-trigger 15, element. 16 delay, two-way. the element OR 17, the first group 18 of control inputs, clocking vhrd 19, the second group 20 of control inputs, the input 21 of the reset, the group 22 of the outputs. The zero outputs of the even bits of the n-bit shift of register 1, with the exception of the last row, are connected to the first group of visits of the I 2 multi-input element, the output of which is connected to the information input of the n-shift shift register 1. The inputs of each of the (n - -I) -th two-input, elements And. The first 3 groups of these elements are connected to the unit outputs of the adjacent bits of 1 bit q moving register 1 SINGLE last bit of n-bit shifting register 1 and the last bit of single bit output from K - two-bit shear of 4 registers 4, except for the last two bits The one-shift register 4 is connected in series through the corresponding elements AND 5 of the second group of these elements with the information inputs cfr of the corresponding two-bit shifts pej-KCTpoB 4. The output of each element And 5 of the second group of these elements is connected with the input of the corresponding element NOT 6 of the first group of these elements and with the house of the corresponding element And 7 of the third group of these elements, the input. each of which is connected to a single output. the first bit from the corresponding two-bit shift register 4. The unit outputs of the first and second bits of each two-bit moving register 4 are connected to the moves of the corresponding elements 8 of the fourth group of these elements. The unit output of the last bit of the n-bit shift register 1 and the unit output of the last bit of each two-bit operating register 4 are also connected to the first input of the corresponding elements AND 9 of the fifth group of these elements, the second input of each of which is connected to the single the output of the first bit of the n-bit shift register 1. The third input of each element 9 of the fifth group of these elements, except for the last element AND 9 of this group, is connected to the output of the corresponding element NOT 10 of the second group of these elements, the input of which, except for the last, is connected to the output of the corresponding element OR 11 of the first group of these elements. ; & LOCK each element And 7 of the third group of these elements and each element And 9 of the fifth group of these elements, except for the last element AND 9 of this group, are connected to the first and second inputs of the corresponding elements OR 12 of the second group of these elements. The output group of the counter 13 is connected to the first group of inputs of the comparator unit 14, the output of which is connected to the counting input of the T-flip-flop 15 to the input of the delay element 16, the output of which is connected to the first input of the two-input element OR 17, the output of which is connected to the input of the counter 13. The synchronization input of the n-bit shift register 1 and the synchronization input of each two-bit shift register 4 are connected to the output. . T-trigger and 15. The first input of each element OR 11 of the first group of elements is connected to the corresponding control input 18 of the first group of control inputs 18 of the pulse distributor. The output of each subsequent element OR 11 of the first group of these elements, with the exception of the first element OR 11 of this group, is connected to the second input of the corresponding “previous element OR 11 of the first group of these elements. The second input of each element And 5 of the second group of these elements, except for the last element And 5 of this group, is connected to the output of the corresponding element OR 11 of the first group of these elements. The second input of the last element 5 of the second group of these elements, the input of the last element NOT 10 of the second group of these elements and the second input of the last element OR 11 of the first group of these elements are connected to the last control input 18 of the first group of control inputs 18 of the pulse distributor, G Output of each element NOT b the first group of these. elements | connected to the second group of inputs of the multiple input element And 2. The sugary input of the counter 13 is connected to the tactical input 19 of the pulse distributor, and the second group of inputs of the comparator unit 14 is connected to the second group of controllers of the pulse distributor. The input of the zero-state setting of the n-bit shifting register 1, the installation of the zero-setting state of each two-bit cadia shift of the register 4, the input of the zero-setting of the T-flip-flop 15 and the second input of the two-input element OR 17 are connected to the input 21 reset the distribution of impulses. the output of the two-input element AND 3 of the first group of these elements is the movement of each element AND 8 of the fourth {that group of these elements, the output of the last element AND 9 of the group of these elements and the output of each element of group 12 of these elements; distributed pulses The impulse distributor works in a manner. ; Pefep by using the corresponding signal at the input of the 21 pulse separator is installed in the zero state rV -discharge with the shift register register t, kg of each two-bit EDT register 4, T-trig $ eBa 15, and rod through the OR 17 element This signal will set the counter 13 to zero, setting the required number of transmissions for & 1X pulses, and the required duration for them. THREADED “the number of W || this wx is determined by the number of connections” x to the n-bit discharge of the shift register 1, two two-way shifting shifts of cich registers 4. With this number, the number of pulses emitting x can change from. p to (), Ouca | it is necessary to set the required number of impulses, according to: permitting (its signal to the corresponding “” (i control nadiy input 18 from the first group of control inputs 18. So, if you need to receive (temporary. pulses (1s. k), then a control input from the first group of control inputs 18 is supplied with a potential that passes through the corresponding element 11 OR of the first group of these elements and opens the corresponding AND 5 element and through the corresponding HE element 10 closes the corresponding AND 9 p element that group of these elements. In addition, the signal from the output of this element OR 11 passes through all previous elements OR 11, closes all previous elements AND 9 and opens all previous elements AND 5, connecting successively n-bit shift register 1 and k-two-bit shift registers 4. At the same time, a three is set; By the buoy, the duration of pulses emitted (tgn which is determined by the operation clock frequency (fp) can vary from a value of 2 / f to m {2lfQy (), t. e. ten ® rf-frequency input following (3 dak ayy | sequence of tactized pulses arriving at input 19, and tons (and, thus, the required duration of output pulses is set by specifying the coefficient t. The value of the coefficient m is determined by the following expression. msfgx and is set by supplying the corresponding binary code through the second group of control inputs 20 to the second group of inputs of the comparison unit 14. Then, the pulses arriving at the summing input of the counter 13 from the input 19, clocked with a frequency /, will be counted by the counter 13 and on arrival. the t pulse, the counter 13 is set to a state equal to t, which from the single outputs of this counter goes to the first group of inputs of the comparison unit 14, to the second group of inputs of which is supplied by a parallel binary cop. DSN4 through inputs 20 is also the value of t. installed, as already noted, lipH preparation dispenser to work. As a result, at the output of the comparison unit 14, a single signal that, arriving at the T-Trigger Input 15, transfers it into a single state, starting the generation, for the first pulse of the pulse, the distribution of the input to the sprint input of registers 1 and 4 . At the same time, this impulse, delayed on the delay element 16, passes through the element OR 17 and resets the counter 13 to the zero state, thus preparing itself. counter 13 to the counting of input clocks and pulses, and () -th clock pulse, as well as the 1st clock from the beginning of the work of the distributor. . pulse, flips the counter 13 in the state) 1NI) e, equal to one. and t. , e. up to 2m th pulse. According to the 2tnt pulse, the counter 13 is again set to the state equal to m, and in the result, at the output of the comparison unit 14, a single signal appears that sets the T-tri1 ger 15 to the zero state, thus completing the first clock -. the pulse of the distributor entering the synchronization input of registers 1 and 4. The 3m-th input clocking impulse at the output of the comparator unit 14 again shows a single signal, which again flips the T-flip-flop 15 into a single state, starting the generation of the second clocking distributor pulse for registers 1 and 4, and for the 4t-th input to the nominal impulse, the output of the second clocking pulse of the limiter is completed. Thus, the output of the T-flip-flop 15 will produce a sequence of timing puls of the distributor with a two-way dvorotnyr and with a follow-up frequency 2 rrt times less than the input (sequence) sequence of the clock pulses. From the output of the T-flip-flop 15, a sequence of clock pulses of the distributor is fed to the synchronization input of registers 1 and 4. At the same time, after the reset of register 1 and registers 4, carried out before the beginning of the distribution distributor by applying a signal to the input 21 of the reset, all inputs of the multi-input element AND 2 receive single signals and as a result the output signal of this element will also be arrive at the information input of the shift register 1 and the first clock pulse received from the output of the T-flip-flop 15 in the first digit of this register will be one. In the following tact for the clock signal. from the output of the T-flip-flop 15 to the input of the synchronization is of registers 1 and 4, this unit is shifted to the second bit of the shift register 1, and the new unit is written to the first bit. The signals from the unit outputs of the neighboring Gistr 1 bits are fed to the inputs of two-input elements 3 And the first group of these elements and at their outputs distributed time pulses form. Moreover, when the unit is written in the second register bit 1 to one of the inputs of the multi-input element and 2, the zero signal arrives from the zero output of the second register bit 1. This signal is closed by the element and 2 and the passage of the signal to the information input of register 1 will stop. The signal recorded in the shift register 1, which are two units in adjacent bits, will shift to the last bit and produce. generation (1) of distributed pulses. After the signal in the register shifted to the register in the last two bits, the last element AND 3 of the first group of these elements opens and: a (n - 1) th pulse will be generated. Simultaneously at all entrances of the first city . the group of inputs of the element 2, connected to the zero outputs of the even bits of register 1, with the exception of the middle bit, will be a single signal. But since the permitting signal arrives at the input of the first element AND 5 of the second group of these elements, the unit signal from the unit output of the last bit of register 1 simultaneously arrives at the information input of the first two-way shift register 4 and through the first element HE 6 the group of these elements to the corresponding input of the group of inputs of the multi-input element and 2, prohibiting the ca # JM receipt of the new unit to the information input of the register 1. In the next clock cycle, the first bit of the first two-bit shift register 4 records the unit, and the unit of the penultimate register register 1 will overwrite the last bit of the register 1 and as a result, the output of the first one. element And 7 of the third group of these elements is the h-th time pulse, which through matching the element OR 12 will go to the corresponding output of the group of outputs 22. In the next cycle, the units will be recorded in the first and second bits of the first two-bit register 4 and at the output of the first element AND 8 of the fourth group of these elements there is a next (n + -) -th time pulse, and a single signal with. unit output of the second bit of the first reterra 4, passed through the open {% at1 th element 5, goes to the information input of the next two-fold secondary shift register 4 and through the corresponding element NOT 6 to the corresponding input of the multi-input element 2, prohibiting the arrival of a single signal on the information input register 1. In the next clock cycle, a signal consisting of two units will be shifted by one more bit. Shift. this signal and the generation of the corresponding time pulses will continue until this signal passes the last open element 5 and is written to the first and second bits of the last two-bit shift register 4 of the k-two-bit registers 4 connected to the register one. As a result, at the output of the corresponding element And 8 in the Wits, the penultimate time pulse. At the same time, since () th Element and 5 of the second group of these elements will be closed, a single signal from a single output of the second digit of this register 4 will not pass through this element and 5, the corresponding element NOT 6 and will not go to input multiple input element 2. Therefore, on all inputs of the second group of inputs of the And 2 element, as well as on all inputs of the first group of inputs of this element, there will be single signals. As a result, the output element And 2 also will be a single signal that will be received at the information input of the shift register 1. Then, following the amp & the first bit of register 1 will be written down but | va unit, and the unit of the last but one bit to the ith two-bit bit of T5 register 4 will be written to the last. The output of the corresponding element and the fifth group of these elements will result in the last () -th time pulse . in the next cycle, the units will be recorded already in the first and second bits of the shift register 1 and the generation (n) of distributed time pulses of the required duration t will begin in the new
«дппЛв «"Dpplv"
Технический эффект от использовани предложенного распределител импульсов заключаетс в расширении его функциональной возможности за счет обеспечени возможности измеH«v S ° выдаваемых временных импульсов, что позвол ет создавать адаптивные, перестраиваекые в процессе решени вычислительные системы. .The technical effect of using the proposed pulse distributor is to expand its functionality by providing the ability to measure the output time pulses, which allows for the creation of adaptive, re-tunable computing systems in the process. .