RU62469U1 - ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE - Google Patents
ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE Download PDFInfo
- Publication number
- RU62469U1 RU62469U1 RU2006134238/22U RU2006134238U RU62469U1 RU 62469 U1 RU62469 U1 RU 62469U1 RU 2006134238/22 U RU2006134238/22 U RU 2006134238/22U RU 2006134238 U RU2006134238 U RU 2006134238U RU 62469 U1 RU62469 U1 RU 62469U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- block
- signal
- comparison
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Полезная модель относится к вычислительной технике и может быть использована в качестве блока в устройствах для обработки сигналов различной природы. Предлагаемая полезная модель позволяет осуществлять вычисление вейвлет - преобразования сигнала, адаптивного к характеристикам сигнала с использованием коэффициента масштабирования сигнала, вычисляемого на основе спектральных характеристик сигнала. Поставленная задача решается за счет того, что для исходного сигнала вычисляется преобразование Фурье, вычисляется спектр мощности сигнала, на основе заданной отсекаемой мощности вычисляется частота среза, являющаяся коэффициентом масштабирования сигнала, при разделении НЧ и ВЧ составляющих исходного сигнала. Полученная величина коэффициента используется при выполнении вейвлет - преобразования сигнала.The utility model relates to computer technology and can be used as a block in devices for processing signals of various nature. The proposed utility model allows the calculation of the wavelet transform of a signal adaptive to the characteristics of the signal using the signal scaling factor calculated on the basis of the spectral characteristics of the signal. The problem is solved due to the fact that the Fourier transform is calculated for the original signal, the signal power spectrum is calculated, and the cutoff frequency, which is the signal scaling factor, is calculated on the basis of the given cutoff power when separating the low-frequency and high-frequency components of the original signal. The obtained coefficient value is used when performing the wavelet transform of the signal.
Description
Полезная модель относится к вычислительной технике и может быть использована для обработки сигналов разнообразной природы.The utility model relates to computer technology and can be used to process signals of various nature.
Известны способ и устройство быстрого вычисления дискретного вейвлет - преобразования сигнала с произвольным шагом дискретизации масштабных коэффициентов (патент Российской Федерации №2246132, кл. G06F 17/14, 2005, Бюл. №4), способ основан на представлении анализируемого сигнала и исходного материнского вейвлета в спектральной плоскости с последующим логарифмическим масштабированием, устройство содержит аналого-цифровой преобразователь, два вычислителя быстрого преобразования Фурье, два постоянных запоминающих устройства, блок комплексного сопряжения, М перемножителей, М вычислителей обратного преобразования Фурье. Недостатком данного устройства является аппаратная избыточность и невозможность адаптивного изменения шага дискретизации масштабных коэффициентов.A known method and device for the quick calculation of a discrete wavelet - signal conversion with an arbitrary step of discretization of scale factors (patent of the Russian Federation No. 2246132, CL G06F 17/14, 2005, Bull. No. 4), the method is based on the representation of the analyzed signal and the original mother wavelet in spectral plane with subsequent logarithmic scaling, the device contains an analog-to-digital converter, two computers for fast Fourier transform, two read-only memory devices, a complex unit conjugations, M multipliers, M inverse Fourier transform calculators. The disadvantage of this device is hardware redundancy and the inability to adaptively change the sampling step of the scale factors.
Известен способ вычисления последовательно-параллельного вейвлет преобразования (патент Российской Федерации №2249850, кл. G06F 17/14, 2004, Бюл. №10), который заключается в том, что при прямом вейвлет - преобразовании входная информация в виде множества отсчетов обрабатывается в последовательных итерациях, в каждой из которых входную информацию пропускают через низкочастотный и высокочастотный фильтры. Прореженные через один отчеты с низкочастотного фильтра являются входами следующей итерации, а прореженные через один отсчеты с низкочастотного фильтра последней итерации и с высокочастотного фильтра являются коэффициентами вейвлет - преобразования. При обратном вейвлет - преобразовании There is a method of calculating a series-parallel wavelet transform (patent of the Russian Federation No. 2249850, class G06F 17/14, 2004, Bull. No. 10), which consists in the fact that with direct wavelet transform the input information in the form of multiple samples is processed in sequential iterations, in each of which the input information is passed through low-pass and high-pass filters. Thinned through one report from a low-pass filter are inputs of the next iteration, and thinned through one count from a low-pass filter of the last iteration and from a high-pass filter are wavelet transform coefficients. With the reverse wavelet transform
входной информацией являются коэффициенты прямого вейвлет - преобразования, дополненные нулями через заданное число разрядов. Эту информацию пропускают через совокупность фильтров, структура которых однозначно определяется низкочастотным и высокочастотными фильтрами прямого вейвлет - преобразования, а по отсчетам с этих фильтров определяют выходную информацию. Недостатком данного устройства является невозможность адаптивного изменения шага дискретизации масштабных коэффициентов.input information are direct wavelet transform coefficients supplemented with zeros through a given number of bits. This information is passed through a set of filters, the structure of which is uniquely determined by the low-frequency and high-frequency filters of the direct wavelet transform, and the output information is determined from the readings from these filters. The disadvantage of this device is the inability to adaptively change the sampling step of the scale factors.
Технической задачей полезной модели является вычисление вейвлет - преобразования, адаптивного к сигналу.The technical task of the utility model is to calculate the wavelet transform, adaptive to the signal.
Техническая задача решается формированием и использованием адаптивного коэффициента изменения масштаба.The technical problem is solved by the formation and use of an adaptive scale factor.
Адаптивный выбор коэффициента изменения масштаба основан на том, что при переходе к каждому следующему масштабу рассмотрения сигнала, точность воспроизведения его формы резко снижается. Причина этого заключается в том, что энергия сигналов (по крайней мере, во многих конкретных приложениях), как правило, возрастает при переходе к более низким частотам. При кратномасштабном анализе возможно резкое отсечение части частотных составляющих, несущих значительную информацию. Именно во время такого «скачка» от масштаба k к 2·k и может произойти потеря определяющего признака.The adaptive choice of the scale factor is based on the fact that when moving to each subsequent signal viewing scale, the accuracy of its shape reproduction is sharply reduced. The reason for this is that the energy of the signals (at least in many specific applications), as a rule, increases with the transition to lower frequencies. With a large-scale analysis, a sharp cut-off of part of the frequency components that carry significant information is possible. It is during such a “jump” from the scale k to 2 · k that the loss of the defining feature can occur.
Предлагаемый подход заключается в адаптивном уменьшении кратности изменения масштаба рассмотрения по мере увеличения коэффициента k. При этом достигается более тонкое отслеживание поведения интересующих особенностей сигнала.The proposed approach is to adaptively reduce the magnification of the change in the scale of consideration as the coefficient k increases. In this case, finer tracking of the behavior of the signal features of interest is achieved.
Первоначально вычисляется мощность сигнала Рs, которая не меньше является ближайшей сверху к отсекаемой мощности Р (т.е. Рs превышает Р на минимальное число: Рs≥Р):Initially, the signal power P s is calculated, which is no less than the one closest to the cut-off power P from above (i.e., P s exceeds P by the minimum number: P s ≥ P):
где Ai - i-ая составляющая энергетического спектра сигнала,where A i is the i-th component of the energy spectrum of the signal,
smax - число составляющих энергетического спектра сигнала.s max - the number of components of the energy spectrum of the signal.
Таким образом, коэффициент изменения масштаба, выбираемый в качестве частоты среза при разделении НЧ и ВЧ компонент, окончательно вычисляется следующим образом:Thus, the scale factor selected as the cutoff frequency when separating the LF and HF components is finally calculated as follows:
где К - коэффициент изменения масштаба (частота среза при разделении НЧ и ВЧ компонент),where K is the scale factor (cutoff frequency when separating the LF and HF components),
Р - мощность сигнала, которую необходимо отсечь,P is the signal power to be cut off,
Рs - мощность сигнала, которая соответствует ближайшей сверху к отсекаемой мощности Р,P s - signal power, which corresponds to the closest to the cut-off power P,
s - число просуммированных спектральных компонент, соответствующих мощности Рs.s is the number of summed spectral components corresponding to power P s .
Изменение масштаба в нецелое число раз достигается в результате проведения трех операций:Zooming a whole number of times is achieved as a result of three operations:
1. Использование фильтра с заданной полосой пропускания для каждой строки (столбца).1. Using a filter with a given bandwidth for each row (column).
2. Интерполяция сигнала, увеличивающая число отсчетов в N раз (N - целое).2. Interpolation of the signal, increasing the number of samples by N times (N is an integer).
3. Децимация сигнала, уменьшающая число отсчетов в М раз (M - целое).3. Decimation of the signal, reducing the number of samples by M times (M is an integer).
Если величина коэффициента изменения масштаба К меньше 0.01 (K<0.01), то выбираются N=K·10000, M=10000; если величина коэффициента изменения масштаба К больше или равна 0.01 и меньше или равна 0.1 (0.01≤К≤0.1), то выбираются N=K·1000, M=1000; если величина If the coefficient of scale change K is less than 0.01 (K <0.01), then N = K · 10000, M = 10000 are selected; if the magnitude of the scale change factor K is greater than or equal to 0.01 and less than or equal to 0.1 (0.01≤K≤0.1), then N = K · 1000, M = 1000 are selected; if the value
коэффициента изменения масштаба К больше 10 (К>0.1), то выбираются N=K·100, М=100.the coefficient of change of scale K is greater than 10 (K> 0.1), then N = K · 100, M = 100 are selected.
Таким образом, использование данного подхода позволит осуществлять более тонкий анализ сигнала.Thus, the use of this approach will allow for more subtle signal analysis.
Структурная схема устройства вычисления адаптивного вейвлет - преобразования, реализующего вышеописанный подход приведена на фиг.1, на фиг.2 показана структурная схема блока вычисления параметров обработки сигнала (блок 7), на фиг.3 показана структурная схема блока вычисления коэффициентов интерполяции/децимации сигнала (блок 7.11), на фиг.4 показана структурная схема блока интерполяции/децимации сигнала (блок 8).A block diagram of a device for calculating an adaptive wavelet transform that implements the above approach is shown in Fig. 1, Fig. 2 shows a block diagram of a block for calculating signal processing parameters (block 7), Fig. 3 shows a block diagram of a block for calculating signal interpolation / decimation coefficients ( block 7.11), Fig. 4 shows a block diagram of a signal interpolation / decimation block (block 8).
Устройство вычисления адаптивного вейвлет - преобразования содержит аналого-цифровой преобразователь (блок 1), ключ (блок 2), постоянное запоминающее устройство 1 (блок 3), постоянное запоминающее устройство 2 (блок 4), блок (выполнения) свертки 1 (блок 5), блок (выполнения) свертки 2 (блок 6), блок вычисления параметров обработки сигнала (блок 7), блок выполнения интерполяции/децимации сигнала (блок 8), устройство сложения 1 (блок 9), устройство сравнения 1 (блок 10), блок управления и генерации адресов (блок 11), причем на вход аналого-цифрового преобразователя (блок 1) подается анализируемый сигнал, выход аналого-цифрового преобразователя (блок 1) соединен с первым входом ключа (блок 2), выход ключа соединен с первым входом блока свертки 1 (блок 5), с первым входом блока свертки 2 (блок 6), со вторым входом блока вычисления параметров обработки сигнала (блок 7), выход постоянного запоминающего устройства 1 (блок 3) соединен со вторым входом блока свертки 1 (блок 5), выход постоянного запоминающего устройства 2 (блок 4) соединен со вторым входом блока свертки 2 (блок 6), выход блока свертки 1 (блок 5) является первым выходом устройства, выход блока свертки 2 (блок 6) соединен с третьим входом блока интерполяции/децимации сигнала (блок 8), на первый The adaptive wavelet transform calculation device comprises an analog-to-digital converter (block 1), a key (block 2), read-only memory 1 (block 3), read-only memory 2 (block 4), convolution (execution) block 1 (block 5) , convolution block (execution) 2 (block 6), signal processing parameter calculation block (block 7), signal interpolation / decimation block (block 8), addition device 1 (block 9), comparison device 1 (block 10), block control and generation of addresses (block 11), and the input of analog-to-digital convert When firing (block 1), the analyzed signal is supplied, the output of the analog-to-digital converter (block 1) is connected to the first input of the key (block 2), the output of the key is connected to the first input of convolution block 1 (block 5), with the first input of convolution block 2 (block 6), with the second input of the signal processing parameter calculation unit (block 7), the output of the read-only memory 1 (block 3) is connected to the second input of the convolution unit 1 (block 5), the output of the read-only memory 2 (block 4) is connected to the second input convolution block 2 (block 6), the output of convolution block 1 (block 5) is the lane the output of the device, the output of convolution unit 2 (block 6) is connected to the third input of the signal interpolation / decimation block (block 8), to the first
вход блока вычисления параметров обработки сигнала (блок 7) подается величина отсекаемой мощности сигнала, первый выход блока вычисления параметров обработки сигнала (блок 7) соединен с первым входом устройства сравнения 1 (блок 10), второй выход блока вычисления параметров обработки сигнала (блок 7) соединен с первым входом блока интерполяции/децимации сигнала (блок 8), третий выход блока вычисления параметров обработки сигнала (блок 7) соединен со вторым входом блока интерполяции/децимации сигнала (блок 8), первый выход блока интерполяции/децимации сигнала (блок 8) соединен с первым входом устройства сложения 1 (блок 9), второй выход блока интерполяции/децимации сигнала (блок 8) соединен со вторым входом ключа (блок 2) и является вторым выходом устройства вычисления адаптивного вейвлет - преобразования, выход устройства сложения 1 (блок 9) соединен со вторым входом устройства сравнения 1 (блок 10), выход устройства сравнения 1 (блок 10) соединен с блоком управления и генерации адресов (блок 11), причем блок управления и генерации адресов (блок 11) соединен со всеми вышеперечисленными блоками.the input of the signal processing parameter calculation block (block 7) is supplied with the signal cut-off value, the first output of the signal processing parameter calculation block (block 7) is connected to the first input of the comparison device 1 (block 10), the second output of the signal processing parameter calculation block (block 7) connected to the first input of the signal interpolation / decimation block (block 8), the third output of the signal processing parameter calculation block (block 7) is connected to the second input of the signal interpolation / decimation block (block 8), the first output of the interpolation / dec block signal mimics (block 8) is connected to the first input of addition device 1 (block 9), the second output of the signal interpolation / decimation block (block 8) is connected to the second key input (block 2) and is the second output of the adaptive wavelet transform calculation device, output addition device 1 (block 9) is connected to the second input of the comparison device 1 (block 10), the output of the comparison device 1 (block 10) is connected to the control and address generation unit (block 11), and the control and generation of addresses (block 11) is connected with all of the above blocks .
Блок вычисления параметров обработки сигнала (блок 7) содержит устройство вычисления быстрого одномерного преобразования Фурье (блок 7.1), устройство сложения 2 (блок 7.2), устройство сложения 3 (блок 7.3), устройство деления 1 (блок 7.4), устройство перемножения 1 (блок 7.5), устройство сравнения 2 (блок 7.6), устройство деления 2 (блок 7.7), устройство сложения 4 (блок 7.8), блок вычисления коэффициентов интерполяции/децимации (блок 7.9), устройство деления 3 (блок 7.10), устройство перемножения 2 (блок 7.11), причем на вход устройства вычисления быстрого преобразования Фурье (блок 7.1) подается сигнал с выхода ключа (блок 2), выход устройства вычисления быстрого преобразования Фурье (блок 7.1) соединен с первым входом устройства сложения 2 (блок 7.2) и третьим входом устройства сложения 3 (блок 3), The signal processing parameter calculation unit (block 7) contains a fast one-dimensional Fourier transform calculation device (block 7.1), an addition device 2 (block 7.2), an addition device 3 (block 7.3), a division device 1 (block 7.4), a multiplication device 1 (block 7.5), a comparison device 2 (block 7.6), a division device 2 (block 7.7), an addition device 4 (block 7.8), a block for calculating interpolation / decimation coefficients (block 7.9), a division device 3 (block 7.10), a multiplier 2 ( block 7.11), and at the input of the device for calculating fast conversion I Fourier (block 7.1) a signal is output from the key output (block 2), the output of the fast Fourier transform calculation device (block 7.1) is connected to the first input of addition device 2 (block 7.2) and the third input of addition device 3 (block 3),
выход устройства сложения 2 (блок 2) соединен с первым входом устройства деления 1 (блок 7.4), первый выход устройства сложения 3 (блок 7.3) соединен со вторым входом устройства деления 1 (блок 7.4), второй выход устройства сложения 3 (блок 7.3) соединен с третьим входом устройства перемножения 1 (блок 7.5), выход устройства деления 1 (блок 7.4) соединен со вторым входом устройства сравнения 2 (блок 7.6) и с первым входом устройства деления 2 (блок 7.7), выход устройства перемножения 1 (блок 7.5) соединен со вторым входом устройства деления 2 (блок 7.7), выход устройства сравнения 2 (блок 7.6) соединен с первым входом устройства перемножения 1 (блок 7.5) и с первым входом устройства сложения 4 (блок 7.8), выход устройства сложения 4 (блок 7.8) соединен с первым входом устройства перемножения 2 (блок 7.11), выход устройства деления 2 (блок 7.7) связан с первым входом блока вычисления коэффициента интерполяции/децимации сигнала (блок 7.9), первый выход блока вычисления коэффициента интерполяции/децимации сигнала (блок 7.9) является вторым выходом блока вычисления параметров обработки сигнала (блок 2), второй выход блока вычисления коэффициента интерполяции/децимации сигнала (блок 7.9) является третьим выходом блока вычисления параметров обработки сигнала (блок 2), на первый вход устройства деления 3 (блок 7.10) подается постоянная величина (величина постоянной, подаваемой на вход устройства равна 100), на второй вход устройства деления 3 (блок 7.10) подается величина отсекаемой мощности сигнала, выход устройства деления 3 (блок 7.10) является первым выходом блока вычисления параметров обработки сигнала (блок 7), на второй вход устройства перемножения 2 (блок 7.11) подается величина отсекаемой мощности сигнала, выход устройства перемножения 2 соединен со вторым входом устройства перемножения 1 (блок 7.5) и с первым входом устройства сравнения 2 (блок 7.6).the output of addition device 2 (block 2) is connected to the first input of division device 1 (block 7.4), the first output of addition device 3 (block 7.3) is connected to the second input of division device 1 (block 7.4), the second output of addition device 3 (block 7.3) connected to the third input of the multiplier 1 (block 7.5), the output of the divider 1 (block 7.4) is connected to the second input of the comparison device 2 (block 7.6) and to the first input of the divider 2 (block 7.7), the output of the multiplier 1 (block 7.5 ) connected to the second input of the division device 2 (block 7.7), the output of the device equation 2 (block 7.6) is connected to the first input of the multiplier 1 (block 7.5) and to the first input of the addition device 4 (block 7.8), the output of the addition 4 (block 7.8) is connected to the first input of the multiplier 2 (block 7.11), output division device 2 (block 7.7) is connected to the first input of the signal interpolation / decimation coefficient calculation block (block 7.9), the first output of the signal interpolation / decimation coefficient calculation block (block 7.9) is the second output of the signal processing parameter calculation block (block 2), the second block output calculated the signal interpolation / decimation coefficient (block 7.9) is the third output of the signal processing parameter calculation block (block 2), a constant value is supplied to the first input of the division device 3 (block 7.10) (the value of the constant supplied to the device input is 100), and to the second the input of the division device 3 (block 7.10) is the value of the cutoff power of the signal, the output of the division 3 (block 7.10) is the first output of the block for calculating the signal processing parameters (block 7), the quantity on the cut-off signal power, the output of the multiplier 2 is connected to the second input of the multiplier 1 (block 7.5) and to the first input of the comparison device 2 (block 7.6).
Блок вычисления коэффициентов интерполяции/децимации (блок 7.9) включает в себя устройство сравнения 3 (блок 7.9.1), устройство сравнения 4 (блок 7.9.2), устройство сравнения 5 (блок 7.9.3), устройство сравнения 6 (блок 7.9.4), устройство перемножения 3 (блок 7.9.5), устройство перемножения 4 (блок 7.9.6), устройство перемножения 5 (блок 7.9.7), устройство перемножения 6 (блок 7.9.8), устройство перемножения 7 (блок 7.9.9), устройство перемножения 8 (блок 7.9.10), устройство сложения 5 (блок 7.9.11), устройство сложения 6 (блок 7.9.12), причем на первый вход устройства сравнения 3 (блок 7.9.1) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 0.1), на второй вход устройства сравнения 3 (блок 7.9.1) поступает величина с выхода устройства деления 2 (блок 7.7), выход устройства сравнения 3 (блок 7.9.1) соединен со вторым входом устройства перемножения 3 (блок 7.9.5), на первый вход устройства сравнения 4 (блок 7.9.2) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 0.01), второй вход устройства сравнения 4 (блок 7.9.2) соединен с выходом устройства деления 2 (блок 7.7), выход устройства сравнения 4 (блок 7.9.2) соединен с третьим входом устройства перемножения 3 (блок 7.9.5), на первый вход устройства сравнения 5 (блок 7.9.3) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 0.1), второй вход устройства сравнения 5 (блок 7.9.3) соединен с выходом устройства деления 2 (блок 7.7), выход устройства сравнения 5 (блок 7.9.3) соединен со вторым входом устройства перемножения 4 (блок 7.9.6), на первый вход устройства сравнения 6 (блок 7.9.4) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 0.01), второй вход устройства сравнения 6 (блок 7.9.4) соединен с выходом устройства деления 2 (блок 7.7), выход устройства сравнения 6 (блок 7.9.4) соединен со вторым входом устройства перемножения 5 (блок 7.9.7), на первый вход устройства перемножения 3 (блок 7.9.5) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 1000), The block for calculating the interpolation / decimation coefficients (block 7.9) includes a comparison device 3 (block 7.9.1), a comparison device 4 (block 7.9.2), a comparison device 5 (block 7.9.3), a comparison device 6 (block 7.9. 4), a multiplier 3 (block 7.9.5), a multiplier 4 (block 7.9.6), a multiplier 5 (block 7.9.7), a multiplier 6 (block 7.9.8), a multiplier 7 (block 7.9. 9), a multiplication device 8 (block 7.9.10), an addition device 5 (block 7.9.11), an addition device 6 (block 7.9.12), and the first input of the comparison device 3 (block 7.9.1) a constant value appears (the value of the constant supplied to the input of the device is 0.1), the second input of the comparison device 3 (block 7.9.1) receives the value from the output of the division device 2 (block 7.7), the output of the comparison device 3 (block 7.9.1) is connected with the second input of the multiplying device 3 (block 7.9.5), a constant value (the value of the constant supplied to the input of the device is 0.01) is supplied to the first input of the comparing device 4 (block 7.9.2), the second input of the comparing device 4 (block 7.9.2 ) connected to the output of the division device 2 (block 7.7), the output of the device and comparison 4 (block 7.9.2) is connected to the third input of the multiplying device 3 (block 7.9.5), a constant value is supplied to the first input of the comparison device 5 (block 7.9.3) (the value of the constant supplied to the input of the device is 0.1), the second input of the comparison device 5 (block 7.9.3) is connected to the output of the division device 2 (block 7.7), the output of the comparison device 5 (block 7.9.3) is connected to the second input of the multiplier 4 (block 7.9.6), to the first input of the device comparison 6 (block 7.9.4) receives a constant value (the value of the constant supplied to the input of the device va is equal to 0.01), the second input of the comparison device 6 (block 7.9.4) is connected to the output of the division device 2 (block 7.7), the output of the comparison device 6 (block 7.9.4) is connected to the second input of the multiplier 5 (block 7.9.7) , at the first input of the multiplying device 3 (block 7.9.5) a constant value is received (the value of the constant supplied to the input of the device is 1000),
выход устройства перемножения 3 (блок 7.9.5) соединен с первым входом устройства перемножения 6 (блок 7.9.8) и с первым входом устройства сложения 6 (блок 7.9.12), на первый вход устройства перемножения 4 (блок 7.9.6) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 100), выход устройства перемножения 4 (блок 7.9.6) соединен с первым входом устройства перемножения 7 (блок 7.9.9) и со вторым входом устройства сложения 6 (блок 7.9.12), на первый вход устройства перемножения 5 (блок 7.9.7) поступает постоянная величина (величина постоянной, подаваемой на вход устройства равна 10000), выход устройства перемножения 5 (блок 7.9.7) соединен с первым входом устройства перемножения 8 (блок 7.9.10) и с третьим входом устройства сложения 6 (блок 7.9.12), на второй вход устройства перемножения 6 (блок 7.9.8) поступает величина с выхода устройства деления 2 (блок 7.7), выход устройства перемножения 6 (блок 7.9.8) соединен с первым входом устройства сложения 5 (блок 7.9.11), на второй вход устройства перемножения 7 (блок 7.9.9) поступает величина с выхода устройства деления 2 (блок 7.7), выход устройства перемножения 7 (блок 7.9.9) соединен со вторым входом устройства сложения 5 (блок 7.9.11), на второй вход устройства перемножения 8 (блок 7.9.10) поступает величина с выхода устройства деления 2 (блок 7.7), выход устройства перемножения 8 (блок 7.9.10) соединен с третьим входом устройства сложения 5 (блок 7.9.11), выход устройства сложения 5 (блок 7.9.11) является первым выходом устройства вычисления адаптивного вейвлет - преобразования, выход устройства сложения 6 (блок 7.9.12) является вторым выходом устройства вычисления адаптивного вейвлет - преобразования.the output of the multiplier 3 (block 7.9.5) is connected to the first input of the multiplier 6 (block 7.9.8) and to the first input of the addition 6 (block 7.9.12), the first input of the multiplier 4 (block 7.9.6) constant value (the value of the constant supplied to the input of the device is 100), the output of the multiplier 4 (block 7.9.6) is connected to the first input of the multiplier 7 (block 7.9.9) and to the second input of the addition device 6 (block 7.9.12) , at the first input of the multiplying device 5 (block 7.9.7), a constant value (constant value the current supplied to the input of the device is 10000), the output of the multiplier 5 (block 7.9.7) is connected to the first input of the multiplier 8 (block 7.9.10) and to the third input of the addition device 6 (block 7.9.12), to the second input multiplying device 6 (block 7.9.8) receives the value from the output of division device 2 (block 7.7), the output of multiplying device 6 (block 7.9.8) is connected to the first input of addition device 5 (block 7.9.11), to the second input of the multiplying device 7 (block 7.9.9) receives the value from the output of the division device 2 (block 7.7), the output of the multiplication device 7 (block 7.9.9) is connected to the second input of the addition device 5 (block 7.9.11), the second output of the multiplier 8 (block 7.9.10) receives the value from the output of the division device 2 (block 7.7), the output of the multiplier 8 (block 7.9.10) is connected to the third input of the addition device 5 (block 7.9.11), the output of the addition device 5 (block 7.9.11) is the first output of the adaptive wavelet transform calculation device, the output of the addition device 6 (block 7.9.12) is the second the output of the adaptive wavelet transform computation device.
Блок выполнения интерполяции/децимации сигнала (блок 8) содержит устройство интерполяции (блок 8.1) и устройство децимации (блок 8.2), причем на первый вход устройства интерполяции (блок 8.1) подается сигнал с выхода устройства свертки 2 (блок 6), на второй вход устройства The block for performing interpolation / decimation of the signal (block 8) contains an interpolation device (block 8.1) and a decimation device (block 8.2), and the signal from the output of convolution device 2 (block 6) is supplied to the first input of the interpolation device (block 8.1), and to the second input devices
интерполяции подается коэффициент интерполяции сигнала с третьего выхода блока вычисления параметров обработки сигнала (блок 7), выход устройства интерполяции соединен со вторым входом устройства децимации (блок 8.1), на первый вход устройства децимации (блок 8.2) подается коэффициент децимации сигнала со второго выхода блока вычисления параметров обработки сигнала (блок 7), первый выход устройства децимации (блок 8.2) соединен со вторым входом устройства сравнения 1 (блок 10), второй выход устройства децимации является выходом устройства вычисления адаптивного вейвлет - преобразования.the interpolation coefficient of the signal is interpolated from the third output of the signal processing parameter calculation unit (block 7), the output of the interpolation device is connected to the second input of the decimation device (block 8.1), the decimation coefficient of the signal from the second output of the calculation block is fed to the first input of the decimation device (block 8.2) signal processing parameters (block 7), the first output of the decimation device (block 8.2) is connected to the second input of the comparison device 1 (block 10), the second output of the decimation device is the output of the subtraction device Lenia adaptive wavelet - transform.
Устройство вычисления адаптивного вейвлет - преобразования работает следующим образом.The adaptive wavelet transform computation device operates as follows.
По сигналу общей инициализации на входы всех устройств подаются нулевые значения и обнуляются внутренние регистры устройств сложения.According to the general initialization signal, zero values are supplied to the inputs of all devices and the internal registers of addition devices are reset.
По сигналу загрузки сигнала на вход аналого-цифрового преобразователя (блок 1) поступает анализируемый сигнал s(t). После его преобразования в цифровую форму аналого-цифровой преобразователь (блок 1) посылает сигнал готовности данных на блок управления и генерации адресов (блок 11). При получении сигнала готовности данных с аналого-цифрового преобразователя (блок 1) блок управления и генерации адресов (блок 11) посылает на аналого-цифровой преобразователь сигнал выдачи данных на первый вход ключа (блок 2), после получения сигнала выдачи данных аналого-цифровой преобразователь (блок 1) отправляет дискретную выборку s[n] на первый вход ключа (блок 2). Блок управления и генерации адресов анализирует состояние ключа (блок 2), если ключ (блок 2) находится в состоянии 0, то на выход ключа (блок 2) посылается цифровая последовательность с первого входа ключа (блок 2), иначе - со второго входа. После выдачи синхронизирующего сигнала загрузки данных на ключ (блок 2), с его выхода дискретный сигнал поступает на первые входы блоков The signal download signal to the input of the analog-to-digital Converter (block 1) receives the analyzed signal s (t). After its conversion to digital form, the analog-to-digital converter (block 1) sends a data ready signal to the control and address generation block (block 11). Upon receipt of the data readiness signal from the analog-to-digital converter (block 1), the control and address generation unit (block 11) sends a data output signal to the analog-to-digital converter to the first key input (block 2), after receiving the data to the analog-to-digital converter (block 1) sends a discrete sample s [n] to the first key input (block 2). The control and address generation unit analyzes the key state (block 2), if the key (block 2) is in state 0, then a digital sequence is sent to the key output (block 2) from the first key input (block 2), otherwise - from the second input. After issuing a synchronizing signal to download data to the key (block 2), from its output a discrete signal is fed to the first inputs of the blocks
выполнения свертки (блок 5 и блок 6) и на второй вход блок вычисления параметров обработки сигнала (блок 7).performing convolution (block 5 and block 6) and to the second input, a block for calculating the signal processing parameters (block 7).
Затем, на постоянное запоминающее устройство 1 (блок 3) и постоянное запоминающее устройство 2 (блок 4) поступает синхронизирующий сигнал выдачи данных, после чего на вторые входы блоков выполнения свертки (блок 5 и блок 6) поступают отсчеты высокочастотного (на блок 5 с блока 3) и низкочастотного (на блок 6 с блока 4) фильтров. После поступления на блоки выполнения свертки (блоки 5 и 6) синхронизирующих сигналов выполнения свертки они осуществляют свертку дискретных сигналов, находящихся на первых входах с фильтрами, поступающими на вторые входы. Результат работы блока свертки 1 (блок 5) поступает на выход устройства вычисления адаптивного вейвлет - преобразования является высокочастотной компонентой сигнала, результат работы блока свертки 2 (блок 6) поступает на третий вход блока интерполяции/децимации сигнала (блок 8). При поступлении на блок вычисления параметров обработки сигнала (блок 7) синхронизирующего сигнала загрузки данных, в устройство на первый вход загружается значение отсекаемой мощности, на второй вход - анализируемый дискретный сигнал.Then, to the read-only memory 1 (block 3) and read-only memory 2 (block 4), a synchronization data signal is received, after which the high-frequency samples (to block 5 from block 5) are received at the second inputs of the convolution blocks (block 5 and block 6) 3) and low-pass (on block 6 from block 4) filters. After receipt of the convolution execution blocks (blocks 5 and 6) of synchronization convolution signals, they carry out the convolution of discrete signals located at the first inputs with filters supplied to the second inputs. The result of the operation of convolution unit 1 (block 5) is sent to the output of the adaptive wavelet transform calculation device as the high-frequency component of the signal, the result of the operation of convolution unit 2 (block 6) is sent to the third input of the signal interpolation / decimation block (block 8). Upon receipt of a synchronizing signal for loading data to the signal processing parameters calculation unit (block 7), the cut-off power value is loaded to the device at the first input, and the discrete signal under analysis is loaded to the second input.
После поступления на блок вычисления параметров обработки сигнала (блок 7) синхронизирующего сигнала выполнения вычисления, устройство осуществляет вычисление коэффициентов интерполяции/децимации и числа шагов работы устройства.After the synchronization signal of the calculation is received on the signal processing parameters calculation unit (block 7), the device calculates the interpolation / decimation coefficients and the number of steps of the device.
Число шагов работы устройства поступает на устройство сравнения 1 (блок 10), коэффициент децимации сигнала поступает на первый вход блока выполнения интерполяции/децимации сигнала (блок 8), коэффициент интерполяции сигнала поступает на второй вход блока выполнения интерполяции/децимации сигнала (блок 8).The number of operation steps of the device is supplied to the comparison device 1 (block 10), the decimation coefficient of the signal is fed to the first input of the signal interpolation / decimation block (block 8), the signal interpolation coefficient is fed to the second input of the signal interpolation / decimation block (block 8).
После поступления на блок выполнения интерполяции/децимации сигнала (блок 8) синхронизирующего сигнала начала вычислений, блок выполняет вычисление. Результирующий сигнал поступает на вход ключа After arriving at the block for performing interpolation / decimation of the signal (block 8) of the synchronization signal of the start of calculations, the block performs the calculation. The resulting signal is input to the key
(блок 2), сигнал о том, что операция была выполнена поступает на вход устройства сложения 1 (блок 9).(block 2), the signal that the operation was performed is fed to the input of addition device 1 (block 9).
После поступления на вход устройства сравнения 1 (блок 10) синхронизирующего сигнала выполнения сравнения, устройство выполняет сравнение величины, находящейся на его первом входе с величиной, находящейся на его втором входе, если величина на втором входе равна величине на первом входе, то устройство сравнения формирует на выходе устройства логическую единицу, которая поступает на блок управления и генерации адресов и устройство завершает свою работу, иначе, устройство управляемое блоком управления и генерации адресов выполняет ту же последовательность действий по обработке сигнала, который поступает с выхода блока выполнения интерполяции/децимации сигнала (блок 8), до тех пор, пока величина на первом входе не равна величине на втором входе.After the input of the comparison device 1 (block 10) of the synchronization signal for performing the comparison, the device compares the value located at its first input with the value located at its second input, if the value at the second input is equal to the value at the first input, then the comparison device generates at the device’s output, a logical unit that arrives at the control and address generation unit and the device completes its work; otherwise, the device controlled by the control and address generation unit does the same Action been consistent processing signal which is output from the unit performing interpolation / decimation signal (block 8), as long as the value at the first input does not equal the value on the second input.
Блок вычисления параметров обработки сигнала (блок 7) работает следующим образом.The unit for computing the signal processing parameters (block 7) operates as follows.
По сигналу общей инициализации на входы всех устройств подаются нулевые значения и обнуляются внутренние регистры устройств сложения, значение внутреннего регистра устройства сложения 4 (блок 7.8) устанавливается в 1.According to the general initialization signal, zero values are supplied to the inputs of all devices and the internal registers of the addition devices are reset, the value of the internal register of the addition device 4 (block 7.8) is set to 1.
По синхронизирующему сигналу загрузки данных на устройство деления 3 (блок 7.10) на первый вход загружается постоянная величина (значение постоянной величины равно 100), на второй вход загружается величина отсекаемой мощности сигнала. По синхронизирующему сигналу деления устройство деления 3 (блок 7.10) выполняет деление величины находящейся на первом входе на величину, находящуюся на втором входе. Выход устройства деления 3 (блок 7.10) является первым выходом блока вычисления параметров обработки сигнала (блок 7).According to the synchronizing signal for downloading data to the division device 3 (block 7.10), a constant value is loaded to the first input (the value of the constant value is 100), and the cut-off signal power is loaded to the second input. According to the clock signal of division, the division device 3 (block 7.10) performs the division of the value located at the first input by the value located at the second input. The output of the division device 3 (block 7.10) is the first output of the signal processing parameter calculation unit (block 7).
По синхронизирующему сигналу загрузки данных на устройство перемножения 2 (блок 7.11) на первый вход величина с выхода устройства According to the synchronizing signal of downloading data to the device of multiplication 2 (block 7.11) to the first input, the value from the output of the device
сложения 4 (блок 7.8), на второй вход загружается величина отсекаемой мощности сигнала. По синхронизирующему сигналу умножения устройство перемножения 2 (блок 7.11) выполняет перемножение величин находящихся на первом и втором входах устройства.addition 4 (block 7.8), the value of the cut-off signal power is loaded to the second input. According to the synchronization signal of the multiplication device multiplication 2 (block 7.11) performs the multiplication of the values located on the first and second inputs of the device.
По синхронизирующему сигналу загрузки данных на устройство вычисления быстрого одномерного преобразования Фурье (блок 7.1) с выхода ключа (блок 2) поступает одномерный дискретный сигнал s[n]. По синхронизирующему сигналу вычисления устройство вычисляет преобразование Фурье исходного сигнала. Затем, при поступлении сигнала выдачи данных на устройство сложения 2 (блок 7.2), устройство начинает выполнять поэлементную выдачу отсчетов спектра сигнала. При поступлении синхронизирующих сигналов сложения на устройство сложения 2 (блок 7.2), устройство выполняет сложение приходящих на его вход дискретных отсчетов со значением внутреннего регистра.According to the synchronizing data loading signal, a one-dimensional discrete signal s [n] is received from the key output (block 2) to the device for calculating the fast one-dimensional Fourier transform (block 7.1). Using the synchronization signal of the calculation, the device calculates the Fourier transform of the original signal. Then, upon receipt of a data output signal to addition device 2 (block 7.2), the device begins to perform element-wise output of samples of the signal spectrum. When synchronization signals of addition arrive at addition device 2 (block 7.2), the device performs addition of discrete samples arriving at its input with the value of the internal register.
После сложения всех элементов спектра, на выходе устройства сложения 2 (блок 7.2) формируется сумма значений отсчетов спектра. По синхронизирующему сигналу загрузки данных, поступающего на вход синхронизации устройства сложения 3 (блок 7.3) на вход блока подается очередное значение отсчета спектра сигнала. По синхронизирующему сигналу сложения, поступающего на вход синхронизации устройства сложения 3 (блок 7.3) осуществляется сложение величины на входе устройства (очередного значения отсчета спектра сигнала) со значением, хранящимся во внутреннем регистре устройства сложения 3 (блок 7.3).After adding up all the elements of the spectrum, the sum of the values of the spectrum samples is formed at the output of the addition device 2 (block 7.2). According to the synchronizing signal for downloading data received at the synchronization input of the addition device 3 (block 7.3), the next value of the signal spectrum reading is fed to the input of the block. According to the synchronization signal of addition, which is input to the synchronization input of addition device 3 (block 7.3), the value at the input of the device (the next value of the signal spectrum spectrum) is added to the value stored in the internal register of addition 3 (block 7.3).
По синхронизирующему сигналу деления, поступающего на устройство деления 1 (блок 7.4), выполняется деление величины поступающей на второй вход устройства деления 1 (блок 7.4) на величину, поступающую на первый вход устройства деления 1 (блок 7.4). Результат выполнения деления поступает на второй вход устройства сравнения 2 (блок 7.6) и на первый вход устройства деления 2 (блок 7.7).According to the synchronization signal of the division arriving at the division device 1 (block 7.4), the division of the value supplied to the second input of the division device 1 (block 7.4) is performed by the value supplied to the first input of the division device 1 (block 7.4). The result of the division is fed to the second input of the comparison device 2 (block 7.6) and to the first input of the division device 2 (block 7.7).
При поступлении синхронизирующего сигнала загрузки данных на третий вход устройства сравнения 2, на первый вход устройства сравнения 2 (блок 7.6) поступает результат работы устройства перемножения 2 (блок 7.11), а на второй вход - величина с выхода устройства деления 1 (блок 7.4). При поступлении на устройство сравнения 2 (блок 7.6) синхронизирующего сигнала сравнения проверяется верность того, что величина, поданная на второй вход больше величины, поданной на первый вход. Таким образом, если величина на первом входе больше величины на втором входе, то на выходе устройства сравнения 2 (блок 7.6) формируется 1, иначе 0. Результат работы устройства поступает на устройство сложения 4 (блок 7.8), которое по синхронизирующему сигналу сложения осуществляется сложение величины на первом входе со значением внутреннего регистра. Блок управления и генерации адресов (блок 11) анализирует величину на выходе устройства сравнения 2 (блок 7.6). Если на выходе устройства сравнения 2 (блок 7.6) находится 0, то блок управления и генерации адресов (блок 11) посылает на устройство вычисления быстрого одномерного преобразования Фурье (блок 7.1) синхронизирующий сигнал выдачи очередного элемента спектра.When a synchronizing signal for loading data arrives at the third input of the device of comparison 2, the first input of the device of comparison 2 (block 7.6) receives the result of the operation of the multiplier 2 (block 7.11), and the second input receives the value from the output of the division device 1 (block 7.4). Upon receipt of the synchronization comparison signal to the comparison device 2 (block 7.6), the correctness of the fact that the value supplied to the second input is greater than the value applied to the first input is checked. Thus, if the value at the first input is greater than the value at the second input, then 1 is formed at the output of the comparison device 2 (block 7.6), otherwise 0. The result of the device’s operation is transferred to the addition device 4 (block 7.8), which is added by the synchronization signal of addition values at the first input with the value of the internal register. The control and address generation unit (block 11) analyzes the value at the output of the comparison device 2 (block 7.6). If 0 is located at the output of the comparison device 2 (block 7.6), then the control and address generation block (block 11) sends to the device the calculation of the fast one-dimensional Fourier transform (block 7.1), the synchronization signal of the output of the next element of the spectrum.
Данный процесс будет повторяться до тех пор, пока на выходе устройства сравнения 2 (блок 7.6) не появится 1. Если на выходе устройства сравнения 2 (блок 7.6) находится 1, то блок управления и генерации адресов (блок 11) посылает на устройство суммирования 3 (блок 7.3) синхронизирующий сигнал выдачи величины, хранящейся во внутреннем регистре на устройство перемножения 1 (блок 7.5). При поступлении на устройство перемножения 1 (блок 7.5) синхронизирующего сигнала вычисления операции умножения, устройство выполняет перемножение величин, подаваемых на его входы, т.е. величины со второго выхода устройства суммирования 2, т.е. числа просуммированных отсчетов, величины с выхода устройства перемножения 2 (блок 7.11) и результата работы устройства сравнения 2 (блок 7.6).This process will be repeated until 1. appears at the output of comparison device 2 (block 7.6). If 1 is at the output of comparison device 2 (block 7.6), then the control and address generation unit (block 11) sends 3 to the summation device (block 7.3) a synchronization signal for outputting a value stored in the internal register to the multiplier 1 (block 7.5). Upon receipt of a synchronization signal for calculating the operation of multiplication on the multiplication device 1 (block 7.5), the device multiplies the values supplied to its inputs, i.e. values from the second output of the summing device 2, i.e. the number of summed samples, the values from the output of the multiplier 2 (block 7.11) and the result of the operation of the comparison device 2 (block 7.6).
По синхронизирующему сигналу загрузки данных величина с выхода устройства перемножения 1 (блок 7.5) поступает на второй вход устройства деления 2 (блок 7.7), причем на первый вход устройства деления 2 (блок 7.7) по синхронизирующему сигналу загрузки данных поступает величина, вычисленная в устройстве деления 1 (блок 7.4). По синхронизирующему сигналу деления, поступающего на вход устройства деления 2 (блок 7.7) выполняется деление величины, поступившей на второй вход устройства деления 2 (блок 7.7) на величину, поступившую на первый вход устройства деления 2 (блок 7.7). Результат работы устройства поступает на блок вычисления коэффициентов интерполяции/децимации.According to the synchronizing signal for downloading data, the value from the output of the multiplier 1 (block 7.5) is fed to the second input of the division device 2 (block 7.7), and the value calculated in the division device is supplied to the first input of the division device 2 (block 7.7) according to the synchronizing signal for loading data 1 (block 7.4). According to the synchronization signal of division received at the input of division 2 (block 7.7), the value received at the second input of division 2 (block 7.7) is divided by the value received at the first input of division 2 (block 7.7). The result of the operation of the device is supplied to the block for calculating the interpolation / decimation coefficients.
По синхронизирующему сигналу загрузки в блок вычисления коэффициентов интерполяции/децимации сигнала (блок 7.9) загружается величина с выхода устройства деления 2 (блок 7.7). По синхронизирующему сигналу выполнения вычислений устройство интерполяции/децимации осуществляет вычисление коэффициентов интерполяции/децимации сигнала. Первый выход блока вычисления коэффициентов интерполяции/децимации сигнала (блок 7.9) является вторым выходом блока вычисления параметров обработки сигнала, второй выход является третьим выходом блока вычисления параметров обработки сигнала.By the synchronizing load signal, the value from the output of division device 2 (block 7.7) is loaded into the block for calculating the interpolation / decimation coefficients of the signal (block 7.9). The interpolation / decimation device calculates the interpolation / decimation coefficients of the signal from the synchronization signal for performing the calculations. The first output of the signal interpolation / decimation coefficient calculation unit (block 7.9) is the second output of the signal processing parameter calculation unit, the second output is the third output of the signal processing parameter calculation unit.
Рассмотрим подробнее работу блока вычисления коэффициентов интерполяции/децимации (блок 7.9).Let us consider in more detail the operation of the block for calculating the interpolation / decimation coefficients (block 7.9).
На вход блока вычисления коэффициентов интерполяции/децимации с выхода устройства деления 2 (блок 7.7) поступает коэффициент прореживания сигнала.The input signal of the calculation of the coefficients of interpolation / decimation from the output of the division device 2 (block 7.7) receives the coefficient of thinning signal.
По синхронизирующему сигналу загрузки данных, приходящего на третий вход устройства сравнения 3 (блок 7.9.1) на второй вход устройства сравнения 3 (блок 7.9.1) производится загрузка коэффициента прореживания сигнала с выхода устройства деления 2 (блок 7.7).Using the synchronizing signal for downloading data coming to the third input of the comparison device 3 (block 7.9.1), the signal thinning coefficient is downloaded from the output of the division device 2 (block 7.7) to the second input of the comparison device 3 (block 7.9.1).
По синхронизирующему сигналу загрузки данных, приходящего на третий вход устройства сравнения 4 (блок 7.9.2) на второй вход устройства сравнения 4 (блок 7.9.2) производится загрузка коэффициента прореживания сигнала с выхода устройства деления 2 (блок 7.7).Using the synchronizing signal for downloading data coming to the third input of the comparison device 4 (block 7.9.2), the coefficient of thinning of the signal from the output of the division device 2 (block 7.7) is downloaded to the second input of the comparison device 4 (block 7.9.2).
По синхронизирующему сигналу загрузки данных, приходящего на третий вход устройства сравнения 5 (блок 7.9.3) на второй вход устройства сравнения 5 (блок 7.9.3) производится загрузка коэффициента прореживания сигнала с выхода устройства деления 2 (блок 7.7).By the synchronizing signal of the data loading coming to the third input of the comparison device 5 (block 7.9.3), the signal thinning coefficient is downloaded from the output of the division device 2 (block 7.7) to the second input of the comparison device 5 (block 7.9.3).
По синхронизирующему сигналу загрузки данных, приходящего на третий вход устройства сравнения 6 (блок 7.9.4) на второй вход устройства сравнения 6 (блок 7.9.4) производится загрузка коэффициента прореживания сигнала с выхода устройства деления 2 (блок 7.7).By a synchronizing signal for downloading data coming to the third input of the comparison device 6 (block 7.9.4), the signal thinning coefficient is downloaded from the output of the division device 2 (block 7.7) to the second input of the comparison device 6 (block 7.9.4).
По синхронизирующему сигналу выполнения операции сравнения, поступающего на третий вход устройства сравнения 3 (блок 7.9.1) устройство сравнения 3 (блок 7.9.1) проверяет верность того, что величина на втором входе устройства меньше величины на первом входе устройства (на первый вход устройства загружается постоянная 0.1). Если величина на втором входе устройства меньше величины на первом входе устройства, то на выход устройства подается 1, иначе - 0.Using the synchronizing signal to perform the comparison operation, which is input to the third input of the comparison device 3 (block 7.9.1), the comparison device 3 (block 7.9.1) verifies that the value at the second input of the device is less than the value at the first input of the device (at the first input of the device constant 0.1 is loaded). If the value at the second input of the device is less than the value at the first input of the device, then 1 is supplied to the output of the device, otherwise 0.
По синхронизирующему сигналу выполнения операции сравнения, поступающего на третий вход устройства сравнения 4 (блок 7.9.2) устройство сравнения 4 (блок 7.9.2) проверяет верность того, что величина на втором входе устройства больше величины на первом входе устройства (на первый вход устройства загружается постоянная 0.01). Если величина на втором входе устройства больше величины на первом входе устройства, то на выход устройства подается 1, иначе - 0.Using the synchronizing signal to perform the comparison operation, which is input to the third input of the comparison device 4 (block 7.9.2), the comparison device 4 (block 7.9.2) verifies that the value at the second input of the device is greater than the value at the first input of the device (at the first input of the device constant 0.01 is loaded). If the value at the second input of the device is greater than the value at the first input of the device, then 1 is output to the output of the device, otherwise 0.
По синхронизирующему сигналу выполнения операции сравнения, поступающего на третий вход устройства сравнения 5 (блок 7.9.3) устройство сравнения 5 (блок 7.9.3) проверяет верность того, что величина на втором входе устройства больше или равна величине на первом входе устройства (на Using the synchronizing signal to perform the comparison operation, which is input to the third input of the comparison device 5 (block 7.9.3), the comparison device 5 (block 7.9.3) verifies that the value at the second input of the device is greater than or equal to the value at the first input of the device (at
первый вход устройства загружается постоянная 0.1). Если величина на втором входе устройства больше или равна величине на первом входе устройства, то на выход устройства подается 1, иначе - 0.the first input of the device is loaded constant 0.1). If the value at the second input of the device is greater than or equal to the value at the first input of the device, then 1 is output to the output of the device, otherwise 0.
По синхронизирующему сигналу выполнения операции сравнения, поступающего на третий вход устройства сравнения 6 (блок 7.9.4) устройство сравнения 6 (блок 7.9.4) проверяет верность того, что величина на втором входе устройства больше или равна величине на первом входе устройства (на первый вход устройства загружается постоянная 0.01). Если величина на втором входе устройства меньше величины на первом входе устройства, то на выход устройства подается 1, иначе - 0.Using the synchronizing signal to perform the comparison operation, which is supplied to the third input of the comparison device 6 (block 7.9.4), the comparison device 6 (block 7.9.4) verifies that the value at the second input of the device is greater than or equal to the value at the first input of the device (at the first device input is loaded constant 0.01). If the value at the second input of the device is less than the value at the first input of the device, then 1 is supplied to the output of the device, otherwise 0.
По синхронизирующему сигналу загрузки данных, поступающему на четвертый вход устройства перемножения 3 (блок 7.9.5), на второй вход загружается величина с выхода устройства сравнения 3 (блок 7.9.1), на третий вход загружается величина с выхода устройства сравнения 4 (блок 7.9.2), на первый вход загружается постоянная величина (величина постоянной равна 1000).According to the synchronizing data loading signal, which is supplied to the fourth input of the multiplying device 3 (block 7.9.5), the value from the output of the comparison device 3 (block 7.9.1) is downloaded to the second input, the value from the output of the comparison device 4 is loaded to the third input (block 7.9 .2), a constant value is loaded at the first input (the constant value is 1000).
По синхронизирующему сигналу выполнения перемножения устройство перемножения 3 (блок 7.9.5) выполняет перемножение величин, находящихся на его входах. Результирующая величина поступает на выход устройства перемножения 3 (блок 7.9.5).According to the synchronization signal of the multiplication, the multiplying device 3 (block 7.9.5) performs the multiplication of the quantities located at its inputs. The resulting value goes to the output of the multiplier 3 (block 7.9.5).
По синхронизирующему сигналу загрузки данных, поступающему на третий вход устройства перемножения 4 (блок 7.9.6), на второй вход загружается величина с выхода устройства сравнения 4 (блок 7.9.3), на первый вход загружается постоянная величина (величина постоянной равна 100).According to the synchronizing data loading signal, which is supplied to the third input of the multiplying device 4 (block 7.9.6), the value from the output of the comparison device 4 (block 7.9.3) is loaded to the second input, a constant value is loaded to the first input (the constant value is 100).
По синхронизирующему сигналу выполнения перемножения устройство перемножения 4 (блок 7.9.6) выполняет перемножение величин, находящихся на его входах. Результирующая величина поступает на выход устройства перемножения 4 (блок 7.9.6).According to the synchronization signal of the multiplication, the multiplying device 4 (block 7.9.6) performs the multiplication of the quantities located at its inputs. The resulting value goes to the output of the multiplying device 4 (block 7.9.6).
По синхронизирующему сигналу загрузки данных, поступающему на третий вход устройства перемножения 5 (блок 7.9.7), на второй вход загружается величина с выхода устройства сравнения 6 (блок 7.9.4), на первый вход загружается постоянная величина (величина постоянной равна 10000).According to the synchronizing data loading signal, which is supplied to the third input of the multiplier 5 (block 7.9.7), the value from the output of the comparison device 6 (block 7.9.4) is loaded to the second input, a constant value is loaded to the first input (the constant value is 10000).
По синхронизирующему сигналу выполнения перемножения устройство перемножения 5 (блок 7.9.7) выполняет перемножение величин, находящихся на его входах. Результирующая величина поступает на выход устройства перемножения 5 (блок 7.9.7).According to the synchronization signal of the multiplication, the multiplying device 5 (block 7.9.7) performs the multiplication of the quantities located at its inputs. The resulting value goes to the output of the multiplier 5 (block 7.9.7).
По синхронизирующему сигналу загрузки данных, поступающему на устройство перемножения 6 (блок 7.9.8), на первый вход загружается величина с выхода устройства перемножения 3 (блок 7.9.5), а на второй вход - коэффициент прореживания сигнала с выхода устройства деления 2 (блок 7.7).According to the synchronizing signal of the data loading received at the multiplier 6 (block 7.9.8), the value from the output of the multiplier 3 (block 7.9.5) is loaded to the first input, and the signal thinning coefficient from the output of the divider 2 is transmitted to the second input (block 7.7).
По синхронизирующему сигналу перемножения, поступающему на вход синхронизации устройства перемножения 6 (блок 7.9.8) устройство выполняет перемножение величин, находящихся на его входах, результат работы поступает на выход устройства.According to the synchronization signal of multiplication, which is input to the synchronization input of the device of multiplication 6 (block 7.9.8), the device performs the multiplication of the values located at its inputs, the result of the work goes to the output of the device.
По синхронизирующему сигналу загрузки данных, поступающему на устройство перемножения 7 (блок 7.9.9), на первый вход загружается величина с выхода устройства перемножения 4 (блок 7.9.6), а на второй вход - коэффициент прореживания сигнала с выхода устройства деления 2 (блок 7.7).According to the synchronizing signal of the data loading received at the multiplying device 7 (block 7.9.9), the value from the output of the multiplying device 4 (block 7.9.6) is loaded to the first input, and the signal thinning coefficient from the output of the division device 2 (block is input to the second input) 7.7).
По синхронизирующему сигналу перемножения, поступающему на вход синхронизации устройства перемножения 7 (блок 7.9.9) устройство выполняет перемножение величин, находящихся на его входах, результат работы поступает на выход устройства.According to the synchronization signal of multiplication, which is input to the synchronization input of the device of multiplication 7 (block 7.9.9), the device performs the multiplication of the values located at its inputs, the result of the work goes to the output of the device.
По синхронизирующему сигналу загрузки данных, поступающему на устройство перемножения 8 (блок 7.9.10), на первый вход загружается величина с выхода устройства перемножения 5 (блок 7.9.7), а на второй вход According to the synchronizing signal of the data loading received at the multiplier 8 (block 7.9.10), the value from the output of the multiplier 5 (block 7.9.7) is loaded to the first input, and to the second input
- коэффициент прореживания сигнала с выхода устройства деления 2 (блок 7.7).- coefficient of thinning signal from the output of the division device 2 (block 7.7).
По синхронизирующему сигналу перемножения, поступающему на вход синхронизации устройства перемножения 8 (блок 7.9.10) устройство выполняет перемножение величин, находящихся на его входах, результат работы поступает на выход устройства.According to the synchronization signal of multiplication, which is input to the synchronization input of the device of multiplication 8 (block 7.9.10), the device performs the multiplication of the values located at its inputs, the result of the work goes to the output of the device.
По синхронизирующему сигналу загрузки данных, поступающему на устройство сложения 5 (блок 7.9.11), на первый вход загружается величина с выхода устройства перемножения 6 (блок 7.9.8), на второй вход - величина с выхода устройства перемножения 7 (блок 7.9.9), а на третий вход - величина с выхода устройства перемножения 8 (блок 7.9.10).According to the synchronizing signal of the data loading received at the addition device 5 (block 7.9.11), the value from the output of the multiplying device 6 (block 7.9.8) is downloaded to the first input, and the value from the output of the multiplying device 7 (block 7.9.9) is loaded to the second input ), and to the third input - the value from the output of the multiplying device 8 (block 7.9.10).
По синхронизирующему сигналу сложения, поступающему на вход синхронизации устройства сложения 5 (блок 7.9.11) устройство выполняет сложение величин, находящихся на его входах. Результатом работы устройства сложения 5 (блок 7.9.11) является коэффициент децимации сигнала.According to the synchronization signal of addition to the input of the synchronization device of addition 5 (block 7.9.11), the device performs the addition of the values located at its inputs. The result of the operation of addition device 5 (block 7.9.11) is the decimation coefficient of the signal.
По синхронизирующему сигналу загрузки данных, поступающему на устройство сложения 6 (блок 7.9.12), на первый вход загружается величина с выхода устройства перемножения 3 (блок 7.9.5), на второй вход - величина с выхода устройства перемножения 4 (блок 7.9.6), а на третий вход - величина с выхода устройства перемножения 5 (блок 7.9.7).According to the synchronizing signal of the data loading received at the addition device 6 (block 7.9.12), the value from the output of the multiplier 3 (block 7.9.5) is loaded onto the first input, and the value from the output of the multiplier 4 (block 7.9.6) is loaded onto the second input ), and to the third input, the value from the output of the multiplying device 5 (block 7.9.7).
По синхронизирующему сигналу сложения, поступающему на вход синхронизации устройства сложения 6 (блок 7.9.12) устройство выполняет сложение величин, находящихся на его входах. Результатом работы устройства сложения 6 (блок 7.9.12) является коэффициент интерполяции сигнала.According to the synchronizing addition signal received at the synchronization input of the addition device 6 (block 7.9.12), the device performs the addition of the values at its inputs. The result of the operation of the addition device 6 (block 7.9.12) is the signal interpolation coefficient.
Блок выполнения интерполяции/децимации сигнала (блок 8) работает следующим образом.The block for performing interpolation / decimation of the signal (block 8) operates as follows.
По синхронизирующему сигналу загрузки, поступающему на вход синхронизации устройства интерполяции (блок 8.1) на первый вход устройства интерполяции (блок 8.1) подается сигнал с выхода устройства свертки 2 (блок 6), на второй вход устройства интерполяции подается коэффициент интерполяции сигнала с третьего выхода блока вычисления параметров обработки сигнала (блок 7). По синхронизирующему сигналу выполнения операции интерполяции, поступающему на вход синхронизации устройства выполнения интерполяции (блок 8.1), устройство выполняет интерполяцию сигнала, поступившего на первый вход с коэффициентом, поступившим на второй вход. Результат работы устройства интерполяции (блок 8.1) поступает на второй вход устройства децимации (блок 8.2). По синхронизирующему сигналу загрузки данных, поступающему на вход синхронизации устройства децимации (блок 8.2) на первый вход устройства осуществляется загрузка коэффициента децимации.According to the synchronizing load signal, which is input to the synchronization input of the interpolation device (block 8.1), the signal from the output of the convolution device 2 (block 6) is supplied to the first input of the interpolation device (block 8.1), and the signal interpolation coefficient from the third output of the calculation block is supplied to the second input of the interpolation device signal processing parameters (block 7). According to the synchronization signal for performing the interpolation operation, which is input to the synchronization input of the interpolation device (block 8.1), the device interpolates the signal received at the first input with the coefficient received at the second input. The result of the operation of the interpolation device (block 8.1) is fed to the second input of the decimation device (block 8.2). According to the synchronizing signal for loading data, which is input to the synchronization input of the decimation device (block 8.2), the decimation coefficient is loaded onto the first input of the device.
По синхронизирующему сигналу выполнения операции децимации, поступающему на вход синхронизации устройства выполнения децимации (блок 8.2), устройство выполняет децимацию сигнала, поступившего на второй вход с коэффициентом, поступившим на первый вход. Результат работы устройства децимации (блок 8.2) является результатом работы устройства вычисления адаптивного вейвлет - преобразования.According to the synchronization signal of the decimation operation to the synchronization input of the decimation device (block 8.2), the device decimates the signal received at the second input with the coefficient received at the first input. The result of the operation of the decimation device (block 8.2) is the result of the operation of the adaptive wavelet transform computation device.
Таким образом, данное устройство позволяет получить набор низкочастотных и высокочастотных компонент сигнала, с использованием коэффициента масштабирования сигнала, адаптивного к характеристикам сигнала.Thus, this device allows you to get a set of low-frequency and high-frequency components of the signal using the signal scaling factor, adaptive to the characteristics of the signal.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006134238/22U RU62469U1 (en) | 2006-09-25 | 2006-09-25 | ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006134238/22U RU62469U1 (en) | 2006-09-25 | 2006-09-25 | ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU62469U1 true RU62469U1 (en) | 2007-04-10 |
Family
ID=38000740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2006134238/22U RU62469U1 (en) | 2006-09-25 | 2006-09-25 | ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU62469U1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2473917C2 (en) * | 2010-01-08 | 2013-01-27 | Кэнон Кабусики Кайся | Method and device to measure electromagnet wave |
| RU2475796C2 (en) * | 2011-03-29 | 2013-02-20 | Государственное образовательное учреждение высшего профессионального образования Самарский государственный технический университет | Method for automatic proportional control with adaptive sampling interval and apparatus for realising said method |
-
2006
- 2006-09-25 RU RU2006134238/22U patent/RU62469U1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2473917C2 (en) * | 2010-01-08 | 2013-01-27 | Кэнон Кабусики Кайся | Method and device to measure electromagnet wave |
| RU2475796C2 (en) * | 2011-03-29 | 2013-02-20 | Государственное образовательное учреждение высшего профессионального образования Самарский государственный технический университет | Method for automatic proportional control with adaptive sampling interval and apparatus for realising said method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018188228A1 (en) | High-precision frequency measuring system and method | |
| US11263293B2 (en) | Digital sample rate conversion | |
| US20040215426A1 (en) | Cable detector with decimating filter and filtering method | |
| US20070208793A1 (en) | Digital filter and its designing method, designing apparatus, and program for designing digital filter | |
| Park | Guaranteed-stable sliding DFT algorithm with minimal computational requirements | |
| JPS6196817A (en) | Filter | |
| Selva | An efficient structure for the design of variable fractional delay filters based on the windowing method | |
| RU62469U1 (en) | ADAPTIVE WAVELET CONVERSION CALCULATION DEVICE | |
| CN109598093B (en) | Fitting window function-based seismic vector wave field numerical simulation method and system | |
| Thesni et al. | Implementation and performance comparison of digital filter in FPGA | |
| Menard et al. | Fixed-point refinement of digital signal processing systems | |
| Singhal et al. | Design and implementation of fast fourier transform (FFT) using VHDL code | |
| CN116578819A (en) | Sparse fraction Fourier transform FPGA implementation method and system | |
| JP2009037590A (en) | Signal processing | |
| US11468147B1 (en) | Activation function approximation in deep neural networks using rectified-linear-unit function | |
| George et al. | Efficient architecture for implementation of Hermite interpolation on FPGA | |
| CN103926567B (en) | high-speed real-time pulse compression algorithm | |
| Soleimani | Combine particle swarm optimization algorithm and canonical sign digit to design finite impulse response filter | |
| RU2393535C1 (en) | Device for processing of signals based on double-criteria method | |
| Kuzhaloli et al. | FIR filter design for advanced audio/video processing applications | |
| Damian et al. | A low area FIR filter for FPGA implementation | |
| RU64798U1 (en) | ADAPTIVE MULTI-SCALE DECOMPOSITION DEVICE | |
| CN110808935B (en) | Accurate and efficient implementation method and device for autocorrelation operation of linear frequency modulation signal | |
| Abbas | On the implementation of integer and non-integer sampling rate conversion | |
| US7290022B2 (en) | Method and filter arrangement for digital recursive filtering in the time domain |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20070926 |