[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

RU2712416C1 - Input differential cascade on complementary field-effect transistors for operation at low temperatures - Google Patents

Input differential cascade on complementary field-effect transistors for operation at low temperatures Download PDF

Info

Publication number
RU2712416C1
RU2712416C1 RU2019122270A RU2019122270A RU2712416C1 RU 2712416 C1 RU2712416 C1 RU 2712416C1 RU 2019122270 A RU2019122270 A RU 2019122270A RU 2019122270 A RU2019122270 A RU 2019122270A RU 2712416 C1 RU2712416 C1 RU 2712416C1
Authority
RU
Russia
Prior art keywords
field
input
input field
effect transistor
effect transistors
Prior art date
Application number
RU2019122270A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Олег Владимирович Олег Владимирович Дворников
Илья Викторович Пахомов
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2019122270A priority Critical patent/RU2712416C1/en
Application granted granted Critical
Publication of RU2712416C1 publication Critical patent/RU2712416C1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: radio equipment.
SUBSTANCE: invention relates to the field of radio engineering and communications and can be used as a device to amplify analog signals. Cascade input field transistors and output field transistors and additional field transistors with control p-n.
EFFECT: technical result consists in provision of higher stability of static mode at negative temperatures (up to -197 °C) and change of supply voltages.
1 cl, 5 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), компараторах и т.п., в т.ч. работающих при низких температурах и воздействии радиации [1].The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes, for example, operational amplifiers (op amps), comparators, etc., incl. operating at low temperatures and exposure to radiation [1].

Известны схемы классических дифференциальных каскадов (ДК) на комплементарных транзисторах [2-28], в т.ч. на комплементарных КМОП полевых транзисторах [3-28] и комплементарных полевых транзисторах с управляющим p-n переходом (JFet) [2], которые стали основой многих серийных аналоговых микросхем. В литературе по аналоговой микроэлектронике этот класс ДК имеет специальное обозначение – dual-input-stage [29].Known circuits of classical differential cascades (DC) on complementary transistors [2-28], including on complementary CMOS field-effect transistors [3-28] and complementary field-effect transistors with a pn junction control (JFet) [2], which became the basis of many serial analog microcircuits. In the literature on analog microelectronics, this class of DC has a special designation - dual-input-stage [29].

Для работы при низких температурах при жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов с управляющим p-n переходом [30-32]. ДК данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [33-35]. For operation at low temperatures with severe restrictions on the level of noise, the use of JFet field-effect transistors with a pn junction control is promising [30-32]. DCs of this class are actively used in the structure of low-noise analog interfaces for processing sensor signals [33-35].

Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный каскад, описанный в патенте US 5.291.149, fig.4, 1994г., который содержит первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора. The closest prototype (Fig. 1) of the claimed device is a differential cascade described in US patent 5.291.149, fig.4, 1994, which contains the first 1 input of the device connected to the gate of the first 2 input field-effect transistor, the second 3 input of the device connected with a gate of the second 4 input field-effect transistor, the first 5 current output, matched with the first 6 bus of the power source and connected to the drain of the first 2 input field-effect transistor, the second 7 current output, matched with the first 6 bus of the power source and connected to the drain of the second 4 input field-effect transistor, the third 8 input field-effect transistor, the gate of which is connected to the first 1 input of the device, the third 9 current output, coordinated with the second 10 bus of the power source and connected to the drain of the third 8 input field-effect transistor, the fourth 11 input field-effect transistor, the gate of which is connected to the second 3 input of the device, the fourth 12 current output, coordinated with the second 10 bus power supply and connected to the drain of the fourth 11 input field-effect transistor, and the source of the first 2 the input field-effect transistor is connected to the source of the second 4 input field-effect transistor, and the source of the third 8 input field-effect transistor is connected to the source of the fourth 11 input field-effect transistor.

Первый существенный недостаток известного ДК фиг. 1 состоит в том, что статический режим его входных транзисторов определяется двумя источниками опорного тока I1 (I2), которые, как правило, неидентичны из-за разных напряжений отсечки полевых транзисторов с p- и n-каналами в их структуре. Это становится источником дополнительных погрешностей при усилении малых сигналов. Во-вторых, выходные сопротивления (rвых.1, rвых.2) источников опорного тока I1, I2 в схеме фиг. 1 оказывают существенное влияние на коэффициент ослабления входных синфазных сигналов (Кос.сф) [36, 37]. Так, при изменении входного синфазного сигнала uc1=uc2=uc в схеме фиг. 1 формируются нежелательные переменные токи The first significant drawback of the known DC of FIG. 1 consists in the fact that the static mode of its input transistors is determined by two sources of the reference current I 1 (I 2 ), which, as a rule, are not identical due to different cutoff voltages of field-effect transistors with p- and n-channels in their structure. This becomes a source of additional errors when amplifying small signals. Secondly, the output impedances (r o. 1 , r o. 2 ) of the reference current sources I 1 , I 2 in the circuit of FIG. 1 have a significant impact on the attenuation coefficient of the input common-mode signals (K OS.sf ) [36, 37]. So, when changing the input common-mode signal u c1 = u c2 = u c in the circuit of FIG. 1 unwanted alternating currents are formed

i1 ≈ uc/2rвых.1,i 1 ≈ u c / 2r out. 1 ,

i2 ≈ uc/2rвых.2.i 2 ≈ u c / 2r out . 2 .

Это приводит к нежелательной передаче uc в выходные цепи ДК. This leads to undesirable transfer of u c to the output circuits of the DC.

В-третьих, подавление помех по шинам питания 6 и 10 в схеме фиг. 1 оказывается небольшим, что связано с зависимостью данного параметра от численных значений rвых.1, rвых.2.Thirdly, interference suppression on power buses 6 and 10 in the circuit of FIG. 1 turns out to be small, which is associated with the dependence of this parameter on the numerical values of rout.1 , rout.2 .

Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДК фиг. 1 обеспечивается более высокая стабильность статического режима ДК при отрицательных температурах (до -197°С) и изменении напряжений питания (в сравнении с ДК фиг. 1 на основе классических источников опорного тока I1, I2). Дополнительная задача – повышение коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.The main objective of the alleged invention is to create the conditions under which in the Palace of Culture of FIG. 1 provides higher stability of the static mode of the DC at low temperatures (up to -197 ° C) and changes in supply voltages (in comparison with the DC of Fig. 1 based on classical sources of the reference current I 1 , I 2 ). An additional task is to increase the attenuation coefficient of input common-mode signals and the interference suppression coefficient on the power buses.

Поставленные задачи достигаются тем, что в дифференциальном каскаде фиг. 1, содержащем первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора, предусмотрены новые элементы и связи – в качестве первого 2, второго 4, третьего 8 и четвертого 11 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, кроме этого, в схему введены первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 15 и второй 16 дополнительные резисторы, затвор первого 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом, его сток подключен к первой 6 шине источника питания, а исток связан с объединенными стоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, затвор второго 14 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом, его сток подключен ко второй 10 шине источника питания, а исток связан через второй 16 дополнительный резистор с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом.The objectives are achieved in that in the differential cascade of FIG. 1, containing the first 1 input of the device connected to the gate of the first 2 input field-effect transistor, the second 3 input of the device connected to the gate of the second 4 input field-effect transistor, the first 5 current output, matched to the first 6 bus of the power source and connected to the drain of the first 2 input field-effect transistor, second 7 current output, matched with the first 6 bus power supply and connected to the drain of the second 4 input field-effect transistor, the third 8 input field-effect transistor, the gate of which is connected to the first 1 input devices, the third 9 current output, matched with the second 10 bus power supply and connected to the drain of the third 8 input field-effect transistor, the fourth 11 input field-effect transistor, the gate of which is connected to the second 3 input of the device, the fourth 12 current output, matched with the second 10 bus source power supply and connected to the drain of the fourth 11 input field-effect transistor, the source of the first 2 input field-effect transistor connected to the source of the second 4 input field-effect transistor, and the source of the third 8 input field-effect transistor the transistor is connected to the source of the fourth 11 input field-effect transistor, new elements and connections are provided - as the first 2, second 4, third 8 and fourth 11 input field-effect transistors, field effect transistors with a pn junction control are used, in addition, the first 13 and second are introduced into the circuit 14 additional field-effect transistors with a control pn junction, as well as the first 15 and second 16 additional resistors, the gate of the first 13 additional field-effect transistor with a control pn junction is connected to the combined sources the first 2 and second 4 input field-effect transistors with a pn junction control, its drain is connected to the first 6 bus of the power supply, and the source is connected to the combined drains of the third 8 and fourth 11 field-effect transistors with a pn junction through the first 15 additional resistor, the gate of the second 14 additional field-effect transistor with a control pn junction connected to the combined sources of the third 8 and fourth 11 input field-effect transistors with a control pn junction, its drain is connected to the second 10 bus power source , And the source is connected via a second additional resistor 16 combined with the sources of the first 2 and second 4 input FET controlling p-n junction.

На чертеже фиг. 1 представлена схема ДК-прототипа, а на чертеже фиг. 2 – схема заявляемого дифференциального каскада на комплементарных полевых транзисторах (CJFET) в соответствии с п.1 и п. 2 формулы изобретения.In the drawing of FIG. 1 shows a diagram of a DC prototype, and in the drawing of FIG. 2 is a diagram of the inventive differential cascade on complementary field effect transistors (CJFET) in accordance with claim 1 and claim 2 of the claims.

На чертеже фиг. 3 показан статический режим схемы ДК фиг. 2 при температуре t=27С и R1=R15=10 кОм, R2=R16=10 кОм.In the drawing of FIG. 3 shows the static mode of the DC circuit of FIG. 2 at a temperature of t = 27 ° C and R1 = R15 = 10 kOhm, R2 = R16 = 10 kOhm.

На чертеже фиг. 4 приведена зависимость тока общей истоковой цепи ДК фиг. 3, протекающего через резистор R1=R15 от температуры (примечание: график для тока через резистор R2=R16 аналогичен). In the drawing of FIG. 4 shows the current dependence of the common source circuit of the DC of FIG. 3 flowing through resistor R1 = R15 versus temperature (note: the graph for the current through resistor R2 = R16 is similar).

На чертеже фиг. 5 представлена проходная характеристика ДК фиг. 3 - зависимость выходных токов ДК от входного дифференциального напряжения при t=27С и R1=R15=1 кОм, R2=R16=1 кОм.In the drawing of FIG. 5 shows the pass-through characteristic of the DC of FIG. 3 - dependence of DC output currents on the input differential voltage at t = 27 ° C and R1 = R15 = 1 kOhm, R2 = R16 = 1 kOhm.

Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах фиг. 2 содержит первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора. В качестве первого 2, второго 4, третьего 8 и четвертого 11 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, кроме этого, в схему введены первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 15 и второй 16 дополнительные резисторы, затвор первого 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом, его сток подключен к первой 6 шине источника питания, а исток связан с объединенными стоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, затвор второго 14 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом, его сток подключен ко второй 10 шине источника питания, а исток связан через второй 16 дополнительный резистор с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом. The input differential stage on complementary field effect transistors for operation at low temperatures, FIG. 2 contains the first 1 input of the device connected to the gate of the first 2 input field-effect transistor, the second 3 input of the device connected to the gate of the second 4 input field-effect transistor, the first 5 current output matched to the first 6 bus of the power source and connected to the drain of the first 2 input field-effect transistor transistor, the second 7 current output, consistent with the first 6 bus power supply and connected to the drain of the second 4 input field-effect transistor, the third 8 input field-effect transistor, the gate of which is connected to the first 1 input device, the third 9 current output, matched with the second 10 bus power supply and connected to the drain of the third 8 input field-effect transistor, the fourth 11 input field-effect transistor, the gate of which is connected to the second 3 input of the device, the fourth 12 current output, matched with the second 10 bus source power supply and connected to the drain of the fourth 11 input field-effect transistor, the source of the first 2 input field-effect transistor connected to the source of the second 4 input field-effect transistor, and the source of the third 8 input field-effect transistor nzistora connected to the source of the fourth input 11 of the FET. As the first 2, second 4, third 8 and fourth 11 input field-effect transistors, field effect transistors with a pn junction control are used, in addition, the first 13 and second 14 additional field effect transistors with a pn junction control, as well as the first 15 and second 16 are introduced into the circuit additional resistors, the gate of the first 13 additional field-effect transistor with a control pn junction is connected to the combined sources of the first 2 and second 4 input field-effect transistors with a control pn junction, its drain is connected to the first 6 bus power source, and the source is connected to the combined drains of the third 8 and fourth 11 input field-effect transistors with a control pn junction through the first 15 additional resistor, the gate of the second 14 additional field-effect transistor with a control pn junction is connected to the combined sources of the third 8 and fourth 11 input field-effect transistors with controlling the pn junction, its drain is connected to the second 10 bus of the power source, and the source is connected through the second 16 additional resistor with the combined sources of the first 2 and second 4 input fields x transistors controlling p-n junction.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, в качестве первого 2, второго 4 входных полевых транзисторов, а также первого 13 дополнительного полевого транзистора с управляющим p-n переходом используются полевые транзисторы с n-каналом, а в качестве третьего 8, четвертого 11 входных полевых транзисторов и второго 14 дополнительного полевого транзистора с управляющим p-n переходом используются полевые транзисторы с p-каналом.In the drawing of FIG. 2, in accordance with paragraph 2 of the claims, as the first 2, second 4 input field-effect transistors, as well as the first 13 additional field-effect transistor with a pn junction control, field-effect transistors with an n-channel are used, and as the third 8, fourth 11 input field-effect transistors and the second 14 additional field-effect transistor with a pn junction control field-effect transistors with a p-channel are used.

Рассмотрим работу ДК фиг. 2.Consider the operation of the DC of FIG. 2.

Существенная особенность ДК фиг. 2 состоит в том, что в нем идентичный статический режим по токам истока первого 2 и второго 4 входных полевых транзисторов, а также третьего 8 и четвертого 11 входных полевых транзисторов устанавливается не отдельными (как в схеме фиг.1) источниками опорного тока I1, I2, а интегрированной в единый функциональный узел цепью стабилизации статического режима ДК, включающей как единое целое первый 2, второй 4, третий 8, четвертый 11 входные полевые транзисторы, а также первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом. Это позволяет обойтись без источников опорного тока I1, I2 (фиг. 1) и решить задачу установления статического режима ДУ нетрадиционным способом (фиг. 2).An essential feature of the DC of FIG. 2 consists in the fact that in it an identical static mode with respect to the source currents of the first 2 and second 4 input field-effect transistors, as well as the third 8 and fourth 11 input field-effect transistors, is set by non-separate (as in the scheme of figure 1) reference current sources I 1 , I 2 , and the DC static mode stabilization circuit integrated into a single functional unit, including the first 2, second 4, third 8, fourth 11 input field-effect transistors as well as the first 13 and second 14 additional field-effect transistors with a control pn junction. This allows you to dispense with the sources of the reference current I 1 , I 2 (Fig. 1) and solve the problem of establishing the static mode of the remote control in an unconventional way (Fig. 2).

Следует заметить, что статический режим ДК фиг. 2 практически не зависит от величины входного синфазного сигнала uc=uc1=uc2 и изменений напряжений на первой 6 и второй 10 шинах источников питания. Это позволяет исключить из схемы ДК фиг. 2 традиционные источники опорного тока (I1, I2, фиг. 1), отрицательно влияющие на его многие параметры (особенно при их простейшем построении). It should be noted that the static mode of the DC of FIG. 2 practically does not depend on the value of the input common-mode signal u c = u c1 = u c2 and voltage changes on the first 6 and second 10 buses of power supplies. This makes it possible to exclude from the circuit DC of FIG. 2 traditional sources of the reference current (I 1 , I 2 , Fig. 1), negatively affecting many of its parameters (especially with their simplest construction).

При этом независимо от численных значений напряжения отсечки применяемых полевых транзисторов c p и n-каналами ток общей истоковой цепи первого 2 и второго 4 входных полевых транзисторов (ток через второй 16 дополнительный резистор) всегда равен току общей истоковой цепи третьего 8 и четвертого 11 входных полевых транзисторов (току через первый 15 дополнительный резистор). Это важное свойство заявляемой схемы ДК, способствующее ее симметрии.In this case, regardless of the numerical values of the cutoff voltage of the applied field-effect transistors cp and n-channels, the current of the common source circuit of the first 2 and second 4 input field-effect transistors (current through the second 16 additional resistor) is always equal to the current of the common source circuit of the third 8 and fourth 11 input field-effect transistors (current through the first 15 additional resistor). This is an important property of the claimed circuit DC, contributing to its symmetry.

Если на вход 1 подается положительное входное напряжение uвх относительно входа 3, то это вызывает увеличение тока первого 2 и четвертого 11 входных полевых транзисторов и уменьшение тока истока второго 4 и третьего 8 входных полевых транзисторов. If the input terminal 1 is supplied a positive input voltage with respect to input u Rin 3, this causes an increase in current of the first 2 and fourth input FETs 11 and decrease of the current source 4 and the second input 8 of the third field-effect transistors.

Графики, представленные на чертеже фиг. 4, снятые при разных температурах и численных значениях сопротивлений R1=R15=R0, R2=R16=R0, подтверждают сделанные выше качественные выводы относительно стабильности статического режима. Действительно, зависимость токов через резисторы R1=R2=R0=1 кОм (фиг. 4) имеет участок АЕ, в пределах которого статические токи общей истоковой цепи ДК изменяются незначительно. Это позволяет обеспечить за счет рационального выбора параметров элементов улучшенную стабильность статического режима ДК.The graphs shown in FIG. 4, taken at different temperatures and numerical values of the resistances R1 = R15 = R0, R2 = R16 = R0, confirm the above qualitative conclusions regarding the stability of the static mode. Indeed, the dependence of the currents through the resistors R1 = R2 = R0 = 1 kOhm (Fig. 4) has a section AE, within which the static currents of the common source circuit of the DC vary slightly. This allows us to provide, due to a rational choice of element parameters, improved stability of the DC static mode.

Предлагаемая схема ДК имеет повышенные значения коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания. Этот эффект обусловлен тем, что для типовых ДК данные параметры определяются двумя основными факторами [36, 37]: The proposed DC circuit has increased values of the attenuation coefficient of the input common-mode signals and the suppression coefficient of noise on the power buses. This effect is due to the fact that for typical DCs, these parameters are determined by two main factors [36, 37]:

1. Конечной величиной выходных сопротивлений источников опорного тока I1, I2 в схеме фиг. 1 (rвых.1, rвых.2).1. The final value of the output resistances of the reference current sources I 1 , I 2 in the circuit of FIG. 1 (r out. 1 , r out . 2 ).

2. Неидентичностью коэффициентов внутренней обратной связи применяемых полевых транзисторов.2. The identity of the internal feedback coefficients of the applied field effect transistors.

Первый фактор в заявляемом ДК отсутствует, т.к. источники опорного тока I1, I2 здесь не нужны, а статический режим схемы устанавливается элементами, «изолированными» от шин источников питания 6 и 10. В конечном итоге предлагаемый ДК (при таких же активных элементах, как и в схеме фиг. 1) имеет улучшенные значения коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.The first factor in the claimed DC is absent, because reference current sources I 1 , I 2 are not needed here, and the static mode of the circuit is set by elements "isolated" from the busbars of power supplies 6 and 10. Ultimately, the proposed DC (with the same active elements as in the circuit of Fig. 1) It has improved values of the attenuation coefficient of the input common-mode signals and the suppression coefficient of noise on the power buses.

Результаты компьютерного моделирования в среде LTspice схем ДК фиг. 2 показывают, что на основе предлагаемого ДК реализуется широкий спектр температурных зависимостей выходных токов ДК. В итоге, это позволяет проектировать дифференциальные и мультидифференциальные операционные усилители с заданными параметрами статического режима в диапазоне температур.The results of computer simulation in the LTspice environment of DC circuits of FIG. 2 show that, based on the proposed DC, a wide range of temperature dependences of the output DC currents is realized. As a result, this allows the design of differential and multidifferential operational amplifiers with specified parameters of the static mode in the temperature range.

Вторая существенная особенность предлагаемого ДК состоит в том, что он фактически работает в режиме класса AB (фиг. 5). Действительно, при нулевом входном сигнале выходные статические токи ДК в 3,8 раза меньше, чем выходные токи при большом входном сигнале. Это позволяет получить в ОУ на основе предлагаемого ДК более высокие (в 3,8 раза) значения максимальной скорости нарастания выходного напряжения [36,37].The second significant feature of the proposed recreation center is that it actually works in the class AB mode (Fig. 5). Indeed, with a zero input signal, the output static DC currents are 3.8 times smaller than the output currents with a large input signal. This allows you to get in the OS based on the proposed DC higher (3.8 times) values of the maximum slew rate of the output voltage [36.37].

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с известными схемотехническими решениями ДК класса dual-input-stage [2-28], что позволяет рекомендовать его для практического использования в различных ОУ и построения низкотемпературных и радиационно-стойких аналоговых микросхем по техпроцессу CJFet ОАО «Интеграл» (г. Минск), а также комплементарному биполярно-полевому технологическому процессу АО «НПП «Пульсар» (г. Москва).Thus, the claimed device has significant advantages in comparison with the well-known circuitry solutions of a dual-input-stage class DC [2-28], which makes it possible to recommend it for practical use in various op-amps and construction of low-temperature and radiation-resistant analog microcircuits using the CJFet OJSC technological process Integral (Minsk), as well as a complementary bipolar-field technological process of NPP Pulsar JSC (Moscow).

Библиографический списокBibliographic list

1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.79985071. OV Dvornikov, VL Dziatlau, NN Prokopenko, KO Petrosiants, NV Kozhukhov and VA Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507

2. Патент US 5.291.149 fig. 4, 1994 г.2. Patent US 5.291.149 fig. 4, 1994

1. Патент US 4.377.789, fig. 1, 1983 г.1. Patent US 4.377.789, fig. 1, 1983

2. Патентная заявка US 2006/0125522, 2006 г.2. Patent application US 2006/0125522, 2006

3. Патент US 7.907.011, 20113. Patent US 7.907.011, 2011

4. US 2008/0024217, fig. 1, 2008 г.4. US 2008/0024217, fig. 1, 2008

5. Патент EP 0318263,1989 г.5. Patent EP 0318263.1989.

6. Патент US 5.907.259, fig. 1, 1999 г.6. US Patent 5,907,259, fig. 1, 1999

7. Патент US 7.408.410, 2008 г.7. Patent US 7.408.410, 2008

8. Патент US 6.628.168, fig.2, 2003 г.8. Patent US 6.628.168, fig.2, 2003.

9. Патентная заявка US 2009/0302895, 2009 г. 9. Patent application US 2009/0302895, 2009

10. Патент US 5.714.906, fig. 4, 1998 г. 10. US Pat. No. 5,714,906, fig. 4, 1998

11. Патент US 2005/0285677, 2005 г. 11. Patent US 2005/0285677, 2005.

12. Патент US 5.070.306, fig. 3, 1991 г. 12. US Pat. No. 5,070.306, fig. 3, 1991

13. Патент US 2010/001797, 2010 г. 13. Patent US 2010/001797, 2010

14. Патент US 6.972.623, fig. 4, fig. 6, 2005 г. 14. Patent US 6.972.623, fig. 4, fig. 6, 2005

15. Патент US 2008/0252374, 2008 г. 15. Patent US 2008/0252374, 2008

16. Патент US 7.586.373, 2009 г. 16. Patent US 7.586.373, 2009

17. Патент US 2006/0215787, 2006 г. 17. Patent US 2006/0215787, 2006.

18. Патент US 7.453.319, 2008 г. 18. Patent US 7.453.319, 2008

19. Патент US 2004/0174216, fig. 2, 2004 г. 19. Patent US 2004/0174216, fig. 2, 2004

20. Патент US 7.215.200, fig. 6, 2007 г. 20. Patent US 7.215.200, fig. 6, 2007

21. Патент US № 6.433.637, fig. 2, 2002 г.21. US patent No. 6.433.637, fig. 2, 2002

22. Патент US № 6.392.485, 2002 г. 22. US patent No. 6.392.485, 2002

23. Патент US 5.963.085, fig. 3, 1999 г. 23. Patent US 5.963.085, fig. 3, 1999

24. Патент US 6.788.143, 2004 г. 24. Patent US 6.788.143, 2004.

25. Патент US 4.390.850, 1983 г. 25. US patent 4.390.850, 1983.

26. Патент US 6.696.894, fig. 1, 2004 г. 26. US patent 6.696.894, fig. 1, 2004

29. N. N. Prokopenko, N. V. Butyrlagin, A. V. Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi, 2017, pp. 78-81.29. NN Prokopenko, NV Butyrlagin, AV Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi , 2017, pp. 78-81.

30. K. O. Petrosyants, M. R. Ismail-zade, L. M. Sambursky, O. V. Dvornikov, B. G. Lvov and I. A. Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.833721230. KO Petrosyants, MR Ismailzade, LM Sambursky, OV Dvornikov, BG Lvov and IA Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200 ... + 110 ° C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109 / MWENT.2018.8337212

31. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-2831. Creating low-temperature analog ICs for processing pulse signals from sensors. Part 2 / O. Dvornikov, V. Chekhovsky, V. Dyatlov, N. Prokopenko // Modern Electronics, 2015, No. 5. P. 24-28

32. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.749179232. OV Dvornikov, NN Prokopenko, NV Butyrlagin and IV Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016 , pp. 1-6. DOI: 10.1109 / SIBCON.2016.7491792

33. Дворников О.В., Чеховский В.А., Дятлов В.Л., Прокопенко Н.Н. "Малошумящий электронный модуль обработки сигналов лавинных фотодиодов" Приборы и методы измерений, no. 2 (7), 2013, pp. 42-46. 33. Dvornikov O.V., Chekhovsky V.A., Dyatlov V.L., Prokopenko N.N. "Low-noise electronic signal processing module for avalanche photodiodes" Instruments and methods of measurement, no. 2 (7), 2013, pp. 42-46.

34. Дворников О. Чеховский В., Дятлов В., Прокопенко Н. Применение структурных кристаллов для создания интерфейсов датчиков //Современная электроника. – 2014. – №. 1. – С. 32-37.34. Dvornikov O. Chekhovsky V., Dyatlov V., Prokopenko N. Application of structural crystals to create sensor interfaces // Modern Electronics. - 2014. - No. 1. - S. 32-37.

35. O. V. Dvornikov, A. V. Bugakova, N. N. Prokopenko, V. L. Dziatlau and I. V. Pakhomov, "The microcircuits MH2XA010-02/03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, 2017, pp. 396-402. DOI: 10.1109/EDM.2017.798178135. OV Dvornikov, AV Bugakova, NN Prokopenko, VL Dziatlau and IV Pakhomov, "The microcircuits MH2XA010-02 / 03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro / Nanotechnologies and Electron Devices (EDM) , Erlagol, 2017, pp. 396-402. DOI: 10.1109 / EDM.2017.7981781

36. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах (монография) // Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. 222с. 36. Prokopenko N.N. Nonlinear active correction in precision analog microcircuits (monograph) // Rostov-on-Don: Publishing House of the North Caucasus Scientific Center of Higher Education, 2000. 222 p.

37. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.37. Operational amplifiers with direct connection of cascades: monograph / Anisimov VI, Kapitonov MV, Prokopenko NN, Sokolov Yu.M. - L.: “Energy”, 1979. - 148 p.

Claims (2)

1. Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах, содержащий первый (1) вход устройства, соединенный с затвором первого (2) входного полевого транзистора, второй (3) вход устройства, соединенный с затвором второго (4) входного полевого транзистора, первый (5) токовый выход, согласованный с первой (6) шиной источника питания и соединенный со стоком первого (2) входного полевого транзистора, второй (7) токовый выход, согласованный с первой (6) шиной источника питания и соединенный со стоком второго (4) входного полевого транзистора, третий (8) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, третий (9) токовый выход, согласованный со второй (10) шиной источника питания и соединенный со стоком третьего (8) входного полевого транзистора, четвертый (11) входной полевой транзистор, затвор которого соединен со вторым (3) входом устройства, четвертый (12) токовый выход, согласованный со второй (10) шиной источника питания и соединенный со стоком четвертого (11) входного полевого транзистора, причем исток первого (2) входного полевого транзистора соединен с истоком второго (4) входного полевого транзистора, а исток третьего (8) входного полевого транзистора подключен к истоку четвертого (11) входного полевого транзистора, отличающийся тем, что в качестве первого (2), второго (4), третьего (8) и четвертого (11) входных полевых транзисторов используются полевые транзисторы с управляющим р-n переходом, кроме этого в схему введены первый (13) и второй (14) дополнительные полевые транзисторы с управляющим р-n переходом, а также первый (15) и второй (16) дополнительные резисторы, затвор первого (13) дополнительного полевого транзистора с управляющим р-n переходом соединен с объединенными истоками первого (2) и второго (4) входных полевых транзисторов с управляющим р-n переходом, его сток подключен к первой (6) шине источника питания, а исток связан с объединенными стоками третьего (8) и четвертого (11) входных полевых транзисторов с управляющим р-n переходом через первый (15) дополнительный резистор, затвор второго (14) дополнительного полевого транзистора с управляющим р-n переходом соединен с объединенными истоками третьего (8) и четвертого (11) входных полевых транзисторов с управляющим р-n переходом, его сток подключен ко второй (10) шине источника питания, а исток связан через второй (16) дополнительный резистор с объединенными истоками первого (2) и второго (4) входных полевых транзисторов с управляющим р-n переходом.1. The input differential cascade on complementary field effect transistors for operation at low temperatures, comprising the first (1) input of the device connected to the gate of the first (2) input field-effect transistor, the second (3) input of the device connected to the gate of the second (4) input field-effect transistor, the first (5) current output matched to the first (6) power supply bus and connected to the drain of the first (2) input field-effect transistor, the second (7) current output matched to the first (6) power supply bus and connected to the drainthe second (4) input field-effect transistor, the third (8) input field-effect transistor, the gate of which is connected to the first (1) input of the device, the third (9) current output, coordinated with the second (10) bus of the power source and connected to the drain of the third (8 ) input field-effect transistor, the fourth (11) input field-effect transistor, the gate of which is connected to the second (3) input of the device, the fourth (12) current output, coordinated with the second (10) power supply bus and connected to the drain of the fourth (11) input field transistor, and the source is the first o (2) the input field-effect transistor is connected to the source of the second (4) input field-effect transistor, and the source of the third (8) input field-effect transistor is connected to the source of the fourth (11) input field-effect transistor, characterized in that as the first (2), second (4), the third (8) and fourth (11) input field-effect transistors use field-effect transistors with a control pn junction, in addition to this, the first (13) and second (14) additional field-effect transistors with a control pn junction are introduced, as well as the first (15) and second (16) additional re resistors, the gate of the first (13) additional field-effect transistor with a pn junction is connected to the combined sources of the first (2) and second (4) input field-effect transistors with a pn junction, its drain is connected to the first (6) bus of the power supply and the source is connected to the combined drains of the third (8) and fourth (11) input field-effect transistors with a control pn junction through the first (15) additional resistor, the gate of the second (14) additional field-effect transistor with a control pn junction connected to the combined the origins the third (8) and fourth (11) input field-effect transistors with a pn junction, its drain is connected to the second (10) bus of the power source, and the source is connected through the second (16) additional resistor with the combined sources of the first (2) and second (4) input field effect transistors with a pn junction control. 2. Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах по п. 1, отличающийся тем, что в качестве первого (2), второго (4) входных полевых транзисторов, а также первого (13) дополнительного полевого транзистора с управляющим р-n переходом используются полевые транзисторы с n-каналом, а в качестве третьего (8), четвертого (11) входных полевых транзисторов и второго (14) дополнительного полевого транзистора с управляющим р-n переходом используются полевые транзисторы с р-каналом.2. The input differential stage on complementary field effect transistors for operation at low temperatures according to claim 1, characterized in that as the first (2), second (4) input field effect transistors, as well as the first (13) additional field effect transistor with a control p The -n junction uses field-effect transistors with an n-channel, and the third (8), fourth (11) input field-effect transistors and the second (14) additional field-effect transistor with a p-n junction control use field-effect transistors with a p-channel.
RU2019122270A 2019-07-16 2019-07-16 Input differential cascade on complementary field-effect transistors for operation at low temperatures RU2712416C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019122270A RU2712416C1 (en) 2019-07-16 2019-07-16 Input differential cascade on complementary field-effect transistors for operation at low temperatures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019122270A RU2712416C1 (en) 2019-07-16 2019-07-16 Input differential cascade on complementary field-effect transistors for operation at low temperatures

Publications (1)

Publication Number Publication Date
RU2712416C1 true RU2712416C1 (en) 2020-01-28

Family

ID=69624847

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019122270A RU2712416C1 (en) 2019-07-16 2019-07-16 Input differential cascade on complementary field-effect transistors for operation at low temperatures

Country Status (1)

Country Link
RU (1) RU2712416C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2741056C1 (en) * 2020-09-01 2021-01-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Radiation-resistant and low-temperature operational amplifier on complementary field-effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291149A (en) * 1992-03-30 1994-03-01 Murata Manufacturing Co., Ltd. Operational amplifier
US5444413A (en) * 1991-09-12 1995-08-22 Kabushiki Kaisha Toshiba Operational amplifier circuit with variable bias driven feedback voltage controller
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2572389C1 (en) * 2014-08-26 2016-01-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) High-speed driver of discharge current switch of digital-to-analogue converter based on field transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444413A (en) * 1991-09-12 1995-08-22 Kabushiki Kaisha Toshiba Operational amplifier circuit with variable bias driven feedback voltage controller
US5291149A (en) * 1992-03-30 1994-03-01 Murata Manufacturing Co., Ltd. Operational amplifier
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2572389C1 (en) * 2014-08-26 2016-01-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) High-speed driver of discharge current switch of digital-to-analogue converter based on field transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2741056C1 (en) * 2020-09-01 2021-01-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Radiation-resistant and low-temperature operational amplifier on complementary field-effect transistors

Similar Documents

Publication Publication Date Title
RU2710296C1 (en) Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal
RU2688225C1 (en) Differential amplifier on complementary field-effect transistors with control p-n junction
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
Nagulapalli et al. A positive feedback-based op-amp gain enhancement technique for high-precision applications
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
RU2677401C1 (en) Bipolar-field buffer amplifier
RU2712414C1 (en) Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic
RU2710930C1 (en) Differential amplifier on complementary field-effect transistors with high stability of static mode
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2346388C1 (en) Differential amplifier
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2736412C1 (en) Differential amplifier based on complementary field-effect transistors with control p-n junction
RU2741055C1 (en) Operational amplifier with "floating" input differential cascade on complementary field-effect transistors with control p-n junction
US20020080056A1 (en) Differential voltage reference buffer
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2732583C1 (en) Low-temperature operational amplifier with high attenuation of input in-phase signal on complementary field-effect transistors with control p-n junction
RU2710298C1 (en) Non-inverting amplifier with current output for operation at low temperatures
RU2721943C1 (en) Low-temperature input stage of operational amplifier with high attenuation of input common-mode signal on complementary field-effect transistors with control p-n junction
RU2583760C1 (en) Bipolar-field operational amplifier
RU2740306C1 (en) Differential cascade of ab class with nonlinear parallel channel
RU2319288C1 (en) Differential amplifier using low-voltage power supply
RU2679970C1 (en) Differential amplifier on complimentary field transistors with controlled voltage limitations of passage characteristics