RU2546557C2

RU2546557C2 - Digital-to-analogue converter

Info

Publication number: RU2546557C2
Application number: RU2013130967/08A
Authority: RU
Inventors: Мария Андреевна Дунаева
Original assignee: Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд."
Priority date: 2013-07-08
Filing date: 2013-07-08
Publication date: 2015-04-10
Also published as: RU2013130967A

Abstract

FIELD: radio engineering, communication.

SUBSTANCE: device comprises the first resistive ladder formed by resistors connected to switches which are controlled by a binary coded input signal, a second resistive ladder formed by resistors connected to switches which are controlled by an inverted binary coded input signal, wherein both ladders are connected to each other such that resistors in the links are connected in parallel; the ratio of the resistances of the first and second ladders is selected according to the expression: (m+1)/(m-1), where m is the ratio of supply voltage to double the amplitude of the output signal.

EFFECT: improved manufacturability of the converter.

2 cl, 4 dwg

Description

Заявляемое техническое решение относится к области телекоммуникаций, а более конкретно - к устройствам для преобразования цифровых сигналов в аналоговые сигналы, и может найти применение в системах обработки и передачи данных.The claimed technical solution relates to the field of telecommunications, and more specifically to devices for converting digital signals into analog signals, and can find application in processing and data transmission systems.

Широкое распространение устройств, работающих с данными, представленными в цифровом формате, привело к необходимости создания инструментов для преобразования такого формата в ранее использовавшийся и часто более удобный аналоговый формат и наоборот.The widespread use of devices that work with data presented in digital format has led to the need to create tools to convert this format to a previously used and often more convenient analog format and vice versa.

Из уровня техники известны различные подходы к решению этой задачи. В частности, следует упомянуть технические решения, описанные, например, в патенте РФ №2240649 [1], в котором предложено устройство преобразования аналогового сигнала в цифровой, содержащее делитель опорного напряжения на основе резисторной матрицы R-2R, блок ключей, аналоговый сумматор, компаратор напряжения, регистр, генератор тактовых импульсов, триггер, формирователь кодов. Обратное преобразование (цифро-аналоговое) на основе резисторных матриц R-2R описано в патентах США №5,008,676 [2], 7,336,211 [3] и 7,468,686 [4]. Примечательно, что основные идеи этих технических решений можно найти в статье B.D. Smith, Coding by feedback methods. Proceedings of the IRE, Volume: 41, Issue: 8, August 1953, pp.1053-1058 [5]. В этой статье описана простейшая резистивная лестница R-2R (см. Фиг.1). Предполагается, что на вход ЦАП приходит цифровой код [K_N-1, K₀] в двоичной кодировке, где K_N-1 - старший бит, а K₀ - младший разряд. В идеале, биты переключается между 0 вольт (логический 0) и Е_оп (логические 1). Благодаря конфигурации резистивной лестницы R-2R каждый бит вносит взвешенный вклад в выходное напряжение U_вых. В представленной схеме показаны 5 битов (биты 4-0), что дает (2⁵) или 32 возможных аналоговых уровней напряжения на выходе. В зависимости от того, какой бит установлен в единицу, а какой в ноль, выходное напряжение будет соответствующим ступенчатым значениям от 0 вольт и до Е_оп минус значение минимального шага. Фактическое значение Е_оп (и 0 В) зависит от типа технологии, используемой для генерации цифровых сигналов.The prior art various approaches to solving this problem. In particular, we should mention the technical solutions described, for example, in RF patent No. 2240649 [1], which proposes a device for converting an analog signal to a digital one, containing a reference voltage divider based on the R-2R resistor matrix, a key block, an analog adder, and a comparator voltage, register, clock, trigger, code generator. The inverse transformation (digital-to-analog) based on R-2R resistor arrays is described in US Pat. Nos. 5,008,676 [2], 7,336,211 [3] and 7,468,686 [4]. It is noteworthy that the main ideas of these technical solutions can be found in the article by BD Smith, Coding by feedback methods. Proceedings of the IRE, Volume: 41, Issue: 8, August 1953, pp. 1053-1058 [5]. This article describes the simplest resistive ladder R-2R (see Figure 1). It is assumed that the digital code [K _N-1 , K ₀ ] is input to the DAC in binary coding, where K _N-1 is the most significant bit and K ₀ is the least significant bit. Ideally, the bits switch between 0 volts (logical 0) and E _op (logical 1). Due to the configuration of the resistive ladder R-2R, each bit makes a weighted contribution to the output voltage U _o . In the presented diagram, 5 bits are shown (bits 4-0), which gives (2 ⁵ ) or 32 possible analog output voltage levels. Depending on which bit is set to one and which is zero, the output voltage will be the corresponding step values from 0 volts to E _op minus the value of the minimum step. The actual value of E _op (and 0 V) depends on the type of technology used to generate digital signals.

Эти идеи были реализованы в патенте США №3755807 [6], описана точная резистивная лестница с использованием ключей на полевых транзисторах. Сопротивления открытого канала полевых транзисторов соединены друг с другом так, что каждый бит входного сигнала вносит взвешенный вклад в выходное напряжение, благодаря чему совокупное сопротивление указанной лестницы производит точное цифро-аналоговое преобразование. Существенно, что значения связанных сопротивлений транзисторов таковы, что схема реализуема в интегральной схемотехнике. Благодаря использованию «зеркальной» схемы соединения переключателей, вредное воздействие токов утечки сведено к минимуму.These ideas were implemented in US patent No. 3755807 [6], described the exact resistive ladder using keys on field-effect transistors. The open channel resistances of the field effect transistors are connected to each other so that each bit of the input signal makes a weighted contribution to the output voltage, due to which the total resistance of the indicated ladder makes an exact digital-to-analog conversion. It is significant that the values of the connected resistances of the transistors are such that the circuit is realizable in integrated circuitry. Thanks to the use of a “mirror” switch connection scheme, the harmful effects of leakage currents are minimized.

Недостатком указанного решения является то, что для получения амплитуды выходного сигнала, которая не совпадает с напряжением питания, нам необходим дополнительный источник тока (Е_оп) или преобразователь напряжения на выходе ЦАП. Патент США №3755807 [6] выбран в качестве прототипа заявляемого изобретения.The disadvantage of this solution is that to obtain the amplitude of the output signal, which does not coincide with the supply voltage, we need an additional current source (E _op ) or a voltage converter at the output of the DAC. US patent No. 3755807 [6] is selected as a prototype of the claimed invention.

Задачей, на решение которой направлено заявляемое изобретение, состоит в разработке более технологичной конструкции цифро-аналогового преобразователя, не нуждающегося ни в дополнительных источниках тока, ни в преобразователе напряжения на выходе, ни в дополнительных уровнях напряжения.The task to which the claimed invention is directed is to develop a more technologically advanced design of a digital-to-analog converter that does not need additional current sources, nor an output voltage converter, or additional voltage levels.

Технический результат достигается за счет разработки усовершенствованной схемы цифро-аналогового преобразователя, содержащего первую резистивную лестницу, где резисторы соединены с ключами, которые управляются входным сигналом в двоичной кодировке, и дополнительную (вторую) резистивную лестницу, в которой резисторы соединены с ключами, которые управляются инвертированным входным сигналом в двоичной кодировке, и обе лестницы соединены между собой таким образом, что резисторы в перемычках включены параллельно; отношение сопротивлений первой и второй лестницы выбирается в соответствии с выражением: (m+1)/(m-1), где m - отношение напряжения питания к двойной амплитуде (размаху) выходного сигнала.The technical result is achieved by developing an improved digital-to-analog converter circuit containing the first resistive ladder, where the resistors are connected to the keys, which are controlled by the input signal in binary coding, and an additional (second) resistive ladder, in which the resistors are connected to the keys, which are controlled by the inverted the input signal is binary encoded, and both stairs are interconnected so that the resistors in the jumpers are connected in parallel; the ratio of the resistances of the first and second stairs is selected in accordance with the expression: (m + 1) / (m-1), where m is the ratio of the supply voltage to the double amplitude (magnitude) of the output signal.

В альтернативном варианте реализации заявляемого изобретения функцию ключей выполняют инверторы. При этом инвертированные сигналы К [N-1:0] связаны с сопротивлениями 2r (т.е. второй резистивной лестницы), а усиленные сигналы K [N-1:0] связаны с 2R (т.е. сопротивлениями первой резистивной лестницы).In an alternative implementation of the claimed invention, the function of the keys is performed by inverters. In this case, the inverted signals K [N-1: 0] are connected with the resistances 2r (ie, the second resistive ladder), and the amplified signals K [N-1: 0] are connected with the resistances 2r (ie, the resistances of the first resistive ladder) .

Для лучшего понимания существа заявляемого изобретения оно поясняется далее с привлечением графических материалов.For a better understanding of the essence of the claimed invention, it is explained further with the involvement of graphic materials.

Фиг.1 - Прототип.Figure 1 - Prototype.

Фиг.2 - Схема согласно заявляемому изобретению.Figure 2 - Scheme according to the claimed invention.

Фиг.3 - Принцип работы схемы заявляемого изобретения.Figure 3 - The principle of operation of the circuit of the claimed invention.

Фиг.4 - Предпочтительный вариант реализации заявляемого изобретения.Figure 4 - A preferred embodiment of the claimed invention.

Схема, предложенная в заявляемом изобретении (Фиг.2), состоит из двух резистивных лестниц R-2R и r-2r. Резистивная лестница R-2R, обозначенная как 1, управляется входным двоичным кодом K [N-1:0]. Резистивная лестница r-2r, обозначенная как 2, управляется инвертированным входным двоичным кодом K [N-1:0]. Упомянутые резистивные лестницы 1 и 2 соединены параллельным подключением резисторов r и R, обозначенных на схеме как 3. Соотношения сопротивлений резисторов r и R зависит от желаемого усиления ЦАП. Если амплитуда выходного сигнала Vcc/2m, то r=R(m+1)/(m-1). Общий уровень напряжения будет Vcc/2. Таким образом, схема согласно заявляемому изобретению состоит из N+1 резисторов R, где N является разрядностью входной шины, N+1 резисторов r, N-1 резисторов Rr/(R+r). N резисторов 2R связаны с N ключами, обозначенными на схеме как 5, каждый из которых управляется входным двоичным кодом K [N-1:0]. N резисторов 2 г связаны с N ключами 4, каждый из которых управляется инвертированным входным двоичным кодом К [N-1:0].The circuit proposed in the claimed invention (Figure 2) consists of two resistive ladders R-2R and r-2r. The resistive ladder R-2R, designated as 1, is controlled by the input binary code K [N-1: 0]. The resistive ladder r-2r, designated as 2, is controlled by an inverted input binary code K [N-1: 0]. The aforementioned resistive ladders 1 and 2 are connected by parallel connection of the resistors r and R, indicated in the diagram as 3. The ratio of the resistors r and R depends on the desired DAC gain. If the amplitude of the output signal is Vcc / 2m, then r = R (m + 1) / (m-1). The overall voltage level will be Vcc / 2. Thus, the circuit according to the claimed invention consists of N + 1 resistors R, where N is the width of the input bus, N + 1 resistors r, N-1 resistors Rr / (R + r). N 2R resistors are connected to N keys, indicated on the circuit as 5, each of which is controlled by an input binary code K [N-1: 0]. N resistors 2 g are connected with N keys 4, each of which is controlled by an inverted input binary code K [N-1: 0].

Принцип формирования лестницы показан на Фиг.3. Цепи (а) и (b) будут эквивалентны, если r=R(m+1)/(m-1). То есть из равенства напряжений в узле U₁ в обеих цепях следует равенство тока через резистор 2R||2r сумме токов через резисторы 2R и 2r. Действительно, из равенства токов следует: (Vcc-U₁)/2r-U₁/2R=(Vcc(m-1)-2mU₁)(R+r)/4mRr. После несложных преобразований получаем: r=R(m+1)/(m-1).The principle of the formation of the stairs is shown in Fig.3. Chains (a) and (b) will be equivalent if r = R (m + 1) / (m-1). That is, from the equality of the voltages in the node U ₁ in both circuits, the equality of the current through the resistor 2R || 2r implies the sum of the currents through the resistors 2R and 2r. Indeed, from the equality of currents it follows: (Vcc-U ₁ ) / 2r-U ₁ / 2R = (Vcc (m-1) -2mU ₁ ) (R + r) / 4mRr. After simple transformations, we obtain: r = R (m + 1) / (m-1).

Аналогично, цепи (с) и (d) будут эквивалентны, если r=R(m+1)/(m-1). Таким образом, в новой цепи (а) и (с), вместо исходных уровней мы используем дополнительный резистор r=R(m+1)/(m-1).Similarly, chains (c) and (d) will be equivalent if r = R (m + 1) / (m-1). Thus, in the new circuit (a) and (c), instead of the initial levels, we use an additional resistor r = R (m + 1) / (m-1).

На Фиг.4 представлен предпочтительный вариант реализации заявляемого изобретения. При этом ключи заменены на инверторы. Инвертированные сигналы K [N-1:0] связаны с сопротивлениями второй резистивной лестницы (2r). Усиленные сигналы K [N-1:0] связаны с сопротивлениями первой резистивной лестницы (2R).Figure 4 presents a preferred embodiment of the claimed invention. In this case, the keys are replaced by inverters. The inverted signals K [N-1: 0] are connected with the resistances of the second resistive ladder (2r). The amplified signals K [N-1: 0] are associated with the resistances of the first resistive ladder (2R).

Заявляемое изобретение может быть использовано в системах передачи данных в качестве части аналого-цифровых преобразователей.The claimed invention can be used in data transmission systems as part of analog-to-digital converters.

Claims

1. A digital-to-analog converter comprising a first resistive ladder formed by resistors connected to keys controlled by a binary encoded input signal, characterized in that it further comprises a second resistive ladder formed by resistors connected by keys controlled by a binary encoded inverted input signal moreover, both stairs are interconnected in such a way that the resistors in the jumpers are connected in parallel; the ratio of the resistances of the first and second stairs is selected in accordance with the expression: (m + 1) / (m-1), where m is the ratio of the supply voltage to the double amplitude of the output signal.

2. The digital-to-analog converter according to claim 1, characterized in that the key function is performed by inverters, while the inverted signals are connected to the resistances of the second resistive ladder, and the amplified signals are connected to the resistances of the first resistive ladder.