RU2540234C1 - Microwave transistor - Google Patents
Microwave transistor Download PDFInfo
- Publication number
- RU2540234C1 RU2540234C1 RU2013141864/28A RU2013141864A RU2540234C1 RU 2540234 C1 RU2540234 C1 RU 2540234C1 RU 2013141864/28 A RU2013141864/28 A RU 2013141864/28A RU 2013141864 A RU2013141864 A RU 2013141864A RU 2540234 C1 RU2540234 C1 RU 2540234C1
- Authority
- RU
- Russia
- Prior art keywords
- thickness
- basis
- layer
- source
- drain
- Prior art date
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
Изобретение относится к технологии сверхвысокочастотной (СВЧ) наноэлектроники, а именно к технологии получения монолитных интегральных схем на основе полупроводниковых соединений AIIIBV, в частности к созданию сверхвысокочастотных транзисторов, в которых минимизировано содержание драгоценных металлов.The invention relates to technology for microwave (microwave) nanoelectronics, and in particular to a technology for producing monolithic integrated circuits based on semiconductor compounds A III B V , in particular to the creation of microwave transistors in which the content of precious metals is minimized.
Известен полевой транзистор (Cheng-Guan Yuan, S.M. Joseph Liu, Der-Wei Tu, Rex Wu, Jeff Huang Frank Chen, Yu-Chi Wang /0.15 Micron Gate 6-inch pHEMT Technology by Using I-Line Stepper // CS Mantech Conference, 2009, Florida, USA), в котором омические контакты выполнены на основе многослойной композиции Au/Ge/Ni/Au, Т-образные затворы длиной 0,15 мкм - на основе трехслойной композиции Ti/Pt/Au, а металлизация воздушных мостов - на основе Ti/Au. Толщина слоев золота находится в диапазоне от 20 до 4000 нм, толщина слоев Pt в диапазоне от 20 до 50 нм.Famous Field Effect Transistor (Cheng-Guan Yuan, SM Joseph Liu, Der-Wei Tu, Rex Wu, Jeff Huang Frank Chen, Yu-Chi Wang /0.15 Micron Gate 6-inch pHEMT Technology by Using I-Line Stepper // CS Mantech Conference , 2009, Florida, USA), in which the ohmic contacts are made on the basis of the Au / Ge / Ni / Au multilayer composition, 0.15 μm T-shaped gates are based on the Ti / Pt / Au three-layer composition, and the metallization of air bridges based on Ti / Au. The thickness of the gold layers is in the range from 20 to 4000 nm, the thickness of the Pt layers in the range from 20 to 50 nm.
Недостатком известного транзистора является высокая стоимость металлизации омических контактов и межэлементных соединений, связанная с применением толстых слоев Au, а также тонких слоев Pt.A disadvantage of the known transistor is the high cost of metallization of ohmic contacts and interconnects associated with the use of thick layers of Au, as well as thin layers of Pt.
Известен гетеробиполярный транзистор (патент US 7420227, МПК H01L 21/8238, опубл. 02.09.2008), в котором омический контакт к области полупроводника n-типа проводимости выполнен на основе многослойной металлизации Pd/Ge/WNx/Cu или Pd/Ge/Cu, где слой Pd располагается на поверхности полупроводниковой пластины; омический контакт к области полупроводника p-типа проводимости выполнен на основе многослойной металлизации Pt/Ti/Pt/Cu, где слой Pt располагается на поверхности полупроводниковой пластины. Межэлементные соединения выполнены на основе трехслойной металлизации Ti/Pt/Cu, где слой Ti располагается на поверхности слоя Cu, которым заканчивается металлизация омических контактов.Known heterobipolar transistor (patent US 7420227, IPC H01L 21/8238, published 02.09.2008), in which the ohmic contact to the region of the n-type semiconductor is made on the basis of multilayer metallization Pd / Ge / WN x / Cu or Pd / Ge / Cu, where the Pd layer is located on the surface of the semiconductor wafer; The ohmic contact to the region of the p-type semiconductor is based on Pt / Ti / Pt / Cu multilayer metallization, where the Pt layer is located on the surface of the semiconductor wafer. The interconnects are made on the basis of a three-layer metallization of Ti / Pt / Cu, where the Ti layer is located on the surface of the Cu layer, which ends the metallization of ohmic contacts.
Недостатком данного транзистора является повышенная себестоимость изготовления металлизации, обусловленная использованием тонких слоев Pd в металлизации омического контакта к полупроводнику n-типа проводимости, а также тонких слоев Pt в металлизации омического контакта к полупроводнику p-типа проводимости и в металлизации межэлементных соединений.The disadvantage of this transistor is the increased cost of manufacturing metallization, due to the use of thin Pd layers in the metallization of the ohmic contact to the n-type semiconductor, as well as thin Pt layers in the metallization of the ohmic contact to the p-type semiconductor and in the metallization of interconnects.
Известна конструкция затвора полевого транзистора Шоттки (патент US 6787910, МПК H01L 21/31, опубл. 07.09.2004), в которой затворная металлизация выполнена на основе трехслойной металлизации, где барьерообразующий слой Ti располагается на поверхности полупроводниковой пластины, слой диффузионного барьера выполнен из Co или Mo и располагается на поверхности барьерообразующего слоя, а проводящий слой Cu располагается на поверхности слоя диффузионного барьера.A known gate structure of a Schottky field-effect transistor (patent US 6787910, IPC H01L 21/31, published September 7, 2004), in which the gate metallization is based on a three-layer metallization, where the barrier-forming layer Ti is located on the surface of the semiconductor wafer, the diffusion barrier layer is made of Co or Mo and is located on the surface of the barrier-forming layer, and the conductive Cu layer is located on the surface of the diffusion barrier layer.
Недостатком данного технического решения является низкая термическая стабильность электрических параметров затворов транзисторов, обусловленная использованием меди в качестве проводника.The disadvantage of this technical solution is the low thermal stability of the electrical parameters of the transistor gates due to the use of copper as a conductor.
Наиболее близким к заявляемому техническому решению по наибольшему числу существенных признаков является транзистор на основе полупроводникового соединения (патент US 7368822, МПК H01L 23/48, опубл. 06.05.2008), выбранный нами за прототип. Устройство представляет собой полевой транзистор с барьером Шоттки, либо гетероструктурный полевой транзистор с высокой подвижностью электронов, либо гетеробиполярный транзистор, состоящий из омических контактов и воздушных мостов. Омические контакты выполнены на основе трехслойной металлизации Pd/Ge/Cu, где слой Pd располагается на поверхности полупроводниковой пластины и имеет толщину 5-100 нм, слой Ge расположен на поверхности слоя Pd и имеет толщину 50-1000 нм, а слой Cu расположен на поверхности слоя Ge и имеет толщину 50-1000 нм. Затворы выполнены на основе композиции Ti/Pt/Cu. Воздушные мосты выполнены из Cu и расположены непосредственно на слое Cu омических контактов.The closest to the claimed technical solution for the largest number of essential features is a transistor based on a semiconductor compound (patent US 7368822, IPC H01L 23/48, publ. 06.05.2008), which we selected for the prototype. The device is a field effect transistor with a Schottky barrier, or a heterostructured field effect transistor with high electron mobility, or a heterobipolar transistor consisting of ohmic contacts and air bridges. Ohmic contacts are made on the basis of a three-layer metallization Pd / Ge / Cu, where the Pd layer is located on the surface of the semiconductor wafer and has a thickness of 5-100 nm, the Ge layer is located on the surface of the Pd layer and has a thickness of 50-1000 nm, and the Cu layer is located on the surface Ge layer and has a thickness of 50-1000 nm. The gates are made on the basis of the composition Ti / Pt / Cu. The air bridges are made of Cu and are located directly on the Cu layer of ohmic contacts.
Недостатком известных транзисторов является недостаточно высокая надежность работы, обусловленная использованием меди в составе металлизации омических контактов истока, стока и затвора.A disadvantage of the known transistors is the insufficiently high reliability due to the use of copper in the metallization of the ohmic contacts of the source, drain and gate.
Основной технической задачей заявляемого устройства является повышение надежности его работы за счет использования в качестве проводника в металлизации омических контактов истока, стока и затвора тонкой пленки алюминия.The main technical task of the claimed device is to increase the reliability of its operation due to the use of a thin film of aluminum as a conductor in the metallization of ohmic contacts.
Основная техническая задача достигается тем, что в сверхвысокочастотном транзисторе, выполненном на основе полупроводниковой пластины с канальными и контактными слоями, включающем расположенные на ее поверхности и выполненные на основе тонких пленок омические контакты истока и стока, затвор, содержащий барьерообразующий, проводящий и пассивирующий слои, которые расположены последовательно, воздушные мосты, согласно предложенному решению омические контакты истока и стока выполнены на основе тонких пленок Pd, Ge и Al общей толщиной 5-500 нм, а барьерообразующий, проводящий и пассивирующий слои затвора выполнены на основе тонких пленок Ti толщиной 10-200 нм, Al толщиной 5-1000 нм, Ti толщиной 10-1000 нм соответственно.The main technical problem is achieved in that in a microwave transistor made on the basis of a semiconductor wafer with channel and contact layers, including ohmic contacts of the source and drain located on its surface and made on the basis of thin films, a gate containing barrier-forming, conducting and passivating layers, which air bridges are arranged in series, according to the proposed solution, the ohmic contacts of the source and drain are made on the basis of thin Pd, Ge and Al films with a total thickness of 5-500 nm and the barrier-forming, conducting and passivating gate layers are made on the basis of thin films of Ti with a thickness of 10-200 nm, Al with a thickness of 5-1000 nm, Ti with a thickness of 10-1000 nm, respectively.
В частном случае, на поверхности полупроводниковой пластины расположена тонкая пленка Pd омических контактов истока и стока, на поверхности которой расположена тонкая пленка Ge, на поверхности которой расположена тонкая пленка Al.In a particular case, on the surface of the semiconductor wafer there is a thin film of Pd ohmic contacts of the source and drain, on the surface of which there is a thin Ge film, on the surface of which a thin Al film is located.
В частном случае, на поверхности полупроводниковой пластины расположена тонкая пленка Ge омических контактов истока и стока, на поверхности которой расположена тонкая пленка Pd, на поверхности которой расположена тонкая пленка Al.In a particular case, on the surface of the semiconductor wafer there is a thin film of Ge ohmic contacts of the source and drain, on the surface of which there is a thin Pd film, on the surface of which a thin Al film is located.
В частном случае, на поверхности омических контактов истока и стока расположен пассивирующий слой, выполненный на основе тонких пленок Ti, или Mo, или Ta, или W, или TaN, или TiN, или WN толщиной 10-100 нм.In the particular case, on the surface of the ohmic contacts of the source and drain, a passivation layer is located, made on the basis of thin films of Ti, or Mo, or Ta, or W, or TaN, or TiN, or WN with a thickness of 10-100 nm.
В частном случае, на поверхности затвора расположен дополнительный пассивирующий слой, выполненный на основе тонких пленок Mo, или Ta, или W, или TaN, или TiN, или WN.In the particular case, an additional passivating layer based on thin films of Mo, or Ta, or W, or TaN, or TiN, or WN is located on the shutter surface.
В частном случае, на поверхности омических контактов истока и стока выполнена межэлементная металлизация, включающая расположенные последовательно адгезионный, проводящий и пассивирующий слои, при этом проводящий слой выполнен на основе тонких пленок Cu или Al толщиной 500-5000 нм, а адгезионный и пассивирующий слои выполнены на основе тонких пленок Ti, или Mo, или Ta, или W, или TaN, или TiN, или WN толщиной 10-200 нм.In the particular case, on the surface of the ohmic contacts of the source and the drain, inter-element metallization was performed, including successively adhesive, conductive and passivating layers, the conductive layer being made on the basis of thin films of Cu or Al with a thickness of 500-5000 nm, and the adhesive and passivating layers were made on based on thin films of Ti, or Mo, or Ta, or W, or TaN, or TiN, or WN with a thickness of 10-200 nm.
В частном случае, на поверхности межэлементной металлизации расположены воздушные мосты, соединяющие омические контакты стоков и включающие расположенные последовательно проводящий и адгезионный слои, при этом проводящий слой выполнен на основе тонких пленок Cu или Al толщиной 500-5000 нм, а адгезионный слой - на основе тонких пленок Ti или Mo, или Ta, или W, или TaN, или TiN, или WN толщиной 10-200 нм.In a particular case, air bridges are located on the interelement metallization surface, connecting ohmic contacts of drains and including consecutively conducting and adhesive layers, while the conducting layer is made on the basis of thin films of Cu or Al with a thickness of 500-5000 nm, and the adhesive layer is based on thin films of Ti or Mo, or Ta, or W, or TaN, or TiN, or WN with a thickness of 10-200 nm.
В частном случае, выполнена металлизация обратной стороны полупроводниковой пластины, включающая проводящий и адгезионный слои, расположенные последовательно, и соединяющая контактные площадки омических контактов истока с обратной стороной полупроводниковой пластины при помощи выполненных в ней сквозных отверстий, при этом проводящий слой выполнен на основе тонких пленок Cu или Al толщиной 10-30000 нм, а адгезионный слой - на основе тонких пленок Ti, или Mo, или Ta, или W, или TaN, или TiN, или WN толщиной 10-200 нм.In a particular case, the metallization of the reverse side of the semiconductor wafer was performed, including the conductive and adhesive layers arranged in series and connecting the contact pads of the ohmic source contacts with the back side of the semiconductor wafer using through holes made in it, while the conductive layer is based on thin Cu films or Al with a thickness of 10-30000 nm, and the adhesive layer is based on thin films of Ti, or Mo, or Ta, or W, or TaN, or TiN, or WN with a thickness of 10-200 nm.
Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявляемого устройства, отсутствуют.The analysis of the prior art carried out by the applicant made it possible to establish that there are no analogs characterized by sets of features identical to all the features of the claimed device.
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа заявляемого изобретения, показали, что они не следуют явным образом из уровня техники.The results of the search for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the prototype of the claimed invention, showed that they do not follow explicitly from the prior art.
Из определенного заявителем уровня техники не выявлена известность влияния предусматриваемых существенными признаками изобретения преобразований на достижение указанного технического результата.From the prior art determined by the applicant, the influence of the transformations provided for by the essential features of the invention on the achievement of the indicated technical result is not known.
Следовательно, изобретение соответствует условию патентоспособности «изобретательский уровень».Therefore, the invention meets the condition of patentability "inventive step".
Изобретение поясняется рисунками, где на фиг.1 представлен общий вид заявляемого транзистора; на фиг.2 и на фиг.3 представлен общий вид заявляемого транзистора с барьером Шоттки и гетероструктурного транзистора с высокой подвижностью электронов соответственно; на фиг.4 - микроскопическое изображение поперечного сечения заявляемого транзистора, выполненного с Pd/Ge/Al/Ti омическими контактами и Ti/Al/Ti T-образным затвором с длиной основания 150 нм; на фиг.5 - микроскопическое изображение вида сверху заявляемого транзистора после формирования воздушных мостов на основе Cu; на фиг.6, 7 - микроскопические изображения вида сверху (фиг.6) и поперечного сечения (фиг.7) заявляемого транзистора после вскрытия окон в тонких пленках бензоциклобутена (ВСВ) и нитрида кремния (SixNy) к контактным областям; на фиг.8 - микроскопическое изображение поперечного сечения сквозного отверстия заявляемого транзистора после окончания формирования металлизации обратной стороны полупроводниковой пластины; на фиг.9 представлены зависимости тока стока Ic и крутизны вольт-амперной характеристики транзистора gm от напряжения затвор-сток Uзс; на фиг.10 и 11 - зависимости коэффициента усиления по току и коэффициента усиления по мощности соответственно заявляемого транзистора от частоты при напряжении стока Uси=1,5 В и при напряжении затвор-сток Uзс=-0,35 В; на фиг.12 представлены зависимости выходной мощности Pвых и коэффициента усиления заявляемого транзистора от входной мощности Pвх при согласованной нагрузке по входу и выходу. Суммарная ширина затвора транзистора составляла 600 мкм; на фиг.13 представлены зависимости напряжения пробоя затвор-сток Uпр зс от времени термообработки транзистора-прототипа (кривая 1) и заявляемого транзистора (кривая 2).The invention is illustrated by drawings, where in Fig.1 shows a General view of the inventive transistor; figure 2 and figure 3 presents a General view of the inventive transistor with a Schottky barrier and a heterostructure transistor with high electron mobility, respectively; figure 4 is a microscopic image of a cross section of the inventive transistor made with Pd / Ge / Al / Ti ohmic contacts and a Ti / Al / Ti T-shaped gate with a base length of 150 nm; figure 5 is a microscopic image of a top view of the inventive transistor after the formation of air bridges based on Cu; Fig.6, 7 are microscopic images of a top view (Fig.6) and a cross section (Fig.7) of the inventive transistor after opening the windows in thin films of benzocyclobutene (BCB) and silicon nitride (SixNy) to the contact areas; on Fig is a microscopic image of a cross section of a through hole of the inventive transistor after the formation of metallization of the reverse side of the semiconductor wafer; figure 9 presents the dependence of the drain current I c and the slope of the current-voltage characteristics of the transistor g m from the gate-drain voltage U ss ; Figures 10 and 11 show the dependences of the current gain and power gain, respectively, of the claimed transistor on frequency at a drain voltage of U si = 1.5 V and a gate-drain voltage of U ss = -0.35 V; on Fig presents the dependence of the output power P o and the gain of the inventive transistor from the input power P I with a coordinated load at the input and output. The total gate width of the transistor was 600 μm; Fig. 13 shows the dependence of the gate-drain breakdown voltage U prz on the heat treatment time of the prototype transistor (curve 1) and the inventive transistor (curve 2).
Заявляемый транзистор (фиг.1) и, в частности, полевой транзистор с барьером Шоттки (фиг.2) состоит из полупроводниковой пластины 1, в которой области расположения транзистора разделены меза-изоляцией 2, активного слоя, включающего канальный n-слой 3a и расположенный над ним контактный прелой 30, в котором вскрыто окно до канального n-слоя 3a, омического контакта истока 4 и стока 5, затвора 6, межэлементной металлизации 7, воздушного моста 8, сквозных отверстий 9, металлизации 10 обратной стороны полупроводниковой пластины 1. Затвор 6 состоит из расположенного на поверхности канального слоя 3a полупроводниковой пластины 1 барьерообразующего слоя 6a, на поверхности которого расположен проводящий слой 6b, а на его поверхности - пассивирующий слой 6c. Межэлементная металлизация 7 выполнена из расположенного на поверхности омических контактов истока 4 и стока 5 адгезионного слоя 7a, расположенного на его поверхности проводящего слоя 7b, на поверхности которого расположен пассивирующий слой 7c. Воздушный мост 8 состоит из расположенного на поверхности межэлементной металлизации 7 адгезионного слоя 8a, на поверхности которого расположен проводящий слой 8b. Соединение площадок омических контактов истока 4 с обратной стороной полупроводниковой пластины 1 выполнено с помощью сквозных отверстий 9 при использовании металлизации 10 обратной стороны полупроводниковой пластины 1, включающей адгезионный слой 10a, расположенный на поверхности проводящего слоя 10b.The inventive transistor (Fig. 1) and, in particular, a Schottky field-effect transistor (Fig. 2) consists of a semiconductor wafer 1, in which the transistor location regions are separated by mesa-isolation 2, an active layer including a channel n-layer 3a and located above it is a contact hole 30, in which a window is opened to the channel n-layer 3a, ohmic contact of the source 4 and drain 5, gate 6, inter-element metallization 7, air bridge 8, through holes 9, metallization 10 of the back side of the semiconductor wafer 1. Gate 6 consists of located nnogo 3a on the surface of the channel layer wafer 1 bareroobrazuyuschego layer 6a, the surface of which is a conductive layer 6b, and on its surface - a passivation layer 6c. The inter-element metallization 7 is made of a source 4 located on the surface of the ohmic contacts and a drain 5 of an adhesive layer 7a located on its surface of a conductive layer 7b, on the surface of which a passivation layer 7c is located. The air bridge 8 consists of an adhesive layer 8a located on the surface of the inter-element metallization 7, on the surface of which a conductive layer 8b is located. The connection of the ohmic contacts of the source 4 with the reverse side of the semiconductor wafer 1 is made using through holes 9 using metallization 10 of the reverse side of the semiconductor wafer 1, including the adhesive layer 10a located on the surface of the conductive layer 10b.
Гетероструктурный транзистор с высокой подвижностью электронов (фиг.3) состоит из полупроводниковой пластины 1, в которой области расположения транзисторов разделены меза-изоляцией 2, эпитаксиальной гетероструктуры 3, омического контакта истока 4 и стока 5, T-образного затвора 6, межэлементной металлизации 7, воздушного моста 8, сквозных отверстий 9, металлизации 10 обратной стороны полупроводниковой пластины 1. Эпитаксиальная гетероструктура 3 включает буферный слой 3a, канальный слой 3b, донорный слой 3c, барьерный слой 3d, контактный слой 3e. Затвор 6 состоит из расположенного на поверхности полупроводниковой пластины барьерообразующего слоя 6a, на поверхности которого расположен проводящий слой 6b, а на его поверхности - пассивирующий слой 6c. Межэлементная металлизация 7 выполнена из расположенного на поверхности омических контактов истока 4 и стока 5 адгезионного слоя 7а, расположенного на его поверхности проводящего слоя 7b, на поверхности которого расположен пассивирующий слой 7c. Воздушный мост 8 состоит из расположенного на поверхности межэлементной металлизации 7 адгезионного слоя 8a, на поверхности которого расположен проводящий слой 8b. Соединение площадок омических контактов истока 4 с обратной стороной полупроводниковой пластины 1 выполнено с помощью сквозных отверстий 9 при использовании металлизации 10 обратной стороны полупроводниковой пластины 1, включающей адгезионный слой 10a, расположенный на поверхности проводящего слоя 10b.The heterostructured transistor with high electron mobility (Fig. 3) consists of a semiconductor wafer 1, in which the transistor locations are separated by mesa insulation 2, epitaxial heterostructure 3, ohmic contact of source 4 and drain 5, T-shaped gate 6, inter-element metallization 7, air bridge 8, through holes 9, metallization 10 of the reverse side of the semiconductor wafer 1. The epitaxial heterostructure 3 includes a buffer layer 3a, a channel layer 3b, a donor layer 3c, a barrier layer 3d, a contact layer 3e. The shutter 6 consists of a barrier-forming layer 6a located on the surface of the semiconductor wafer, on the surface of which a conductive layer 6b is located, and on its surface there is a passivation layer 6c. The inter-element metallization 7 is made of a source 4 located on the surface of the ohmic contacts and a drain 5 of an adhesive layer 7a located on its surface of a conductive layer 7b, on the surface of which a passivation layer 7c is located. The air bridge 8 consists of an adhesive layer 8a located on the surface of the inter-element metallization 7, on the surface of which a conductive layer 8b is located. The connection of the ohmic contacts of the source 4 with the reverse side of the semiconductor wafer 1 is made using through holes 9 using metallization 10 of the reverse side of the semiconductor wafer 1, including the adhesive layer 10a located on the surface of the conductive layer 10b.
Предлагаемый полевой транзистор с барьером Шоттки (фиг.2) работает следующим образом. При подаче напряжения на омические контакты истока 4 и стока 5 через омический контакт истока 4, контактный n+-слой 3b, канальный n-слой 3a и омический контакт стока 5 начинает протекать ток, величина которого увеличивается по мере увеличения разности потенциалов на омических контактах истока 4 и стока 5 до того момента, пока дрейфовая скорость электронов в электрическом поле не достигнет своего максимального значения. Дальнейший рост напряжения на омических контактах истока 4 и стока 5 практически не приводит к росту тока, и его величина достигает насыщения. Одновременно с подачей напряжения на омические контакты истока 4 и стока 5 к затвору 6 прикладывается переменное отрицательное напряжение, которое по мере своего роста увеличивает сечение области пространственного заряда под затвором 6, уменьшает сечение канала и тем самым ток между омическими контактами истока 4 и стока 5, осуществляя модуляцию тока. При создании многозатворной структуры заявляемого транзистора и соединении омических контактов стоков 5 воздушными мостами 8 за счет сложения параллельно протекающих токов достигается многократный рост тока транзистора.The proposed field effect transistor with a Schottky barrier (figure 2) works as follows. When voltage is applied to the ohmic contacts of the source 4 and drain 5 through the ohmic contact of the source 4, the contact n + layer 3b, the channel n-layer 3a and the ohmic contact of the drain 5, a current begins to flow, the value of which increases as the potential difference increases at the ohmic contacts of the source 4 and sink 5 until the electron drift velocity in the electric field reaches its maximum value. A further increase in voltage at the ohmic contacts of source 4 and drain 5 practically does not lead to an increase in current, and its value reaches saturation. Simultaneously with applying voltage to the ohmic contacts of the source 4 and drain 5, an alternating negative voltage is applied to the gate 6, which, as it grows, increases the cross section of the space charge region under the gate 6, reduces the channel cross section and thereby the current between the ohmic contacts of the source 4 and drain 5, by modulating the current. When creating a multi-gate structure of the inventive transistor and connecting the ohmic contacts of the drains 5 by air bridges 8, due to the addition of parallel flowing currents, a multiple increase in the transistor current is achieved.
ПримерExample
Пример демонстрирует технический результат, достигаемый при работе заявляемого транзистора.An example demonstrates the technical result achieved by operation of the inventive transistor.
Гетероструктурный транзистор с высокой подвижностью электронов формируют на эпитаксиальных структурах 3 GaAs/AlGaAs/InGaAs, полученных методом молекулярно-лучевой эпитаксии. Методом обратной литографии проводят формирование омических контактов истока 4 и стока 5 транзистора. На поверхности полупроводниковой пластины 1 формируют двухслойную резистивную маску. С целью очистки поверхности и удаления собственных оксидов мышьяка и галлия полупроводниковую пластину 1 n-GaAs обрабатывают в водном растворе H2SO4 (1:10) в течение 3 минут, а затем промывают в деионизованной воде и сушат в потоке азота.A heterostructure transistor with high electron mobility is formed on 3 GaAs / AlGaAs / InGaAs epitaxial structures obtained by molecular beam epitaxy. The method of reverse lithography conducts the formation of ohmic contacts of the source 4 and drain 5 of the transistor. On the surface of the semiconductor wafer 1 form a two-layer resistive mask. In order to clean the surface and remove native arsenic and gallium oxides, the 1 n-GaAs semiconductor wafer is treated in an aqueous solution of H 2 SO 4 (1:10) for 3 minutes, and then washed in deionized water and dried in a stream of nitrogen.
Методом электронно-лучевого испарения при давлении остаточной атмосферы менее 1×10-6 торр на полупроводниковой пластине 1 производят осаждение металлизации омических контактов истока 4 и стока 5 на основе тонких пленок Pd/Ge/Al/Ti (15 нм/150 нм/150 нм/30 нм). После удаления резистивной маски с лишним металлом образец подвергают термообработке при температуре T1=250°C в течение t=20 минут в среде очищенного азота.By electron beam evaporation at a residual atmosphere pressure of less than 1 × 10 -6 torr on a semiconductor wafer 1, the ohmic contacts of source 4 and drain 5 are metallized on the basis of thin Pd / Ge / Al / Ti films (15 nm / 150 nm / 150 nm / 30 nm). After removing the resistive mask with excess metal, the sample is subjected to heat treatment at a temperature of T 1 = 250 ° C for t = 20 minutes in purified nitrogen.
Далее с целью формирования T-образного затвора 6 с длиной основания 150 нм на полупроводниковой пластине 1 методом центрифугирования создают трехслойную резистивную маску PMMA/LOR/PMMA. После нанесения каждого слоя проводят сушку при температуре 180°C в течение 5 минут. Экспонирование выполняют с помощью системы электронно-лучевой литографии Raith-150TW. После экспонирования проводят селективное проявление слоев резистивной маски. Проявление верхнего слоя РММА осуществляют в растворе метилизобутилкетона (МИБК) с изопропиловым спиртом (ИПС) (1:1) в течение 60 с, среднего слоя LOR - в проявителе MF-319, а нижнего слоя РММА - в проявителе МИБК: ИПС (1:3) в течение 30 c. Для формирования подзатворного заглубления используют травитель на основе лимонной кислоты.Then, in order to form a T-shaped gate 6 with a base length of 150 nm, a three-layer resistive mask PMMA / LOR / PMMA is created by centrifugation on the semiconductor wafer 1. After applying each layer, drying is carried out at a temperature of 180 ° C for 5 minutes. Exposure is performed using a Raith-150 TW electron beam lithography system. After exposure, a selective manifestation of the layers of the resistive mask is carried out. The manifestation of the upper layer of PMMA is carried out in a solution of methyl isobutyl ketone (MIBK) with isopropyl alcohol (IPA) (1: 1) for 60 s, the middle layer of LOR in the developer MF-319, and the lower layer of PMMA in the developer MIBK: IPS (1: 3) within 30 s. A citric acid based etchant is used to form a sub-gate deepening.
Затем методом электронно-лучевого испарения в вакууме при остаточном давлении атмосферы 5×10-7 торр производят осаждение металлизации затвора 6 на основе тонких пленок Ti/Al/Ti (50 нм/500 нм/20 нм).Then, by electron beam evaporation in vacuum at a residual atmospheric pressure of 5 × 10 -7 Torr, the metallization of the gate 6 is based on thin films Ti / Al / Ti (50 nm / 500 nm / 20 nm).
С целью пассивации поверхности транзистора на поверхности полупроводниковой пластины 1 образца осаждают слой SixNy толщиной 150-200 нм. Формирование пленки диэлектрика проводят методом осаждения из газовой фазы в индуктивно-связанной плазме. Затем методом реактивного ионного травления производят вскрытие окон в пленке SixNy.In order to passivate the surface of the transistor, a Si x N y layer 150-200 nm thick is deposited on the surface of the semiconductor wafer 1 of the sample. The dielectric film is formed by the method of deposition from the gas phase in an inductively coupled plasma. Then, the method of reactive ion etching is used to open windows in a Si x N y film.
Для создания межэлементной металлизации 7 на поверхности полупроводниковой пластины 1 образца формируют двухслойную резистивную маску. После чего методом электронно-лучевого испарения производят осаждение металлизации на основе тонких пленок Mo/Cu/Mo, тонкие пленки Мо используют в качестве диффузионных барьеров для Cu.To create interelement metallization 7, a two-layer resistive mask is formed on the surface of the semiconductor wafer 1 of the sample. After that, metallization based on thin Mo / Cu / Mo films is deposited by electron beam evaporation, thin Mo films are used as diffusion barriers for Cu.
Формирование воздушных мостов 8 проводят с использованием гальванического осаждения пленки меди из водного раствора CuSO4+H2SO4. Вначале на полупроводниковой пластине 1 формируют первый слой резистивной маски. После проявления, с целью сглаживания профиля резиста, полупроводниковая пластина 1 проходит термообработку при 120°C в течение 15 мин. Затем методом электронно-лучевого испарения производят осаждение проводящего подслоя на основе двухслойной металлизации Ti/Cu. После формирования второго слоя резистивной маски проводят осаждение пленки Cu толщиной 3 мкм. Затем с поверхности полупроводниковой пластины 1 последовательно удаляют верхний слой резистивной маски, проводят селективное травление пленок Cu и Ti и удаляют нижний слой резистивной маски.The formation of air bridges 8 is carried out using galvanic deposition of a film of copper from an aqueous solution of CuSO 4 + H 2 SO 4 . First, a first resistive mask layer is formed on the semiconductor wafer 1. After development, in order to smooth the resist profile, the semiconductor wafer 1 undergoes heat treatment at 120 ° C for 15 minutes. Then, by the method of electron beam evaporation, a conductive sublayer is deposited based on a two-layer metallization of Ti / Cu. After the formation of the second layer of the resistive mask, a Cu film 3 μm thick is deposited. Then, the upper layer of the resistive mask is sequentially removed from the surface of the semiconductor wafer 1, selective etching of the Cu and Ti films is performed, and the lower layer of the resistive mask is removed.
Финальную пассивацию проводят в два этапа. На первом этапе на поверхность полупроводниковой пластины 1 осаждают слой SixNy, на втором - методом центрифугирования наносят слой фоточувствительного ВСВ толщиной 5 мкм. После вскрытия окон в пленке ВСВ полупроводниковую пластину 1 образца подвергают термообработке. Затем по рисунку, сформированному в пленке ВСВ, производят вскрытие окон к контактным площадкам в пленке SixNy.Final passivation is carried out in two stages. At the first stage, a Si x N y layer is deposited on the surface of the semiconductor wafer 1, at the second stage, a 5-micron thick layer of photosensitive solid-state wave is deposited by centrifugation. After opening the windows in the BCB film, the semiconductor wafer 1 of the sample is subjected to heat treatment. Then, according to the pattern formed in the BCB film, the windows are opened to the contact pads in the Si x N y film.
Далее полупроводниковую пластину 1 приклеивают на сапфировый носитель и утоняют посредством шлифовки и полировки обратной стороны до толщины 100 мкм. Травление сквозных отверстий 9 проводят методом реактивного ионного травления в индуктивно-связанной плазме. После удаления резистивной маски методом магнетронного распыления на поверхности обратной стороны полупроводниковой пластины 1 формируют слои W/Cu. Затем методом электрохимического осаждения проводят формирование пленки Cu толщиной 3 мкм.Next, the semiconductor wafer 1 is glued to a sapphire carrier and thinned by grinding and polishing the reverse side to a thickness of 100 μm. The etching of the through holes 9 is carried out by reactive ion etching in an inductively coupled plasma. After the resistive mask is removed by magnetron sputtering, W / Cu layers are formed on the surface of the reverse side of the semiconductor wafer 1. Then, a Cu film 3 μm thick is formed by electrochemical deposition.
На завершающем этапе полупроводниковую пластину 1 отклеивают от сапфирового носителя и производят очистку ее поверхности от резиста и клея.At the final stage, the semiconductor wafer 1 is peeled off from the sapphire carrier and its surface is cleaned of resist and glue.
Внешний вид и морфологию поверхности элементов транзисторов исследуют методом электронной микроскопии. Параметры изготовленного транзистора по постоянному току исследуют с помощью измерителя характеристик полупроводниковых приборов НР4156А, а по СВЧ сигналу с помощью векторного анализатора ZVA-40. Измерение выходной мощности транзистора производят с методом Load Pull на установке Cascade Microtech.The appearance and surface morphology of transistor elements are examined by electron microscopy. The parameters of the manufactured transistor for direct current are examined using an HP4156A semiconductor device performance meter, and by a microwave signal using a ZVA-40 vector analyzer. The output power of the transistor is measured using the Load Pull method on a Cascade Microtech installation.
Заявляемый GaAs транзистор имеет максимальный ток стока Iс=280 мА/мм, максимальную крутизну вольт-амперной характеристики gm=450 мСм/мм при напряжении сток-исток Uси=1,5 В. Коэффициент усиления по току транзистора с суммарной шириной затвора 600 мкм на частоте 10 ГГц составляет около 17,8 дБ, граничная частота отсечки по току составляет 80 ГГц при напряжении сток-исток Uси=1,5 В и при напряжении затвор-сток Uзс=-0.35 В, граничная частота усиления по мощности составляет порядка 100 ГГц. Значение выходной мощности по сжатию на 1 дБ составляет P1db=26 дБм или 670 мВт/мм при КПД порядка 28% и коэффициенте усиления Kу=11 дБ. Измерения проведены при напряжении сток-исток Uси=8 В, и токе стока Iс=1/3* Iс max на частоте 12 ГГц, где Iс max - максимальный ток стока.The inventive GaAs transistor has a maximum drain current I s = 280 mA / mm, a maximum slope of the current-voltage characteristic gm = 450 mS / mm at a drain-source voltage of U si = 1.5 V. The current gain of the transistor with a total gate width of 600 μm at a frequency of 10 GHz is about 17.8 dB, the cutoff frequency of the current cutoff is 80 GHz with a drain-source voltage of U si = 1.5 V and with a gate-drain voltage of U ss = -0.35 V, the boundary frequency of gain in power is about 100 GHz. The value of compression output power by 1 dB is P 1db = 26 dBm or 670 mW / mm with an efficiency of about 28% and a gain of K у = 11 dB. The measurements were carried out at a drain-source voltage U si = 8 V, and a drain current I s = 1/3 * I s max at a frequency of 12 GHz, where I s max is the maximum drain current.
Следует отметить, что транзистор, выбранный нами за прототип, имеет аналогичные параметры.It should be noted that the transistor, selected by us for the prototype, has similar parameters.
Однако заявляемый транзистор характеризуется повышенной надежностью работы, что выражается в увеличении термической стабильности параметров транзистора, в частности напряжения пробоя затвор-сток (фиг.13), а также существенно меньшей себестоимостью изготовления.However, the inventive transistor is characterized by increased reliability, which is reflected in an increase in thermal stability of the parameters of the transistor, in particular, the gate-drain breakdown voltage (Fig. 13), as well as a significantly lower manufacturing cost.
Особенностью заявляемого транзистора является то, что он полностью выполнен на основе металлизации, которая не содержит медь в составе омических контактов истока 4, стока 5 и затвора 6. При этом конструкция металлизации в каждом случае ее выполнения оптимизирована с точки зрения обеспечения хорошей межслоевой адгезии, минимизации диффузионного проникновения слоев металла друг в друга, а также в полупроводник, минимизации приведенного контактного сопротивления омических контактов истока 4 и стока 5, а также погонного сопротивления металлизации.A feature of the claimed transistor is that it is completely made on the basis of metallization, which does not contain copper in the ohmic contacts of the source 4, drain 5 and gate 6. Moreover, the metallization design in each case of its implementation is optimized in terms of ensuring good interlayer adhesion, minimizing diffusive penetration of metal layers into each other, as well as into the semiconductor, minimizing the reduced contact resistance of the ohmic contacts of the source 4 and drain 5, as well as the linear resistance of the metal isations.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013141864/28A RU2540234C1 (en) | 2013-09-12 | 2013-09-12 | Microwave transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013141864/28A RU2540234C1 (en) | 2013-09-12 | 2013-09-12 | Microwave transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2540234C1 true RU2540234C1 (en) | 2015-02-10 |
Family
ID=53286805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013141864/28A RU2540234C1 (en) | 2013-09-12 | 2013-09-12 | Microwave transistor |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2540234C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU202923U1 (en) * | 2020-12-03 | 2021-03-15 | Акционерное общество "Научно-производственная фирма "Микран" | Heterostructure field-effect transistor based on gallium arsenide semiconductor compound |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787910B2 (en) * | 2002-07-23 | 2004-09-07 | National Chiao Tung University | Schottky structure in GaAs semiconductor device |
| US7368822B2 (en) * | 2006-01-03 | 2008-05-06 | National Chiao Tung University | Copper metalized ohmic contact electrode of compound device |
| RU2361319C1 (en) * | 2008-01-09 | 2009-07-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Production method of super-high frequency (shf) field-effect transistor with schottki barrier |
| US7622776B2 (en) * | 2006-09-15 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8274121B2 (en) * | 2010-08-11 | 2012-09-25 | Sarda Technologies, Inc. | Compound field effect transistor with multi-feed gate and serpentine interconnect |
| RU2465682C1 (en) * | 2011-06-29 | 2012-10-27 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Method to manufacture microwave field transistor with schottky barrier |
-
2013
- 2013-09-12 RU RU2013141864/28A patent/RU2540234C1/en active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787910B2 (en) * | 2002-07-23 | 2004-09-07 | National Chiao Tung University | Schottky structure in GaAs semiconductor device |
| US7368822B2 (en) * | 2006-01-03 | 2008-05-06 | National Chiao Tung University | Copper metalized ohmic contact electrode of compound device |
| US7622776B2 (en) * | 2006-09-15 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| RU2361319C1 (en) * | 2008-01-09 | 2009-07-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Production method of super-high frequency (shf) field-effect transistor with schottki barrier |
| US8274121B2 (en) * | 2010-08-11 | 2012-09-25 | Sarda Technologies, Inc. | Compound field effect transistor with multi-feed gate and serpentine interconnect |
| RU2465682C1 (en) * | 2011-06-29 | 2012-10-27 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Method to manufacture microwave field transistor with schottky barrier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU202923U1 (en) * | 2020-12-03 | 2021-03-15 | Акционерное общество "Научно-производственная фирма "Микран" | Heterostructure field-effect transistor based on gallium arsenide semiconductor compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9634112B2 (en) | Field effect transistor and method of fabricating the same | |
| US9412829B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US7504673B2 (en) | Semiconductor device including a lateral field-effect transistor and Schottky diode | |
| Van Hove et al. | Fabrication and Performance of Au-Free AlGaN/GaN-on-Silicon Power Devices With ${\rm Al} _ {2}{\rm O} _ {3} $ and ${\rm Si} _ {3}{\rm N} _ {4}/{\rm Al} _ {2}{\rm O} _ {3} $ Gate Dielectrics | |
| US9123645B2 (en) | Methods of making semiconductor devices with low leakage Schottky contacts | |
| US9142626B1 (en) | Stepped field plate wide bandgap field-effect transistor and method | |
| US20130092947A1 (en) | Semiconductor device and method of making | |
| EP1208607A1 (en) | Passivation of gan based fets | |
| US20080048173A1 (en) | Semiconductor Device Including a Lateral Field-Effect Transistor and Schottky Diode | |
| EP4238137A1 (en) | Group iii-v semiconductor structures having crystalline regrowth layers and methods for forming such structures | |
| EP3905335A1 (en) | Group iii nitride-based transistor device | |
| Lee et al. | Improving current ON/OFF ratio and subthreshold swing of Schottky-gate AlGaN/GaN HEMTs by postmetallization annealing | |
| JP2009517883A (en) | Metal semiconductor field effect transistor having channels with different thicknesses and method for manufacturing the same | |
| Chung et al. | GaN-on-Si technology, a new approach for advanced devices in energy and communications | |
| RU2540234C1 (en) | Microwave transistor | |
| US8741705B2 (en) | Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication | |
| US20030173584A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| Ozaki et al. | Millimeter-wave GaN HEMTs with cavity-gate structure using MSQ-based inter-layer dielectric | |
| US20230029763A1 (en) | Interconnect metal openings through dielectric films | |
| US8866147B2 (en) | Method and system for a GaN self-aligned vertical MESFET | |
| RU2442243C1 (en) | The transistor on the basis of the semiconducting compound | |
| Erofeev et al. | A gold free aluminum metalized GaAs pHEMT with copper based air bridges and backside | |
| Lin et al. | BCB-bridged distributed wideband SPST switch using 0.25-/spl mu/m In/sub 0.5/Al/sub 0.5/As--In/sub 0.5/Ga/sub 0.5/As metamorphic HEMTs | |
| KR20170094814A (en) | Method of manufacturing semiconductor device | |
| Al-Khalidi et al. | AlN/GaN HEMT technology with in-situ SiN x passivation |