[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

RU2378740C1 - Способ изготовления полупроводниковой структуры - Google Patents

Способ изготовления полупроводниковой структуры Download PDF

Info

Publication number
RU2378740C1
RU2378740C1 RU2008123441/28A RU2008123441A RU2378740C1 RU 2378740 C1 RU2378740 C1 RU 2378740C1 RU 2008123441/28 A RU2008123441/28 A RU 2008123441/28A RU 2008123441 A RU2008123441 A RU 2008123441A RU 2378740 C1 RU2378740 C1 RU 2378740C1
Authority
RU
Russia
Prior art keywords
layer
temperature
silicon
hour
density
Prior art date
Application number
RU2008123441/28A
Other languages
English (en)
Inventor
Абдулла Гасанович Мустафаев (RU)
Абдулла Гасанович Мустафаев
Гасан Абакарович Мустафаев (RU)
Гасан Абакарович Мустафаев
Арслан Гасанович Мустафаев (RU)
Арслан Гасанович Мустафаев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова filed Critical Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова
Priority to RU2008123441/28A priority Critical patent/RU2378740C1/ru
Application granted granted Critical
Publication of RU2378740C1 publication Critical patent/RU2378740C1/ru

Links

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Использование: в технологии производства полупроводниковых приборов. Сущность изобретения: в способе изготовления полупроводниковой структуры на кремниевой пластине формируют слой n+ типа, на котором наращивают эпитаксиальный слой n типа, затем в n+ слое создают двухслойную пористую структуру с различной плотностью, верхний слой с размерами пор от 2 до 8 нм, а нижний слой с размерами пор на два порядка больше, путем последовательного изменения плотности тока с 30 mA/см2 до 45 mA/см2 с последующим применением трехстадийного режима окисления: при температуре 300-400°С в течение одного часа в сухом кислороде; при температуре 800-900°С в течение двух часов в сухом кислороде; при температуре 1000-1100°С в течение одного часа во влажном кислороде. Технический результат изобретения - снижение плотности дефектов в полупроводниковых структурах, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных. 1 табл.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур, с пониженной плотностью дефектов.
Известен способ изготовления полупроводниковой структуры [Пат.5013681 США, МКИ H01L 21/20] путем последовательного наращивания на поверхности первой кремниевой подложки слоя буферного кремния и Si1-x Gex, используемого в качестве ограничителя травления. Затем проводятся операции эпитаксиального наращивания активного слоя кремния и окисления поверхности структуры с целью формирования верхнего слоя диоксида кремния. Первая подложка присоединяется с лицевой поверхностью к окисленной лицевой поверхности второй подложки кремния в процессе отжига в окислительной атмосфере при температуре 700-1000°С. Затем слой кремния второй подложки и буферный слой кремния удаляются. В таких полупроводниковых структурах из-за наличия неровностей и шероховатостей на поверхности присоединяющих пластин образуются дефекты, которые ухудшают электрофизические параметры полупроводниковых структур.
Известен способ изготовления полупроводниковой структуры [заявка 1246851 Япония, МКИ H01L 21/94] путем нанесения на поверхность основания из молибдена и кремниевой пластины слоя диоксида кремния, методом термического окисления во втором случае или методом химического осаждения из газовой фазы в первом случае. Затем кремниевую пластину и молибденовое основание, обращенные друг к другу слоем диоксида кремния, приводят в контакт и склеивают. Последующей шлифовкой и полировкой кремниевой пластины с тыльной стороны добиваются получения поверхности требуемого класса обработки.
Недостатками этого способа являются:
- повышенная плотность дефектов в полупроводниковых структурах;
- образование механических напряжений;
- сложность технологического процесса.
Задача, решаемая изобретением: снижение плотности дефектов в полупроводниковых структурах, обеспечивающее технологичность, улучшение параметров структур, повышение качества и увеличение процента выхода годных.
Задача решается путем формирования двухслойного пористого кремния с различной плотностью. Слой пористого кремния, находящегося ближе к поверхности, формируется при плотности тока 30 mA/см2, затем плотность тока увеличивается до 45 mA/см2 и формируется второй слой пористого кремния с другой пористостью. Верхний слой содержит поры размером в 2-8 нм, второй слой содержит поры размером на 2 порядка больше.
Формирование двухслойного пористого кремния с различной плотностью по слоям снижает дефектность в структурах и величину заряда на границе раздела кремний-пористый кремний за счет снижения механических напряжений, обеспечивая улучшения параметров структур.
Технология способа состоит в следующем: в начале на подложке n типа проводимости формируют слой n+ типа проводимости, затем наращивают эпитаксиальный слой n типа. В последующем n+ скрытый слой превращают в пористый кремний путем его селективного анодирования на основе фтористоводородной кислоты. Далее проводится термическое окисление пористого кремния и в структурах формируют транзисторы. В результате пористого анодирования структур кремния и последующего термического окисления пористого кремния получаются полностью изолированные островки кремния. Окисление проводят в трехстадийном режиме: 300-400°С в течение одного часа в сухом кислороде; 800-900°С в течение двух часов в сухом кислороде; 1000-1100°С в течении одного часа во влажном кислороде. Анодизация приводит к протеканию тока через раствор фтористоводородной кислоты и кремниевую пластину. При этом формируются микроскопические поры. Изменяя плотность тока, создаем слои пористого кремния различной плотности. При плотности тока 30 mA/см2 формируем слой пористого кремния, находящийся ближе к поверхности, затем увеличиваем плотность тока до 45 mA/см2 и формируем второй слой с другой пористостью. Верхний слой содержит поры размером в 2-8 нм, второй слой содержит поры размером на 2 порядка больше. Затем формировали на эпитаксиальном слое кремния активные области полупроводникового прибора по стандартной технологии.
Примеры конкретного выполнения.
Пример 1. В начале на пластинах кремния КЭФ-4,5 формировали слой n+ типа проводимости диффузией фосфора или сурьмы, затем наращивали эпитаксиальный слой n-типа толщиной 300 нм с удельным сопротивлением 0,3 Ом·см. В последующем верхний слой кремния n+ типа превращают в пористый кремний с размерами пор 2 нм, при плотности тока 30 mA/см2, затем увеличиваем плотность тока до 45 mА/см2 и формируем второй (нижний) слой пористого кремния с размерами пор 200 нм. После чего проводим окисление в трехстадийном режиме: первая стадия 300°С в течение одного часа в сухом кислороде; вторая стадия 800°С в течение двух часов в сухом кислороде; третья стадия 1000°С в течение одного часа во влажном кислороде. Затем формировали на эпитаксиальном слое кремния n-типа области стока, истока и затвора полупроводникового прибора по стандартной технологии.
Пример 2. В начале на пластинах кремния КЭФ-4,5 формировали слой n+ типа проводимости диффузией фосфора или сурьмы, затем наращивали эпитаксиальный слой n-типа толщиной 300 нм с удельным сопротивлением 0,3 Ом·см. В последующем верхний слой кремния n+ типа превращают в пористый кремний с размерами пор 8 нм, при плотности тока 30 mA/см2, затем увеличиваем плотность тока до 45 mA/см2 и формируем второй (нижний) слой пористого кремния с размерами пор 800 нм. После чего проводим окисление в трехстадийном режиме: первая стадия 400°С в течение одного часа в сухом кислороде; вторая стадия 900°С в течение двух часов в сухом кислороде; третья стадия 1100°С в течение одного часа во влажном кислороде. Затем формировали на эпитаксиальном слое кремния n-типа области стока, истока и затвора полупроводникового прибора по стандартной технологии.
По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.
Таблица
Параметры п\п структур, изготовленных по стандартной технологии Параметры п\п структур, изготовленных по предлагаемой технологии
подвижность, cм2/Bc плотность дефектов см-2 подвижность, см2/Вс плотность дефектов см-2
476 5·105 648 4,2·104
451 8·105 610 6,7·104
459 7·105 603 5,4·104
532 2·105 178 1,1·104
521 2,5·105 694 1,5·104
570 1·105 739 0,7·104
464 6·105 608 4,5·104
497 3,5·105 672 2,2·104
448 8,5·105 601 6,9·104
490 4·105 665 3,1·104
473 5,2·105 643 4,4·104
545 1,7·105 704 0,9·104
503 3·105 676 1,4·104
Экспериментальные исследования показали, что выход годных полупроводниковых структур, на партии пластин сформированных в оптимальном режиме, увеличился на 15,5%.
Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение надежности и увеличения процента выхода годных приборов.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.
Предложенный способ изготовления полупроводниковой структуры путем формирования двухслойного пористого кремния с различной плотностью за счет изменения плотности тока с 30 mA/см2 до 45 mA/см2 с последующим применением трехстадийного режима окисления позволяет повысить процент выхода годных приборов и улучшить их надежность.

Claims (1)

  1. Способ изготовления полупроводниковой структуры, включающий обработку кремниевой пластины, отличающийся тем, что на кремниевой пластине формируют слой n+ типа, на котором наращивают эпитаксиальный слой n типа, затем в n+ слое создают двухслойную пористую структуру с различной плотностью, верхний слой с размерами пор от 2 до 8 нм, а нижний слой с размерами пор на два порядка больше, путем последовательного изменения плотности тока с 30 мA/см2 до 45 мA/см2 с последующим применением трехстадийного режима окисления: при температуре 300-400°С в течение одного часа в сухом кислороде; при температуре 800-900°С в течение двух часов в сухом кислороде; при температуре 1000-1100°С в течение одного часа во влажном кислороде.
RU2008123441/28A 2008-06-09 2008-06-09 Способ изготовления полупроводниковой структуры RU2378740C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008123441/28A RU2378740C1 (ru) 2008-06-09 2008-06-09 Способ изготовления полупроводниковой структуры

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008123441/28A RU2378740C1 (ru) 2008-06-09 2008-06-09 Способ изготовления полупроводниковой структуры

Publications (1)

Publication Number Publication Date
RU2378740C1 true RU2378740C1 (ru) 2010-01-10

Family

ID=41644339

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008123441/28A RU2378740C1 (ru) 2008-06-09 2008-06-09 Способ изготовления полупроводниковой структуры

Country Status (1)

Country Link
RU (1) RU2378740C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2461090C1 (ru) * 2010-12-23 2012-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2461090C1 (ru) * 2010-12-23 2012-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры

Similar Documents

Publication Publication Date Title
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
CN103262231B (zh) 具有强化层的玻璃上半导体基材及其制备方法
JP2008505482A5 (ru)
JP2002359247A (ja) 半導体部材、半導体装置およびそれらの製造方法
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
JP2008508696A5 (ru)
JP2006041526A5 (ru)
JPH03132055A (ja) 半導体基板の製造方法
JP3176072B2 (ja) 半導体基板の形成方法
WO2023160200A1 (zh) 半导体衬底层的处理方法和太阳能电池的制备方法
CN104538449A (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
JPH04212409A (ja) 半導体基板の作製方法
RU2378740C1 (ru) Способ изготовления полупроводниковой структуры
US7193294B2 (en) Semiconductor substrate comprising a support substrate which comprises a gettering site
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
RU2445722C2 (ru) Способ изготовления полупроводниковой структуры
RU2466476C1 (ru) Способ изготовления полупроводникового прибора
US20160372336A1 (en) Method for Manufacturing a Semiconductor Device by Hydrogen Treatment
RU2539801C1 (ru) Способ изготовления тонкого слоя диоксида кремния
JP3297600B2 (ja) 半導体基板の作製方法
RU2522930C2 (ru) Способ изготовления тонкопленочного транзистора
RU2461090C1 (ru) Способ изготовления полупроводниковой структуры
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
RU2688881C1 (ru) Способ изготовления полупроводникового прибора

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20110610