[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

RU2005115094A - Отображение адресов виртуальной памяти на физические адреса в системе с наличием защищенного домена и незащищенного домена - Google Patents

Отображение адресов виртуальной памяти на физические адреса в системе с наличием защищенного домена и незащищенного домена Download PDF

Info

Publication number
RU2005115094A
RU2005115094A RU2005115094/09A RU2005115094A RU2005115094A RU 2005115094 A RU2005115094 A RU 2005115094A RU 2005115094/09 A RU2005115094/09 A RU 2005115094/09A RU 2005115094 A RU2005115094 A RU 2005115094A RU 2005115094 A RU2005115094 A RU 2005115094A
Authority
RU
Russia
Prior art keywords
domain
data
protected
mode
unprotected
Prior art date
Application number
RU2005115094/09A
Other languages
English (en)
Inventor
Саймон Чарльз УОТТ (GB)
Саймон Чарльз УОТТ
Кристофер Бентли ДОРНАН (GB)
Кристофер Бентли ДОРНАН
Люк ОРИОН (FR)
Люк ОРИОН
Никол ШОССАД (FR)
Николя ШОССАД
Лионель БЕЛЬНЕ (FR)
Лионель БЕЛЬНЕ
Стефан Эрик Себасть н БРОШЬЕ (FR)
Стефан Эрик Себастьян БРОШЬЕ
Дэвид Хеннах МЭНСЕЛЛ (GB)
Дэвид Хеннах МЭНСЕЛЛ
Майкл Роберт НОНВЕЙЛЕР (GB)
Майкл Роберт НОНВЕЙЛЕР
Original Assignee
Арм Лимитед (Gb)
Арм Лимитед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0226906A external-priority patent/GB0226906D0/en
Priority claimed from GB0303449A external-priority patent/GB0303449D0/en
Application filed by Арм Лимитед (Gb), Арм Лимитед filed Critical Арм Лимитед (Gb)
Publication of RU2005115094A publication Critical patent/RU2005115094A/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/48—Indexing scheme relating to G06F9/48
    • G06F2209/481—Exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Claims (15)

1. Устройство обработки данных, содержащее процессор (10), выполненный с возможностью функционирования в наборе режимов (1, 2, 3, 4; A, B, C) и наборе доменов (S, NS), причем набор доменов содержит защищенный домен или незащищенный домен, набор режимов включает в себя по меньшей мере один защищенный режим (A, B, C), являющийся режимом в защищенном домене (S); и по меньшей мере один незащищенный режим (1, 2, 3, 4), являющийся режимом в незащищенном домене (NS); при этом в случае, когда процессор исполняет программу в защищенном режиме, программа имеет доступ к защищенным данным по физическим адресам защищенных данных, которые не являются доступными при функционировании процессора в незащищенном режиме; процессор включает в себя регистр базового адреса незащищенной таблицы преобразования, выполненный с возможностью функционирования в незащищенном домене для указания области (390) памяти, которая хранит данные отображения памяти незащищенного домена, задающие, как виртуальные адреса преобразуются в физические адреса внутри незащищенного домена, причем виртуальный адрес, отображаемый в физический адрес защищенных данных в соответствии с данными отображения памяти незащищенного домена, инициирует генерирование аварийного завершения, обусловленного ошибкой нарушения защиты; и процессор включает в себя регистр базового адреса защищенной таблицы преобразования, выполненный с возможностью функционирования в защищенном домене для указания области (405) памяти, которая хранит данные отображения памяти защищенного домена, задающие, как виртуальные адреса преобразуются в физические адреса внутри защищенного домена.
2. Устройство по п.1, в котором данные отображения памяти незащищенного домена являются данными таблицы страниц незащищенного домена, и данные отображения памяти защищенного домена являются данными таблицы страниц защищенного домена.
3. Устройство по п.1, в котором процессор также выполнен с возможностью функционирования в режиме монитора, и любое переключение между защищенным режимом и незащищенным режимом выполняется посредством режима монитора.
4. Устройство по п.3, в котором в режиме монитора процессор не использует виртуальную адресацию памяти.
5. Устройство по п.1, в котором регистр базового адреса незащищенной таблицы преобразования и регистр базового адреса защищенной таблицы преобразования не являются записываемыми в случае, когда процессор находится в незащищенном домене.
6. Устройство по п.1, в котором регистр базового адреса незащищенной таблицы преобразования и регистр базового адреса защищенной таблицы преобразования и регистр управления исключительными ситуациями являются частью сопроцессора управления конфигурацией, соединенного с процессором.
7. Устройство по п.1, в котором процессор реагирует на условие исключительной ситуации, чтобы выбрать обработчик исключительных ситуаций в зависимости от значения вектора исключительной ситуации, ассоциированного с этим условием исключительной ситуации и хранимого в активной таблице векторов исключительных ситуаций для данного условия исключительной ситуации, при этом активная таблица векторов исключительных ситуаций является одной таблицей из набора таблиц векторов исключительных ситуаций, и различные таблицы векторов исключительных ситуаций выбираются для использования на основании того, что являются отображаемыми в заранее определенную область виртуальной памяти в соответствии с активными на текущий момент времени данными из данных отображения памяти незащищенного домена и данных отображения памяти защищенного домена.
8. Способ обработки данных, содержащий этапы, на которых исполняют программу с помощью процессора, выполненного с возможностью функционирования в наборе режимов и наборе доменов, причем набор доменов содержит защищенный домен или незащищенный домен, набор режимов включает в себя по меньшей мере один защищенный режим, являющийся режимом в защищенном домене; и по меньшей мере один незащищенный режим, являющийся режимом в незащищенном домене; при этом в случае, когда процессор исполняет программу в защищенном режиме, программа имеет доступ к защищенным данным, которые не являются доступными при функционировании процессора в незащищенном режиме; процессор включает в себя регистр базового адреса незащищенной таблицы преобразования, выполненный с возможностью функционирования в незащищенном домене для указания области памяти, которая хранит данные отображения памяти незащищенного домена, задающие, как виртуальные адреса преобразуются в физические адреса внутри незащищенного домена, при этом виртуальный адрес, отображаемый в физический адрес защищенных данных в соответствии с данными отображения памяти незащищенного домена, инициирует генерирование аварийного завершения, обусловленного ошибкой нарушения защиты; и процессор включает в себя регистр базового адреса защищенной таблицы преобразования, выполненный с возможностью функционирования в защищенном домене для указания области памяти, которая хранит данные отображения памяти защищенного домена, задающие, как виртуальные адреса преобразуются в физические адреса внутри защищенного домена.
9. Способ по п.8, в котором данные отображения памяти незащищенного домена являются данными таблицы страниц памяти незащищенного домена, и данные отображения памяти защищенного домена являются данными таблицы страниц памяти защищенного домена.
10. Способ по п.8, в котором процессор также выполнен с возможностью функционирования в режиме монитора, и любое переключение между защищенным режимом и незащищенным режимом выполняют посредством режима монитора.
11. Способ по п.10, в котором в режиме монитора процессор не использует виртуальную адресацию памяти.
12. Способ по п.8, в котором регистр базового адреса незащищенной таблицы преобразования и регистр базового адреса защищенной таблицы преобразования не являются записываемыми, если процессор находится в незащищенном домене.
13. Способ по п.8, в котором регистр базового адреса незащищенной таблицы преобразования и регистр базового адреса защищенной таблицы преобразования и регистр управления исключительными ситуациями являются частью сопроцессора управления конфигурацией, соединенного с процессором.
14. Способ по п.8, в котором процессор реагирует на условие исключительной ситуации, чтобы выбрать обработчик исключительных ситуаций в зависимости от значения вектора исключительной ситуации, ассоциированного с этим условием исключительной ситуации и хранимого в активной таблице векторов исключительных ситуаций для данного условия исключительной ситуации, причем активная таблица векторов исключительных ситуаций является одной таблицей из множества таблиц векторов исключительных ситуаций, и различные таблицы векторов исключительных ситуаций выбирают для использования на основании того, что являются отображаемыми в заранее определенную область виртуальной памяти в соответствии с активными на текущий момент времени данными из данных отображения памяти незащищенного домена и данных отображения памяти защищенного домена.
15. Компьютерный программный продукт, содержащий вычислительную программу, выполненную с возможностью функционирования для управления устройством обработки в соответствии со способом по любому из пп.8-14.
RU2005115094/09A 2002-11-18 2003-10-27 Отображение адресов виртуальной памяти на физические адреса в системе с наличием защищенного домена и незащищенного домена RU2005115094A (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0226906.6 2002-11-18
GB0226906A GB0226906D0 (en) 2002-11-18 2002-11-18 Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
GB0303449A GB0303449D0 (en) 2002-11-18 2003-02-14 Task following between multiple operating systems
GB0303449.3 2003-02-14

Publications (1)

Publication Number Publication Date
RU2005115094A true RU2005115094A (ru) 2006-01-20

Family

ID=32328071

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005115094/09A RU2005115094A (ru) 2002-11-18 2003-10-27 Отображение адресов виртуальной памяти на физические адреса в системе с наличием защищенного домена и незащищенного домена

Country Status (10)

Country Link
US (1) US7124274B2 (ru)
EP (1) EP1563380B1 (ru)
JP (1) JP4220476B2 (ru)
KR (1) KR101099463B1 (ru)
AU (1) AU2003276399A1 (ru)
DE (1) DE60306952T2 (ru)
GB (1) GB2409745B (ru)
RU (1) RU2005115094A (ru)
TW (1) TWI265707B (ru)
WO (1) WO2004046738A2 (ru)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
WO2004046916A2 (en) * 2002-11-18 2004-06-03 Arm Limited Exception types within a secure processing system
US7797393B2 (en) * 2004-01-08 2010-09-14 Agency For Science, Technology And Research Shared storage network system and a method for operating a shared storage network system
US20050216611A1 (en) * 2004-03-29 2005-09-29 Martinez Alberto J Method and apparatus to achieve data pointer obfuscation for content protection of streaming media DMA engines
US20050283602A1 (en) * 2004-06-21 2005-12-22 Balaji Vembu Apparatus and method for protected execution of graphics applications
US7822993B2 (en) * 2004-08-27 2010-10-26 Microsoft Corporation System and method for using address bits to affect encryption
US7444523B2 (en) 2004-08-27 2008-10-28 Microsoft Corporation System and method for using address bits to signal security attributes of data in the address space
US7734926B2 (en) * 2004-08-27 2010-06-08 Microsoft Corporation System and method for applying security to memory reads and writes
US7653802B2 (en) * 2004-08-27 2010-01-26 Microsoft Corporation System and method for using address lines to control memory usage
US8332653B2 (en) * 2004-10-22 2012-12-11 Broadcom Corporation Secure processing environment
US20060143417A1 (en) * 2004-12-23 2006-06-29 David Poisner Mechanism for restricting access of critical disk blocks
JP4886682B2 (ja) * 2005-05-26 2012-02-29 パナソニック株式会社 データ処理装置
KR20080014786A (ko) * 2005-06-01 2008-02-14 마츠시타 덴끼 산교 가부시키가이샤 컴퓨터시스템 및 프로그램 생성장치
US20070174571A1 (en) * 2006-01-25 2007-07-26 Safenet, Inc. Binding a protected application program to shell code
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
US8880901B2 (en) * 2006-05-25 2014-11-04 Red Hat, Inc. Secure address handling in a processor
GB2442023B (en) 2006-09-13 2011-03-02 Advanced Risc Mach Ltd Memory access security management
US7882318B2 (en) * 2006-09-29 2011-02-01 Intel Corporation Tamper protection of software agents operating in a vitual technology environment methods and apparatuses
US20080163358A1 (en) * 2007-01-03 2008-07-03 Texas Instruments Incorporated Initiator and target firewalls
US20080244538A1 (en) * 2007-03-26 2008-10-02 Nair Sreekumar R Multi-core processor virtualization based on dynamic binary translation
FR2914448B1 (fr) * 2007-03-30 2009-05-22 Trango Systems Sarl Systeme et procede pour la protection d'un environnement informatique d'execution securise.
JP5049185B2 (ja) * 2007-04-19 2012-10-17 パナソニック株式会社 情報セキュリティ装置、セキュリティシステム及び入力情報漏洩防止方法
EP1986122A1 (fr) * 2007-04-23 2008-10-29 Stmicroelectronics Sa Unite de traitement securisee
CN103294946B (zh) * 2007-05-11 2016-12-07 纳格拉星有限责任公司 用于控制安全环境中的处理器执行的设备
CN101409719B (zh) * 2007-10-08 2013-06-05 联想(北京)有限公司 实现网络安全支付的方法及客户端
US8127131B2 (en) * 2008-04-10 2012-02-28 Telefonaktiebolaget Lm Ericsson (Publ) System and method for efficient security domain translation and data transfer
EP2316041B1 (en) * 2008-08-08 2012-02-15 Nxp B.V. Circuit with testable circuit coupled to privileged information supply circuit
KR101069500B1 (ko) * 2008-09-12 2011-09-30 포항공과대학교 산학협력단 네크워크 시스템에서 가상화 및 신뢰 플랫폼 모듈을 이용한데이터 보안 처리 방법 및 기록매체
JP2010244327A (ja) * 2009-04-07 2010-10-28 Toshiba Corp キャッシュシステム
KR101047884B1 (ko) 2009-08-11 2011-07-08 주식회사 안철수연구소 가상 환경을 이용한 데이터 보호 방법과 장치 및 이 방법을 수행하는 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체
US8397306B1 (en) 2009-09-23 2013-03-12 Parallels IP Holdings GmbH Security domain in virtual environment
US20110202740A1 (en) * 2010-02-17 2011-08-18 Arm Limited Storing secure page table data in secure and non-secure regions of memory
US8539245B2 (en) * 2010-08-06 2013-09-17 Intel Corporation Apparatus and method for accessing a secure partition in non-volatile storage by a host system enabled after the system exits a first instance of a secure mode
JP5541036B2 (ja) * 2010-09-21 2014-07-09 富士通株式会社 メモリアクセス制御プログラム、メモリアクセス制御方法、及び情報処理装置
US9158924B2 (en) 2011-05-25 2015-10-13 Panasonic Intellectual Property Management Co., Ltd. Information processing apparatus and information processing method
WO2013012436A1 (en) 2011-07-18 2013-01-24 Hewlett-Packard Development Company, L.P. Reset vectors for boot instructions
WO2013101208A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Hardware enforced memory access permissions
US20130179642A1 (en) * 2012-01-10 2013-07-11 Qualcomm Incorporated Non-Allocating Memory Access with Physical Address
US8667270B2 (en) 2012-02-10 2014-03-04 Samsung Electronics Co., Ltd. Securely upgrading or downgrading platform components
US9116628B2 (en) 2012-03-23 2015-08-25 Polycore Software, Inc. Apparatus and method for providing a multicore programming platform
CN102799484B (zh) * 2012-07-11 2017-11-03 中兴通讯股份有限公司 移动终端运行多操作系统的方法及装置
US9037823B2 (en) * 2012-09-14 2015-05-19 Intel Corporation Protecting IAT/EAT hooks from rootkit attacks using new CPU assists
WO2014046974A2 (en) 2012-09-20 2014-03-27 Case Paul Sr Case secure computer architecture
WO2014077614A1 (en) 2012-11-19 2014-05-22 Samsung Sds Co., Ltd. Anti-malware system, method of processing data in the same, and computing device
US9697006B2 (en) 2012-12-19 2017-07-04 Nvidia Corporation Technique for performing memory access operations via texture hardware
US9720858B2 (en) 2012-12-19 2017-08-01 Nvidia Corporation Technique for performing memory access operations via texture hardware
US9348762B2 (en) 2012-12-19 2016-05-24 Nvidia Corporation Technique for accessing content-addressable memory
US9047263B2 (en) * 2013-01-24 2015-06-02 Dell Products L.P. System and method for secure SMI memory services
US9015400B2 (en) 2013-03-05 2015-04-21 Qualcomm Incorporated Methods and systems for reducing the amount of time and computing resources that are required to perform a hardware table walk (HWTW)
US9330026B2 (en) 2013-03-05 2016-05-03 Qualcomm Incorporated Method and apparatus for preventing unauthorized access to contents of a register under certain conditions when performing a hardware table walk (HWTW)
US9405937B2 (en) * 2013-06-28 2016-08-02 Intel Corporation Method and apparatus for securing a dynamic binary translation system
EP2840504A1 (en) * 2013-08-23 2015-02-25 ST-Ericsson SA Enhanced pre-fetch in a memory management system
US9767044B2 (en) * 2013-09-24 2017-09-19 Intel Corporation Secure memory repartitioning
GB2534693B (en) * 2013-11-08 2017-02-08 Exacttrak Ltd Data accessibility control
US9436823B1 (en) * 2013-12-17 2016-09-06 Google Inc. System and method for detecting malicious code
KR102218202B1 (ko) * 2014-08-01 2021-02-23 삼성전자주식회사 반도체 장치
US10489309B2 (en) * 2014-10-21 2019-11-26 Intel Corporation Memory protection key architecture with independent user and supervisor domains
US9652402B2 (en) * 2014-12-23 2017-05-16 Texas Instruments Incorporated Hiding page translation miss latency in program memory controller by next page prefetch on crossing page boundary
GB2539199B (en) 2015-06-08 2018-05-23 Arm Ip Ltd Apparatus and methods for transitioning between a secure area and a less-secure area
US9875189B2 (en) 2015-06-12 2018-01-23 Intel Corporation Supporting secure memory intent
US9672159B2 (en) * 2015-07-02 2017-06-06 Arm Limited Translation buffer unit management
KR20170105353A (ko) * 2016-03-09 2017-09-19 삼성전자주식회사 전자장치 및 그 제어방법
US20180004681A1 (en) * 2016-07-02 2018-01-04 Intel Corporation Systems, Apparatuses, and Methods for Platform Security
KR102021008B1 (ko) * 2017-08-23 2019-09-11 서울대학교산학협력단 Arm 시스템 소프트웨어 대한 인트라 레벨 권한 분리 시스템 및 방법
US11531627B2 (en) 2019-03-08 2022-12-20 International Business Machines Corporation Secure storage isolation
US11487906B2 (en) 2019-03-08 2022-11-01 International Business Machines Corporation Storage sharing between a secure domain and a non-secure entity
US11640361B2 (en) * 2019-03-08 2023-05-02 International Business Machines Corporation Sharing secure memory across multiple security domains
GB2589895B (en) * 2019-12-11 2022-03-16 Advanced Risc Mach Ltd Intermodal calling branch instruction
CN113626818B (zh) * 2020-05-08 2023-10-20 华为技术有限公司 计算机系统、服务处理方法、可读存储介质及芯片
GB2595256B (en) * 2020-05-19 2022-08-17 Advanced Risc Mach Ltd Translation table address storage circuitry
WO2022055479A1 (en) * 2020-09-08 2022-03-17 Zeku Inc. Microcontroller chips employing mapped register files, and methods and wireless communication devices using the same
FR3125342B1 (fr) * 2021-07-16 2024-01-12 Stmicroelectronics Grand Ouest Sas Procédé de gestion de droits d’accès de tâches logicielles exécutées par un microcontrôleur, et circuit intégré correspondant.
CN116069538B (zh) * 2023-02-21 2025-05-02 宁畅信息产业(北京)有限公司 一种故障修复方法、装置、电子设备及存储介质
GB2627483A (en) * 2023-02-24 2024-08-28 Advanced Risc Mach Ltd Predetermined less-secure memory property
CN116680202B (zh) * 2023-08-03 2024-01-02 深流微智能科技(深圳)有限公司 一种调试处理内存区的管理方法、系统及存储介质
CN118132242B (zh) * 2024-05-06 2024-08-16 中国人民解放军国防科技大学 一种支持高速外设安全消息中断的方法与装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376034A (ja) 1986-09-19 1988-04-06 Hitachi Ltd 多重アドレス空間制御方式
US6349355B1 (en) * 1997-02-06 2002-02-19 Microsoft Corporation Sharing executable modules between user and kernel threads
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US6282657B1 (en) 1997-09-16 2001-08-28 Safenet, Inc. Kernel mode protection
FI108478B (fi) 1998-01-21 2002-01-31 Nokia Corp Sulautettu jõrjestelmõ
US6604123B1 (en) 1999-02-23 2003-08-05 Lucent Technologies Inc. Operating system transfer of control and parameter manipulation using portals
US7225333B2 (en) 1999-03-27 2007-05-29 Microsoft Corporation Secure processor architecture for use with a digital rights management (DRM) system on a computing device
JP3659062B2 (ja) 1999-05-21 2005-06-15 株式会社日立製作所 計算機システム
US6292874B1 (en) 1999-10-19 2001-09-18 Advanced Technology Materials, Inc. Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges
US8271336B2 (en) * 1999-11-22 2012-09-18 Accenture Global Services Gmbh Increased visibility during order management in a network-based supply chain environment
CA2395645A1 (en) * 1999-12-23 2001-06-28 General Instrument Corporation Dual-mode processor
JP2003521780A (ja) * 2000-02-01 2003-07-15 シラス ロジック、インコーポレイテッド 変換テーブルを合成する方法およびそれを使用するシステム
EP1162536A1 (en) 2000-06-09 2001-12-12 Hitachi, Ltd. Multiple operating system control method
US7272832B2 (en) * 2001-10-25 2007-09-18 Hewlett-Packard Development Company, L.P. Method of protecting user process data in a secure platform inaccessible to the operating system and other tasks on top of the secure platform
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory

Also Published As

Publication number Publication date
EP1563380A2 (en) 2005-08-17
JP2006506753A (ja) 2006-02-23
AU2003276399A1 (en) 2004-06-15
KR101099463B1 (ko) 2011-12-28
TW200412105A (en) 2004-07-01
WO2004046738A2 (en) 2004-06-03
AU2003276399A8 (en) 2004-06-15
DE60306952D1 (de) 2006-08-31
JP4220476B2 (ja) 2009-02-04
DE60306952T2 (de) 2007-02-08
KR20050085015A (ko) 2005-08-29
GB2409745B (en) 2006-01-11
GB0505840D0 (en) 2005-04-27
EP1563380B1 (en) 2006-07-19
US20040148480A1 (en) 2004-07-29
GB2409745A (en) 2005-07-06
WO2004046738A3 (en) 2004-10-21
TWI265707B (en) 2006-11-01
US7124274B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
RU2005115094A (ru) Отображение адресов виртуальной памяти на физические адреса в системе с наличием защищенного домена и незащищенного домена
EP2537097B1 (en) Storing secure mode page table data in secure and non-secure regions of memory
US8296538B2 (en) Storing secure mode page table data in secure and non-secure regions of memory
US8301856B2 (en) Restricting memory areas for an instruction read in dependence upon a hardware mode and a security flag
US7330942B2 (en) Method for efficient virtualization of physical memory in a virtual-machine monitor
US8418175B2 (en) Data processing apparatus and method for controlling access to secure memory by virtual machines executing on processing circuirty
KR100338446B1 (ko) 메모리액세스제어를제공하는방법및데이타처리시스템
JP4295111B2 (ja) メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法
US9098427B2 (en) Controlling access to groups of memory pages in a virtualized environment
US7130977B1 (en) Controlling access to a control register of a microprocessor
US20140337585A1 (en) Page table management
US10303621B1 (en) Data protection through address modification
GB2440968A (en) Protecting system control registers in a data processing apparatus
JPH0196747A (ja) データ処理装置
JPS6248258B2 (ru)
US5873124A (en) Virtual memory scratch pages
US5187791A (en) Microprocessor with improved interrupt response with data saving dependent upon processor status using status flag
JP2021507361A (ja) 間接アクセスメモリコントローラ用のメモリ保護装置
KR102075701B1 (ko) 명령어 레벨 데이터 격리 방법 및 장치
MY131241A (en) Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
EP1584006A2 (en) Access control to a memory portion, the memory portion being concealed from operating system
JPS6184755A (ja) デ−タ処理システム
JPH03154949A (ja) ストアされたデータのプロテクシヨン方法及びシステム
US20190129864A1 (en) Capability enforcement controller
JPH0969072A (ja) メモリマップトｉ／ｏ制御回路

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20070518