KR980006525A - 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 - Google Patents
반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR980006525A KR980006525A KR1019970024286A KR19970024286A KR980006525A KR 980006525 A KR980006525 A KR 980006525A KR 1019970024286 A KR1019970024286 A KR 1019970024286A KR 19970024286 A KR19970024286 A KR 19970024286A KR 980006525 A KR980006525 A KR 980006525A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- semiconductor
- channel
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract 9
- 238000002955 isolation Methods 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims 2
- 230000000873 masking effect Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 SOI 기판을 이용하지 않고 SOI 구조를 갖는 MOS형 트랜지스터를 실현할 수 있도록 하는 것을 목적으로 하는 반도체 장치, 반도체 집적 장치 및 반도체 장치의 제조 방법에 관한 것이다.
P형 실리콘으로 이루어진 반도체 기판(11)의 상부에는, 주위가 절연 산화막으로 된 소자 분리영역(12)으로 둘러싸여지고, 게이트 폭 방향으로 잘록하게 된 채널 형성 영역(13a)과, 게이트 길이 방향의 각 영역으로 각각 연장되는 소스 영역(13b) 및 드레인 영역(13c)으로 이루어진 소자 활성 영역(13)이 형성되어 있다. 반도체 기판(11) 상에 있어서의 소자 분리 영역(12) 및 소자 활성 영역(13)의 채널 형성 영역(13a)의 상부에는 게이트 절연 산화막(14)을 개재한 게이트 전극(15)이 형성되어 있다. 반도체 기판(11)의 소자 활성 영역(13)에 있어서의 게이트 전극(15) 아래에 위치하는 채널 형성 영역(13a)의 아래쪽 영역에만 소자 분리 영역(12)과 동일한 절연 산화막으로 이루어진 채널 하부 절연층(12a)이 형성되어 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 제 1실시예에 의한 반도체 장치를 도시한 사시도.
제 3도은 본 발명의 제 1실시예에 의한 반도체 장치의 단면 구성도, 제3a도는 제1도의 Ⅰ-1선을 따라 취한 단면 구성도.
제3b는 제1도의 Ⅱ-Ⅱ선을 따라 취한 단면 구성도.
제3c는 제1도의 Ⅲ-Ⅲ선을 따라 취한 단면 구성도.
Claims (5)
- 서로 간격을 두고 형성된 소스 영역 및 드레인 영역을 갖는 반도체 기판과, 상기 반도체 기판 상에 있어서의 상기 소스 영역과 상기 드레인 영역 사이에 형성된 게이트 전극과, 상기 게이트 전극 아래에 생성되는 채널 영역의 아래쪽에 형성된 채널 하부 절연층을 포함한 반도체 장치에 있어서, 상기 채널 하부 절연층은 게이트 길이 방향의 양측에 위치하는 소자 분리 영역과의 사이에 간격을 두도록 형성된는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 채널 영역과 상기 반도체 기판에 있어서의 상기 채널 하부 절연층 아래측의 영역이 접속하도록 형성되는 것을 특징으로 하는 반도체 장치.
- 하나의 반도체 기판 상에 형성된 제 1 반도체 장치와 제 2 반도체 장치를 구비한 반도체 집적 장치에 있어서, 상기 제 1 반도체 장치는, 상기 하나의 반도체 기판 상부에 형성된 제 1 게이트 전극과, 상기 하나의 반도체 기판에서 소자 분리 영역으로 둘러싸여지고 상기 제 1 게이트 전극의 하부에서 게이트 폭 방향으로 잘록하게 된 제 1 채널 형성 영역과, 게이트 길이 방향으로 각각 연장되는 제 1 소스 영역 및 제1 드레인 영역으로 이루어진 제 1 소자 활성 영역과, 상기 제 1 채널 형성 영역 아래쪽의 영역에 게이트 길이 방향의 양측에 위치하는 상기 소자 분리 영역과의 사이에 간격을 두도록 형성된 채널 하부 절연층을 갖고, 상기 제 2 반도체 장치는, 상기 하나의 반도체 기판 상에 형성된 제 2 게이트 전극과 상기 하나의 반도체 기판에 형성되어 있고, 상기 제 2 게이트 전극 하부에서 개이트 폭 방향의 길이가 상기 제 1 채널 형성 영역보다 큰 제 2 채널 형성 영역과, 게이트 길이 방향으로 각각 연장되는 제 2 소스 영역 및 제 2 드레인 영역으로 이루어진 제 2 소자 활성 영역을 갖는 것을 특징으로 하는 반도체 집적 장치.
- 반도체 기판 상에 게이트 폭 방향으로 잘록하게 된 채널 형성영역과, 게이트 길이 방향으로 각각 연장되는 소스 영역 및 드레인 영역으로 이루어진 소자 활성 영역을 마스크하는 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 이용하여 상기 반도체 기판에 대하여 상기 반도체 기판 하부로 향함에 따라 크게 제거되도록 에칭을 행함으로써 상기 반도체 기판에 있어서의 상기 채널 형성 영역의 아래쪽 영역에 게이트 폭 방향으로 개구하는 개구부를 형성하는 공정과, 상기 반도체 기판에 있어서의 상기 개구부에 절연막을 충전하여 채널 하부 절연층을 형성하는 동시에, 상기 소자 활성 영역의 주변부에 절연막으로 된 소자 분리 영역을 형성하는 공정과, 상기 반도체 기판 상부에 있어서의 상기 채널 형성 영역에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 상기 반도체 기판의 면방위는 (100)이고, 상기 에칭은 습식 에칭인 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15062496 | 1996-06-12 | ||
JP96-150624 | 1996-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006525A true KR980006525A (ko) | 1998-03-30 |
KR100403010B1 KR100403010B1 (ko) | 2004-05-24 |
Family
ID=15500937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970024286A KR100403010B1 (ko) | 1996-06-12 | 1997-06-12 | 반도체장치,반도체집적장치및반도체장치의제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6093592A (ko) |
KR (1) | KR100403010B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100366923B1 (ko) * | 2001-02-19 | 2003-01-06 | 삼성전자 주식회사 | 에스오아이 기판 및 이의 제조방법 |
JP2003332580A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
TW560042B (en) * | 2002-09-18 | 2003-11-01 | Vanguard Int Semiconduct Corp | ESD protection device |
KR100491979B1 (ko) * | 2003-06-27 | 2005-05-27 | 한국전자통신연구원 | 초미세 채널 전계 효과 트랜지스터 및 그 제조방법 |
JP2005072093A (ja) * | 2003-08-20 | 2005-03-17 | Oki Electric Ind Co Ltd | 半導体装置 |
US7023068B1 (en) * | 2003-11-17 | 2006-04-04 | National Semiconductor Corporation | Method of etching a lateral trench under a drain junction of a MOS transistor |
JP4575002B2 (ja) * | 2004-02-27 | 2010-11-04 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR100604870B1 (ko) * | 2004-06-16 | 2006-07-31 | 삼성전자주식회사 | 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법 |
US7566949B2 (en) * | 2006-04-28 | 2009-07-28 | International Business Machines Corporation | High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching |
US9484435B2 (en) * | 2007-12-19 | 2016-11-01 | Texas Instruments Incorporated | MOS transistor with varying channel width |
WO2009084312A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法 |
US20100324875A1 (en) * | 2008-02-12 | 2010-12-23 | Kalili Thomas K | Process for orthodontic, implant and dental prosthetic fabrication using 3d geometric mesh teeth manipulation process |
KR20090098503A (ko) * | 2008-03-14 | 2009-09-17 | 삼성전자주식회사 | 반도체 장치와 반도체 장치 제조 방법 |
GB2459667A (en) * | 2008-04-29 | 2009-11-04 | Sharp Kk | Thin film transistor and active matrix display |
KR20120124788A (ko) * | 2011-05-04 | 2012-11-14 | 삼성전자주식회사 | 반도체 소자 |
US9263586B2 (en) | 2014-06-06 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure |
US11245030B2 (en) * | 2018-10-31 | 2022-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and circuits including transistors with different polarizations and methods of fabricating the same |
WO2023028901A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 半导体器件的制作方法、半导体器件及三维存储器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4277883A (en) * | 1977-12-27 | 1981-07-14 | Raytheon Company | Integrated circuit manufacturing method |
JPS55148464A (en) * | 1979-05-08 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos semiconductor device and its manufacture |
JPS59138377A (ja) * | 1983-01-28 | 1984-08-08 | Agency Of Ind Science & Technol | Misトランジスタ及びその製造方法 |
US4879585A (en) * | 1984-03-31 | 1989-11-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
JPS61290765A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
US4788663A (en) * | 1987-04-24 | 1988-11-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with a lightly-doped drain structure |
JPS63313865A (ja) * | 1987-06-17 | 1988-12-21 | Seiko Epson Corp | 半導体装置 |
FR2617642A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Semiconducteurs | Transistor a effet de champ |
JP2743391B2 (ja) * | 1988-08-25 | 1998-04-22 | ソニー株式会社 | 半導体メモリの製造方法 |
US5212109A (en) * | 1989-05-24 | 1993-05-18 | Nissan Motor Co., Ltd. | Method for forming PN junction isolation regions by forming buried regions of doped polycrystalline or amorphous semiconductor |
JPH0396278A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | Mis型電界効果トランジスタ及びその製造方法 |
JPH04249372A (ja) * | 1991-02-05 | 1992-09-04 | Nec Corp | Mos型電界効果トランジスタおよびその製造方法 |
JP2948985B2 (ja) * | 1992-06-12 | 1999-09-13 | 三菱電機株式会社 | 半導体装置 |
US5315144A (en) * | 1992-09-18 | 1994-05-24 | Harris Corporation | Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor |
EP0610599A1 (en) * | 1993-01-04 | 1994-08-17 | Texas Instruments Incorporated | High voltage transistor with drift region |
JPH07211902A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | Mis型トランジスタ及びその作製方法 |
JPH0818054A (ja) | 1994-04-28 | 1996-01-19 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
JPH0851198A (ja) * | 1994-08-08 | 1996-02-20 | Matsushita Electron Corp | 半導体装置 |
JP3322492B2 (ja) * | 1994-11-28 | 2002-09-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
JP3164047B2 (ja) * | 1997-11-28 | 2001-05-08 | 日本ビクター株式会社 | 半導体装置 |
US6091123A (en) * | 1998-06-08 | 2000-07-18 | Advanced Micro Devices | Self-aligned SOI device with body contact and NiSi2 gate |
-
1997
- 1997-06-10 US US08/872,335 patent/US6093592A/en not_active Expired - Fee Related
- 1997-06-12 KR KR1019970024286A patent/KR100403010B1/ko not_active IP Right Cessation
-
2000
- 2000-05-22 US US09/576,436 patent/US6621123B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6621123B1 (en) | 2003-09-16 |
US6093592A (en) | 2000-07-25 |
KR100403010B1 (ko) | 2004-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006525A (ko) | 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 | |
KR960030441A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
KR860003658A (ko) | 반도체 기억장치의 제조방법 | |
US6727568B2 (en) | Semiconductor device having a shallow trench isolation and method of fabricating the same | |
KR900003963A (ko) | 반도체장치 | |
JP2510599B2 (ja) | 電界効果トランジスタ | |
EP0872895A3 (en) | Vertical insulated gate field-effect transistor, method of making the same and corresponding integrated circuit | |
KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
JP2978504B2 (ja) | Mosトランジスタ | |
KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
KR940022796A (ko) | 트랜지스터 격리방법 | |
JP2556619B2 (ja) | 半導体装置の製造方法 | |
KR970054527A (ko) | 절연체 위의 실리콘 구조 반도체소자 및 그 제조방법 | |
KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
KR960019793A (ko) | 반도체 트렌지스터의 레이아웃과 그에 따른 반도체 트렌지스터소자 | |
KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
JPH07176739A (ja) | 半導体装置及びその製造方法 | |
KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR970052402A (ko) | 반도체장치의 제조방법 | |
KR940001402A (ko) | Nand형 메모리 장치 및 그 제조방법 | |
KR920007167A (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091009 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |