[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR970073328A - 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 - Google Patents

전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR970073328A
KR970073328A KR1019960017990A KR19960017990A KR970073328A KR 970073328 A KR970073328 A KR 970073328A KR 1019960017990 A KR1019960017990 A KR 1019960017990A KR 19960017990 A KR19960017990 A KR 19960017990A KR 970073328 A KR970073328 A KR 970073328A
Authority
KR
South Korea
Prior art keywords
silicon substrate
silicon
electric
manufacturing
substrate
Prior art date
Application number
KR1019960017990A
Other languages
English (en)
Other versions
KR100228719B1 (ko
Inventor
한철희
이희덕
김재관
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019960017990A priority Critical patent/KR100228719B1/ko
Priority to US08/864,551 priority patent/US6033925A/en
Priority to JP09137317A priority patent/JP3073462B2/ja
Publication of KR970073328A publication Critical patent/KR970073328A/ko
Application granted granted Critical
Publication of KR100228719B1 publication Critical patent/KR100228719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 일반 실리콘 기판 위에 소자를 제조하고 소자 영역이 아닌 부분은 전기 화학적 방법으로 식각해내는 공정을 통해 SOI형 소자와 유사한 구조를 갖도록 하여, 일반의 실리콘 기판을 사용하면서도 SOI형 소자의 장점을 가지는 SOI형 반도체 소자 및 이를 화소 스위칭 소자로 이용하는 능동구동 액정표시장치의 제조방법에 관한 것이다. 본 발명에 의한 SOI형 반도체 소자의 제조방법은, SOI 기판에 비해 저가인 일반의 실리콘 기판을 사용하면서도 SOI형 소자와 같이 소자간의 전기적 절연 특성이 우수하고 누설 전류가 작으며 기생 용량이 작은 소자를 제조할 수 있는 장점이 있다. 또한, 본 발명에 의한 능동구동 액정표시장치의 제조방법에 의하면, 구동회로 및 부가회로의 일체 집적이 용이하고 현재의 반도체 집적기술을 그대로 이용할 수 있게 되므로, 소자의 크기를 다결정 실리콘을 사용할 때에 비해 더욱 줄여 고해상도와 고집적도를 얻을 수 있으며, 낮은 구동 전압이 가능해 전력소모를 줄일 수 있는 장점이 있음을 물론, 식각된 구멍이 기판 앞면의 미세 구조와 자동으로 정열되게 하므로서 매우 정교하게 구멍의 크기와 위치를 결정하게 되며, 기판 위의 이미 형성된 구조물에 화학적, 기계적 피해를 주지 않게 된다.

Description

전기 화학적 식각방법을 이용하는 SOI형 반도체 소자 및 이를 이용한 능동구동 액정표 시장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1Q도는 전기 화학적 식각방법을 이용하여 SOI형 NMOS 트랜지스터를 제조하는 공정을 모식적으로 나타낸 그림이다, 제2A도 내지 제2R도는 전기 화학적 식각방법을 이용하여 능동구동 액정표시장치를 제조하는 공정을 모식적으로 나타낸 그림이다.

Claims (10)

  1. 실리콘 기판의 앞면에 실리콘 멤브레인을 위한 패턴과 전기적 소자를 형성하고, 전기 실리콘 기판을 절연 구조물에 접착한 후 전기 실리콘 기판의 뒷면이 실리콘 식각용액에 접하도록 하고, 기판에 전류나 전압을 가하면서 기판을 식각하는 전기화학적 식각이 일어나도록 하여 실리콘 멤브레인을 형성하는 단계를 포함하는 절연체 위 실리콘 구조(SOI)와 전기에서 제조된 전기적 소자가 전기 실리콘 멤브레인 내에 존재하는 SOI형 반도체 소자의 제조방법.
  2. 제1항에 있어서, 실리콘 기판에 실리콘 멤브레인을 위한 패턴을 형성하는 제1단계; 전기 실리콘 기판에 전기적 소자를 형성하기 시작하는 제2단계; 전기 실리콘 기판에서 실리콘 멤브레인을 위한 패턴이 노출되도록 하고 전기화학적 식각을 위한 금속막을 중착하는 제3단계; 전기 실리콘 기판에 절연막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착하는 제4단계; 실리콘 식각용액이 들어 있는 반응용기의 밑면에 전기 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 전기 실리콘 기판과 실리콘 식각용액내의 음극전극인 백금사이에 전류원이나 전압원을 연결하여, 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성하는 제5단계를 포함하는 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  3. 제2항에 있어서, 제2단계에서, 전기적 소자로는 다이오드, BJT, NMOS 트랜지스터, PMOS 트랜지스터, CMOS 트랜지스터, NPN 바이폴라 트랜지스터, P NP 바이폴라 트랜지스터 중 하나 이상인 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  4. 제2항에 있어서, 제3단계에서, 금속막으로는 알루미늄, 텅스텐, 크롬, 니켈, 타이타늄, 탄탈륨, 구리, 금 백금 중 하나 이상을 순차적으로 중착시키거나, 둘 이상을 혼합하여 중착시키며, 전기 금속막의 두께는 0.001 내지 100미크론인 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  5. 제2항에 있어서, 제4단계에서, 절연구조물로는 유리판, 쿼츠판 또는 실리콘 기판인 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  6. 제2항에 있어서, 제4단계에서, 전기적 소자가 상기 실리콘 멤브레인과 상기 실리콘 기판의 어느 한 곳 이상에 존재하는 것을 특징으로 하는 SOI형 반도체 소장의 제조방법.
  7. 제2항에 있어서, 제5단계에서, 식각용액은 불산용액 또는 불산과 질산을 포함하는 용액을 사용하며, 상기 실리콘 기판을 상기 반응용기에서 한 가지 이상의 다른 식각용액을 순차적으로 사용하여 전기화학적 식각을 하는 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  8. 실리콘 기판에 실리콘 멤브레인을 위한 패턴을 형성하는 제1단계; 전기 실리콘 기판에 전기적 소자를 형성하기 시작하는 제2단계; 전기 실리콘 기판에서 실리콘 멤브레인을 위한 패턴이 노출되도록 하고, 전기화학적 식각을 위한 금속막을 형성하는 제3단계; 전기 실리콘 기판 위에 절연막과 투명전도막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착하는 제4단계; 실리콘 식각용액이 들어 있는 반응용기의 밑면에 전기 절연구조물과 접착되어 있는 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 전기 실리콘 기판과 실리콘 식각용액내의 음극전극인 백금사이에 전류원이나 전압원을 연결하여, 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성하는 제5단계; 상기 금속막을 제거하여 상기 투명전도막이 노출되도록 하는 제6단계; 상기 절연구조물과 투명전도막이 형성된 다른 절연구조물을 부착하는 제7단계; 상기 절연구조물들 사이에 액정을 주입하는 제8단계를 포함하는 능동구동 액정표시장치의 제조방법.
  9. 제8항에 있어서, 제4단계에서, 투명전도막으로는 ITO, ZnO, SnO2중 하나 이상인 것을 특징으로 하는 능동구동 액정표시장치의 제조방법.
  10. 제8항에 있어서, 제8단계에서, 액정은 TN 액정 또는 STN 액정인 것을 특징으로 하는 능동구동 액정표시장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017990A 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 KR100228719B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
US08/864,551 US6033925A (en) 1996-05-27 1997-05-27 Method for manufacturing a SOI-type semiconductor structure
JP09137317A JP3073462B2 (ja) 1996-05-27 1997-05-27 電気化学的エッチング方法を用いるｓｏｉ型半導体素子の製造方法およびこれを用いた能動駆動液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970073328A true KR970073328A (ko) 1997-12-10
KR100228719B1 KR100228719B1 (ko) 1999-11-01

Family

ID=19459811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법

Country Status (3)

Country Link
US (1) US6033925A (ko)
JP (1) JP3073462B2 (ko)
KR (1) KR100228719B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468824B2 (en) * 2001-03-22 2002-10-22 Uni Light Technology Inc. Method for forming a semiconductor device having a metallic substrate
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
US6753239B1 (en) * 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
CN103367198B (zh) * 2012-03-30 2017-12-08 盛美半导体设备（上海）有限公司 刻蚀装置及刻蚀方法
CN116825776A (zh) * 2022-03-18 2023-09-29 联华电子股份有限公司 半导体结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
US5633176A (en) * 1992-08-19 1997-05-27 Seiko Instruments Inc. Method of producing a semiconductor device for a light valve
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
KR960011387A (ko) * 1994-09-09 1996-04-20 김용현 조절된 잔류응력을 갖는 실리콘 멤브레인의 제작방법
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement

Also Published As

Publication number Publication date
US6033925A (en) 2000-03-07
KR100228719B1 (ko) 1999-11-01
JP3073462B2 (ja) 2000-08-07
JPH1070188A (ja) 1998-03-10

Similar Documents

Publication Publication Date Title
JP2637079B2 (ja) 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法
US6093577A (en) Low temperature adhesion bonding method for composite substrates
US7939831B2 (en) Semiconductor device and method of manufacturing the same
CN101123257A (zh) 薄膜晶体管阵列基板及其制造方法
WO1994017439A1 (en) Liquid crystal display including electrodes and driver devices integrally formed in monochrystalline semiconductor layer and method of fabricating the display
KR970073328A (ko) 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
TW594342B (en) Liquid crystal display device having sunken gate electrode and fabricating method thereof
WO2004053570A3 (en) Liquid crystal display device having a thin film transistor substrate with a multi-cell gap structure and method of manufacturing same
JPS6390859A (ja) 薄膜トランジスタとその製造方法
JPS6193663A (ja) アモルフアスシリコントランジスタ
TW521391B (en) Method of manufacturing a display device
JPS5821863A (ja) 液晶表示装置
JPH05241139A (ja) 液晶表示装置
JP3179160B2 (ja) 半導体装置及びその製造方法
KR100228720B1 (ko) 전기화학적 식각방법을 이용한 soi형 소자의 제조방법
JPS6142962A (ja) 半導体装置およびその製造方法
JPS61164267A (ja) 薄膜トランジスタの製造方法
TW516222B (en) Display device
JPH023231A (ja) 薄膜トランジスタ及びその製造方法
JP2000019554A (ja) Ｃｏｇ型液晶表示素子
JP3108835B2 (ja) 液晶素子の製造方法
JPS6055383A (ja) 透過型液晶表示装置
JPH05210109A (ja) 液晶表示装置の製造方法
JPH06289421A (ja) 液晶表示素子とその製造方法
KR19980077400A (ko) 태양 전지가 내장된 액정 표시기 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050729

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee