[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR970063664A - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR970063664A
KR970063664A KR1019960003063A KR19960003063A KR970063664A KR 970063664 A KR970063664 A KR 970063664A KR 1019960003063 A KR1019960003063 A KR 1019960003063A KR 19960003063 A KR19960003063 A KR 19960003063A KR 970063664 A KR970063664 A KR 970063664A
Authority
KR
South Korea
Prior art keywords
film
substrate
insulating film
pattern
pad
Prior art date
Application number
KR1019960003063A
Other languages
English (en)
Other versions
KR0176193B1 (ko
Inventor
심명섭
최원택
신윤승
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960003063A priority Critical patent/KR0176193B1/ko
Priority to JP01635197A priority patent/JP3998288B2/ja
Priority to US08/795,103 priority patent/US5858860A/en
Publication of KR970063664A publication Critical patent/KR970063664A/ko
Application granted granted Critical
Publication of KR0176193B1 publication Critical patent/KR0176193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

반도체 소자의 소자 분리 방법에 대하여 기재되어 있다. 이는 기판 상에 패드 절연막 및 산화 방지막을 순차적으로 적충하는 단계, 산화방지막 및 패드 절연막을 패터닝하여 기판의 비활성 영역을 노출시키는 모양의 산화 방지막 패턴 및 패드 절연막 패턴을 형성하는 단계, 노출된 기판을 산화함으로써 필드 산화막을 형성하는 단계, 패드 절연막 패턴이 노출되도록 산화 방지막 패턴의 양측부를 식각하는 단계, 패드 절연막이 노출된 결과물 기판 전편에 절연막을 도모하는 단계, 산화 방지막 패턴이 노출되도록 절연막을 에치백하는 단계, 에치백에 의하여 노출된 산화 방지막 패턴 및 그 하부의 패드 절연막 패턴을 전면 제거함으로써 기판의 활성 영역을 노출시키는 단계 및 에치백된 절연막 패턴을 부분적으로 습식 식각함으로써 필드 산화막의 에지와 노출된 기판간의 단차를 낮추어 주는 단차 완화 패턴을 필드 산화막 에지에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다. 이와 같이 기판 표면 상의 단차를 완시킴으로써 반도체 소자 제조공정의 후속 공정을 용이하게 진행할 수 있다.

Description

반도체 장치의 소자 분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제11도 내지 제12도는 본 발명에 의한 소자 분리 방법의 일 실시예를 설명하기 위하여 도시한 단면도들이다.

Claims (8)

  1. 반도체 장치의 소자 분리 방법에 있어서, 기판 상애 패드 절연막 및 산화 방지막을 순차적으로 적충하는 제1단계; 상기 산화 방지막 및 패드 절연막을 패터닝하여 기판의 비활성 영역을 노출시키는 모양의 산화 방지막 패턴 및 패드 절연막 패턴을 형성하는 제2단계; 상기 노출된 기판을 산화함으로써 필드 산화막을 형성하는 제3단계; 상기 패드 절연막 패턴의 가장자리부가 노출되도록 상기 산화방지막 패턴의 양측부를 식각하는 제4단계; 상기 패드 절연막이 노출된 결과물 기판 전면에 절연막을 도포하는 제5단계; 상기 산화 방지막 패턴이 노출되도록 상기 절연막을 에치백하는 제6단계; 상기 에치백에 의해 노출된 산화 방지막 패턴 및 그 하부의 패드절연막 패턴을 전면 제거함으로써 기판의 활성 영역을 노출시키는 제7단계; 및 상기 에치백된 절연막 패턴을 부분적으로 습식 식각함으로써 상기 필드 산화막의 에지와 상기 기판 간의 단차를 낮추어 주는 단차 완화 패턴을 상기 필드 산화막 에지에 형성하는 제8단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  2. 제1항에 있어서, 상기 패드 절연막은 실리콘 옥시나이트라이드로 형성하는 것을 특징으로 하는 반도체장치의 소자 분리 방법.
  3. 제1항에 있어서, 상기 제4단계의 식각은 습식 식각 방법을 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  4. 제3항에 있어서, 상기 습식 식각은 인산(H3PO4)을 식각제로 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  5. 제1항에 있어서, 상기 절연막은 HTO, BPSG, PSG 및 USG 중 어느 하나의 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  6. 제1항에 있어서, 상기 패드 절연막은 스트레스 버퍼용 산화막을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  7. 제6항에 있어서, 상기 스트레스 버퍼용 산화막은 100A 이하의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  8. 제1항에 있어서, 상기 제6단계의 에치백은 CMP 방법 및 건식 식각 방법 중 어느 하나의 방법을 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003063A 1996-02-08 1996-02-08 반도체 장치의 소자 분리 방법 KR0176193B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960003063A KR0176193B1 (ko) 1996-02-08 1996-02-08 반도체 장치의 소자 분리 방법
JP01635197A JP3998288B2 (ja) 1996-02-08 1997-01-30 半導体装置の素子分離方法
US08/795,103 US5858860A (en) 1996-02-08 1997-02-06 Methods of fabricating field isolated semiconductor devices including step reducing regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003063A KR0176193B1 (ko) 1996-02-08 1996-02-08 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR970063664A true KR970063664A (ko) 1997-09-12
KR0176193B1 KR0176193B1 (ko) 1999-04-15

Family

ID=19450949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003063A KR0176193B1 (ko) 1996-02-08 1996-02-08 반도체 장치의 소자 분리 방법

Country Status (3)

Country Link
US (1) US5858860A (ko)
JP (1) JP3998288B2 (ko)
KR (1) KR0176193B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930647A (en) * 1997-02-27 1999-07-27 Micron Technology, Inc. Methods of forming field oxide and active area regions on a semiconductive substrate
KR19990004609A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리막 형성방법
US6054368A (en) * 1997-06-30 2000-04-25 Taiwan Semiconductor Manufacturing Company Method of making an improved field oxide isolation structure for semiconductor integrated circuits having higher field oxide threshold voltages
US6143664A (en) * 1997-09-12 2000-11-07 Vanguard International Semiconductor Corporation Method of planarizing a structure having an interpoly layer
US9269765B2 (en) 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194570A (ja) * 1984-03-16 1985-10-03 Toshiba Corp 半導体装置の製造方法
JPH04150030A (ja) * 1990-10-12 1992-05-22 Fujitsu Ltd 半導体装置の製造方法
JP2849199B2 (ja) * 1990-11-09 1999-01-20 松下電器産業株式会社 半導体装置の製造方法
JPH04213828A (ja) * 1990-12-10 1992-08-04 Fujitsu Ltd 半導体装置の製造方法
JPH0582515A (ja) * 1991-09-19 1993-04-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5672538A (en) * 1995-12-04 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd Modified locus isolation process in which surface topology of the locos oxide is smoothed

Also Published As

Publication number Publication date
US5858860A (en) 1999-01-12
JPH09223694A (ja) 1997-08-26
KR0176193B1 (ko) 1999-04-15
JP3998288B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
KR970063664A (ko) 반도체 장치의 소자 분리 방법
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
US5913133A (en) Method of forming isolation layer for semiconductor device
JPH07111288A (ja) 素子分離の形成方法
KR100230353B1 (ko) 반도체 장치에서의 콘택트 형성방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR100333378B1 (ko) 반도체 소자의 제조방법
KR980005622A (ko) 반도체 소자의 콘택홀 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100244297B1 (ko) 반도체소자의 격리막 형성방법
KR100237030B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR19990048776A (ko) 플래쉬 메모리 셀의 제조방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR980005623A (ko) 반도체 소자의 콘택홀 형성방법
KR20030002884A (ko) 반도체소자의 소자분리막 형성 방법
KR940016879A (ko) 반도체 소자의 자기정렬콘택 형성방법
KR20000056719A (ko) 반도체장치의 콘택형성방법
KR980012243A (ko) 반도체 소자의 소자분리막 형성방법
KR950030302A (ko) 반도체 소자의 분리막 제조방법
KR960002743A (ko) 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법
KR950001409A (ko) 반도체 소자의 필드산화막 제조방법
KR970067769A (ko) 반도체 장치의 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee