[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR970053466A - 반도체 소자의 소자분리막 제조 방법 - Google Patents

반도체 소자의 소자분리막 제조 방법 Download PDF

Info

Publication number
KR970053466A
KR970053466A KR1019950066065A KR19950066065A KR970053466A KR 970053466 A KR970053466 A KR 970053466A KR 1019950066065 A KR1019950066065 A KR 1019950066065A KR 19950066065 A KR19950066065 A KR 19950066065A KR 970053466 A KR970053466 A KR 970053466A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
etching
forming
semiconductor substrate
insulating layer
Prior art date
Application number
KR1019950066065A
Other languages
English (en)
Other versions
KR0180782B1 (ko
Inventor
허연철
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066065A priority Critical patent/KR0180782B1/ko
Publication of KR970053466A publication Critical patent/KR970053466A/ko
Application granted granted Critical
Publication of KR0180782B1 publication Critical patent/KR0180782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자 제조 방법에 관한 것으로, 본 발명은 반도체기판의 소자분리영역에 트렌치를 형성하고, 전 구조의 상부에 절연체를 형성하되, 상기 트렌치를 메울 정도로 충분히 형성하고, 상기 구조의 상부에 감광막패턴을 형성하고, 상기 감광막패턴의 일부를 식각하고, 상기 감광막패턴이 형성되지 않은 영역의 절연막을 반도체기판이 노출될 때까지 건식식각하므로서, 트렌치의 깊이 조절이 용이하고, 소자의 특성을 향상할 수 있으며, 후속 공정이 용이하다.

Description

반도체소자의 소자분리막 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3D도는 본 발명의 일실시예에 따른 반도체소자의 소자분리막의 제조 공정도.

Claims (19)

  1. 반도체기판의 상부에 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 감광막을 도포한 후, 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서, 제3감광막패턴은 제2감광막패턴을 동방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  4. 제1항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  5. 제1항에 있어서, 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계를 포함하는 대신에 제2감광막패턴을 소자분리영역보다 좁게 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  6. 반도체기판의 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막의 상부에 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 제1절연막패턴을 형성하고, 계속하여 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제2절연막의 요부가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  7. 제6항에 있어서, 상기 제1절연막과 제2절연막이 다른 물질일 경우 식각선택비를 1 : 1로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  8. 제6항에 있어서, 제3감광막패턴은 제2감광막패턴을 등방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방.
  9. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  10. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  11. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 대신에 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막을 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계와, 상기 제1절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  12. 제6항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  13. 반도체기판의 소자분리영역을 노출하는 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각마스크로 사용하여 상기 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 상기 제1감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제1절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 반도체기판의 최상단까지 요부를 형성하는 단계와, 상기 제1절연막의 상부에 제2절연막을 형성하되, 상기 트렌치를 충분히 메울 정도로 형성하고, 상기 제1절연막의 최상단까지 깊이를 갖는 요부를 형성하는 단계와, 상기 구조의 전 표면에 활성영역을 노출하는 제2감광막패턴을 형성하는 단계와, 상기 제1절연막의 요구가 아닌 영역 상부에 형성된 제2감광막패턴을 식각하여 제3감광막패턴을 형성하는 단계와, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  14. 제13항에 있어서, 상기 제1절연막과 제2절연막이 다른 물질일 경우 식각선택비율 1 : 1로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  15. 제13항에 있어서, 제3감광막패턴은 제2감광막패턴을 등방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  16. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  17. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제1절연막과, 제2절연막을 반도체기판이 노출될 때까지 식각할 때, 습식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  18. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막, 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제3감광막패턴을 제거하는 단계를 포함하는 대신에 상기 제3감광막패턴을 마스크로 상기 제1절연막이 노출될 때까지 상기 제2절연막을 식각하여 제2절연막패턴을 형성하는 단계와, 상기 제3감광막패턴을 제거하는 단계와, 상기 제2절연막패턴을 마스크로 상기 제2절연막패턴이 형성되지 않은 제1절연막을 반도체기판이 노출될 때까지 식각하는 단계와, 상기 제2절연막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  19. 제13항에 있어서, 상기 제3감광막패턴이 형성되지 않은 영역의 제2절연막과, 제1절연막을 반도체기판이 노출될 때까지 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066065A 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법 KR0180782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Publications (2)

Publication Number Publication Date
KR970053466A true KR970053466A (ko) 1997-07-31
KR0180782B1 KR0180782B1 (ko) 1999-04-15

Family

ID=19447233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066065A KR0180782B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 소자 분리막 제조방법

Country Status (1)

Country Link
KR (1) KR0180782B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077502A (ko) * 1996-05-28 1997-12-12 김주용 반도체장치의 소자분리방법

Also Published As

Publication number Publication date
KR0180782B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970003796A (ko) 반도체 장치의 얼라인 키(align key) 패턴 형성방법
KR970053466A (ko) 반도체 소자의 소자분리막 제조 방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR960026618A (ko) 반도체소자의 소자분리 절연막의 제조방법
KR970003564A (ko) 반도체소자의 미세패턴 제조방법
KR970052381A (ko) 반도체 소자의 금속층 형성 방법
KR960039139A (ko) 반도체 소자의 금속배선층 형성방법
KR970053465A (ko) 반도체 소자의 소자분리 방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960002561A (ko) 반도체소자의 콘택홀 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR960026227A (ko) 반도체소자의 미세콘택 형성방법
KR960042963A (ko) 반도체 소자의 콘택홀 형성방법
KR980006052A (ko) 반도체장치의 소자분리 방법
KR970052582A (ko) 반도체 소자의 필드 산화막 형성방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960026813A (ko) 반도체소자의 캐패시터 제조방법
KR960035815A (ko) 반도체 소자의 콘택홀 형성방법
KR940007988A (ko) 반도체장치의 접촉창의 구조 및 그 형성방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR970051992A (ko) 반도체소자의 제조방법
KR960001884A (ko) 미세콘택홀 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970052496A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee