KR970005952B1 - Thin film transistor & method of manufacturing the same - Google Patents
Thin film transistor & method of manufacturing the same Download PDFInfo
- Publication number
- KR970005952B1 KR970005952B1 KR1019930016311A KR930016311A KR970005952B1 KR 970005952 B1 KR970005952 B1 KR 970005952B1 KR 1019930016311 A KR1019930016311 A KR 1019930016311A KR 930016311 A KR930016311 A KR 930016311A KR 970005952 B1 KR970005952 B1 KR 970005952B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- source
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 27
- 238000002048 anodisation reaction Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 230000003064 anti-oxidating effect Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 22
- 238000001020 plasma etching Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OHLUUHNLEMFGTQ-UHFFFAOYSA-N N-methylacetamide Chemical compound CNC(C)=O OHLUUHNLEMFGTQ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000001089 [(2R)-oxolan-2-yl]methanol Substances 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- BSYVTEYKTMYBMK-UHFFFAOYSA-N tetrahydrofurfuryl alcohol Chemical compound OCC1CCCO1 BSYVTEYKTMYBMK-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
제1도는 종래의 박막트랜지스터의 제조방법에 의한 박막트랜지스터의 단면도이고,1 is a cross-sectional view of a thin film transistor according to a conventional method for manufacturing a thin film transistor,
제2도는 에치스토퍼층을 채용한 박막트랜지스터의 단면도이고,2 is a cross-sectional view of a thin film transistor employing an etch stopper layer,
제3도는 양극산화법에 의해 제조된 박막트랜지스터의 단면도이고,3 is a cross-sectional view of a thin film transistor manufactured by anodization,
제4도는 본 발명의 실시예에 따라 제조된 박막트랜지스터의 단면도이다.4 is a cross-sectional view of a thin film transistor manufactured according to an embodiment of the present invention.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 액정표시장치의 스위칭소자로 사용되는 박막트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a thin film transistor used as a switching element of a liquid crystal display device.
화상정보시대에 있어서 정보전달의 매개인 화상표시장치에 많은 관심이 모아지고 있고, 특히 브라운관을 대신할 평탄형 표시장치가 개발되고 있다. 그 중에서도 액정표시장치의 발전이 현저하며 액정기술과 반도체기술으로 합친 액티브 매트릭스형 액정표시장치가 주목받고 있다. 액티브 매트릭스 구동방식은 매트릭스 형태로 배열된 각 화소에 비선형 특성을 갖춘 스위칭소자를 부가하여 표시 특성을 향상시킨 것이다. 이러한 스위칭소자에는 통상 비정질실리콘이나 다결정실리콘을 채용한 박막트랜지스터가 이용되고 있다.In the image information age, a great deal of attention has been paid to image display devices, which are mediators of information transfer, and flat display devices have been developed to replace CRTs. Among them, the development of the liquid crystal display device is remarkable, and the active matrix liquid crystal display device combined with the liquid crystal technology and the semiconductor technology is attracting attention. The active matrix driving method improves display characteristics by adding a switching element having a nonlinear characteristic to each pixel arranged in a matrix form. A thin film transistor employing amorphous silicon or polycrystalline silicon is usually used for such a switching element.
비정질실리콘은 면적이 넓은 투명 유기기판과의 정합성이 좋고 대화면대응, 재현성, 저온퇴적 등의 장점 때문에 널리 이용이 되고 있다.Amorphous silicon is widely used because of its good compatibility with a large transparent organic substrate and its advantages such as large surface response, reproducibility, and low temperature deposition.
표시채널의 고품위화를 위하여서는 이러한 스위칭소자의 특성개량과 균일한 특성을 얻는 것이 중요하다.In order to improve the display channel quality, it is important to improve the characteristics of the switching element and to obtain uniform characteristics.
제1도는 종래의 박막트랜지스터의 제조방법을 사용하여 제조된 역스티거드형 박막트랜지스터의 전형적인 단면구조를 나타낸 도면이다. 제1도를 참조하면, 먼저 유리기판(1)상에 게이트전극용 금속성 증착하고 마스크패턴을 적용하여 패터닝함으로서 게이트전극(2)을 형성한다. 이어서, 상기 게이트전극(2)이 형성되어 있는 유리기판 전면에 게이트절연막(3), 반도체층(4)을 형성하기 위한 실리콘층 및 인이 많이 도핑된 n+층을 순차적으로 형성한다. 다음으로 상기 반도체층(4)을 형성하기 위한 마스크패턴을 적용하여 상기 실리콘층 및 상기 n+층을 동시에 패터닝함으로서 반도체층(4) 및 오믹콘택트층(5)을 각각 형성한다.FIG. 1 is a view showing a typical cross-sectional structure of an inverted sterilized thin film transistor manufactured using a conventional method for manufacturing a thin film transistor. Referring to FIG. 1, the gate electrode 2 is formed by first depositing a metal for the gate electrode on the glass substrate 1 and patterning the same by applying a mask pattern. Subsequently, the gate insulating film 3, the silicon layer for forming the semiconductor layer 4, and the n + layer heavily doped with phosphorus are sequentially formed on the entire glass substrate on which the gate electrode 2 is formed. Next, the semiconductor layer 4 and the ohmic contact layer 5 are formed by simultaneously patterning the silicon layer and the n + layer by applying a mask pattern for forming the semiconductor layer 4.
상기 반도체층(4) 및 오믹콘택트층(5)을 형성한 후, 결과물 전면에 금속층을 증착하고 패터닝함으로서 소오스/드레인전극(6a,6b)을 형성하고, 소오스/드레인전극(6a,6b)과 접촉하지 않은 오믹콘택트층을 식각해냄으로서 제1도에 도시된 바와 같은 박막트랜지스터를 완성한다.After the semiconductor layer 4 and the ohmic contact layer 5 are formed, the source / drain electrodes 6a and 6b are formed by depositing and patterning a metal layer on the entire surface of the resultant, and the source / drain electrodes 6a and 6b are formed. Etching the non-contact ohmic contact layer completes the thin film transistor as shown in FIG.
상술한 바와 같이 종래 박막트랜지스터의 제조방법에서, 상기 소오스/드레인전극과 접촉하지 않은 오믹콘택트층을 식각공정은 통상적으로 건식식각공정(일반적으로 플라즈마식각)을 사용한다. 이 플라즈마식각은 구체적으로 다음과 같다. 먼저, 식각하고자 하는 웨이퍼(박막트랜지스터의 제조방법의 경우에는 결과물들이 형성되어 있는 기판)를 반응실 안으로 들여보낸 다음 상기 반응시를 진공상태로 만든다. 그 후, 상기 반응싱안에 에칭가스인, 사불화탄소(CF4), 혹은 율불화황(SF6)과 같은 반응가스로 채운다. 여기서, 상기 반응가스를 채울 때 적은 양의 산소도 첨가된다. 식각은 RF에너지를 상기 반응가스 혼합물에 가함으로써 시작되는데, 이것은 매우 반응력이 강한 불소화합물을 생성시킨다.As described above, in the conventional method of manufacturing a thin film transistor, the etching process of the ohmic contact layer which is not in contact with the source / drain electrode typically uses a dry etching process (generally plasma etching). This plasma etching is specifically as follows. First, the wafer to be etched (the substrate on which the products are formed in the case of the manufacturing method of the thin film transistor) is introduced into the reaction chamber, and the reaction is then brought into a vacuum state. Thereafter, the reaction bowl is filled with a reaction gas such as carbon tetrafluoride (CF 4 ) or sulfur fluoride (SF 6 ), which is an etching gas. Here, a small amount of oxygen is also added when filling the reaction gas. Etching begins by applying RF energy to the reaction gas mixture, which produces a very reactive fluorine compound.
그러나, 상기한 바와 같이 플라즈마식각을 적용하여 상기 소오스/드레인전극과 접촉하지 않는 오믹콘택층을 식각할 때, 상기 식각하고자 하는 콘택트층 하면에 위치하는 반도체층이 상기 플라즈마식각에 노출됨으로서 열화할 수 있고, 그리고, 상기 식각공정시 언더컷(undercut)되거나 과도식각되면, 상기 게이트전극 및 상기 소오스/드레인전극 사이의 절연성이 나빠지게 되어 상기 전극들 간에 단락이 일어나는 문제가 발생하게 되거나 반도체층이 없어지는 경우도 생길 수가 있다.However, when etching the ohmic contact layer that is not in contact with the source / drain electrodes by applying plasma etching as described above, the semiconductor layer located on the lower surface of the contact layer to be etched may be deteriorated by being exposed to the plasma etching. And, if the undercut (overcut) or over-etched during the etching process, the insulation between the gate electrode and the source / drain electrode is worsened to cause a problem that a short circuit between the electrodes or the semiconductor layer disappears It can happen.
상기 문제점을 해결하기 위하여, 에치스토퍼(etchstopper)층을 이용하여 박막트랜지스터의 제조방법이 널리 공지되어 있다. 제2도는 상기 에치스토퍼층(7)을 채용한 경스태거드형의 박막트랜지스터의 구조를 나타낸다.In order to solve the above problem, a method of manufacturing a thin film transistor using an etchstopper layer is well known. 2 shows the structure of a light staggered thin film transistor employing the etch stopper layer 7.
여기서 상기의 에치스토퍼층(7)은 오믹콘택트층중 소오스 및 드레인전극과 접촉하지 않는 부분을 식각할 때, 하부의 반도체층(4)이 제거되는 것을 막아준다. 즉, 에치스토퍼층만 조금 에칭되고 하부의 반도체층은 보호됨으로서 반도체층의 과도식각으로 인한 문제점을 해결할 수 있다.Here, the etch stopper layer 7 prevents the lower semiconductor layer 4 from being removed when etching the portion of the ohmic contact layer that does not contact the source and drain electrodes. That is, only the etch stopper layer is slightly etched and the lower semiconductor layer is protected, thereby solving the problem due to overetching of the semiconductor layer.
그러나, 상술한 제1도 및 제2도의 박막트랜지스터 제조방법은 플라즈마식각으로 인한 또 다른 문제점을 가지고 있다.However, the thin film transistor manufacturing method of FIGS. 1 and 2 described above has another problem due to plasma etching.
즉, 상기한 바와 같은 플라즈마식각을 적용하여 식각공정을 실시할 때, 그 식각율은 웨이퍼 사이의 간격 때문에 웨이퍼의 가운제 부분보다 가장자리에서 더 크게 된다. 따라서, 상기 종래 기술들에서, 상기 소오스/드레인전극과 접촉하지 않는 오믹콘택트층을 식각할 때 상기 플라즈마식각을 실시하게 될 경우, 상기 식각율의 차이 때문에 식각조건을 조절하기 어렵다. 즉, 상기 박막트랜지스터를 스위칭소자로 채택하는 LCD가 대형화되면서, 기판 크기가 커지게 되고, 이에 따라 식각속도가 불균일하게 되어, 상술한 바와 같은, 중앙부분과 가장자리부분의 식각속도의 불균일성에 의한 TFT의 불량, 혹은 식각조절의 어려움등의 문제점이 발생하게 된다.That is, when performing the etching process by applying the plasma etching as described above, the etching rate is larger at the edge than the base portion of the wafer because of the gap between the wafers. Therefore, in the conventional techniques, when the plasma etching is performed when etching the ohmic contact layer which is not in contact with the source / drain electrode, it is difficult to control the etching condition due to the difference in the etching rate. That is, as the LCD adopting the thin film transistor as the switching element becomes larger, the size of the substrate becomes larger, and thus the etching speed becomes nonuniform, and the TFT due to the nonuniformity of the etching speed of the center portion and the edge portion as described above. Problems such as poor or difficult etching control will occur.
또한, 상기 식각공정에서 사용되는 식각마스크를 감광막을 이용할 경우, 상기 감광막은 플라즈마식각 작용에 의해 딱딱해져서 화학적인 방법으로는 제거하기 어렵다. 그래서, 많은 플라즈마시스템은 감광막을 제거하기 위해서 식각이 끝난 뒤 CF4(혹은 SF6)기체 혼합물을 순수한 산소로 바꾸게 되어 있다. 그러면 상기 감광막은 산화되어 탄산가스와 수증기로 되면서 제거된다. 따라서 상기와 같은 반응이 소자에 영향을 미쳐, 소자특성이 나쁘게 된다. 또한, 상기 감광막은 제거하기 위해 반응가스를 산소로 바꾸어야 하기 때문에, 공정이 너무 복잡하게 된다.In addition, when the etching mask used in the etching process using a photosensitive film, the photosensitive film is hardened by the plasma etching action, it is difficult to remove by a chemical method. Thus, many plasma systems require the CF 4 (or SF 6 ) gas mixture to be pure oxygen after etching to remove the photoresist. The photoresist is then oxidized and removed with carbon dioxide and water vapor. Therefore, the above reaction affects the device, resulting in poor device characteristics. In addition, since the reaction gas must be changed to oxygen to remove the photoresist, the process becomes too complicated.
이러한 건식식각으로 인한 여러가지 문제점을 해결하기 위해 본출원인은 국내 특허출원 제91-22055호와 제92-23146호로서 양극산화법을 이용하여 불필요한 오믹콘택트층을 제거할 수 있는 박막트랜지스터의 제조방법에 관한 발명을 출원한 바 있다.In order to solve the various problems caused by such dry etching, the present applicant is a Korean patent application Nos. 91-22055 and 92-23146, which relates to a method for manufacturing a thin film transistor which can remove unnecessary ohmic contact layers by using anodization. The invention has been filed.
상기 특허출원들은 오믹콘택트층인 불순물이 고농도로 도핑된 반도체층이 용이하게 양극산화되어 산화막을 형성할 수 있다는 본 출원인의 연구결과에 기초하여, 불순물이 고농도로 도핑된 반도체층의 소정부위를 선택적으로 노출시키는 산화저지패턴을 사용하여 양극산화시킴으로서 상기 불순물이 고농도로 도핑된 반도체층이 일부를 제거함을 특징으로 한다.The patent applications select a predetermined portion of the semiconductor layer heavily doped with impurities based on the results of the applicant's research that a semiconductor layer doped with a high concentration of impurities as an ohmic contact layer can be easily anodized to form an oxide film. The semiconductor layer doped with a high concentration of the impurities is removed by performing anodization using an oxide blocking pattern exposed to the semiconductor layer.
제3도는 상기의 양극산화법을 이용한 박막트랜지스터의 제조방법의 일예를 설명하기 위한 도면이다. 여기서 게이트전극(2), 게이트절연막(3), 반도체층(4), 오믹콘택트층(5) 그리고 소오스/드레인전극(6a,6b) 등을 형성시키는 공정들은 제1도에서 설명한 것과 동일하나, 상기 소오스/드레인전극을 형성한 후에, 포토레지스트패턴으로 산화저지패턴을 형성하거나 혹은 소오스/드레인전극을 산화저지패턴으로 이용하여 양극산화를 실시함으로서 상기 오믹콘택트층중 소오스/드레인전극과 접촉하지 않은 부분을 제거한다. 제3도에는 소오스/드레인전극을 산화저지패턴으로 이용한 경우가 도시되어 있는데, 이때는 소오스/드레인전극 표면의 일부도 양극산화된다.3 is a view for explaining an example of a method of manufacturing a thin film transistor using the anodization method. Here, the processes for forming the gate electrode 2, the gate insulating film 3, the semiconductor layer 4, the ohmic contact layer 5, and the source / drain electrodes 6a and 6b are the same as those described in FIG. After the source / drain electrodes are formed, an oxide blocking pattern is formed using a photoresist pattern or anodization is performed using the source / drain electrodes as an oxide blocking pattern, thereby not contacting the source / drain electrodes in the ohmic contact layer. Remove the part. 3 illustrates a case where a source / drain electrode is used as an oxide blocking pattern, in which part of the surface of the source / drain electrode is also anodized.
양기의 양극산화법을 이용한 박막 트랜지스터의 제조방법에 의하면, 플라즈마 식각으로 인한 문제점들, 예컨데 식각률의 불균일성, 식각공정중의 반도체층의 노출로 인한 오염, 식각공정시의 언더컷, 감광막의 제거등의 문제점들을 제거할 수 있다.According to the method of manufacturing a thin film transistor using the positive anodization method, problems due to plasma etching, such as non-uniformity of etching rate, contamination due to exposure of the semiconductor layer during etching, undercut during etching, removal of photoresist, etc. You can remove them.
하지만, 상기의 양극산화법을 이용한 박막트랜지스터의 제조방법에 의한 경우에 소오스/드레인전극의 모서리 부분에서 실리콘층(상기 예에서 오믹콘택트층과 반도체층)이 양극산화되면서 크랙(crack)이 생기는 문제가 나타났다. 이러한 크랙이 생기면 크랙으로 양극산화용약이 스며들어 계속 양극산화가 진행되는 문제가 생기고 이는 박막트랜지스터의 특성을 열화시키는 요인이 된다.However, in the case of the method of manufacturing the thin film transistor using the anodization method, there is a problem that cracks are generated when the silicon layer (the ohmic contact layer and the semiconductor layer in the example) is anodized at the corner of the source / drain electrode. appear. When such cracks occur, anodization solvent penetrates into the cracks, which causes anodization to continue, which causes deterioration of the characteristics of the thin film transistor.
그러므로 본 발명의 목적은 양극산화시에 크랙이 발생하더라도 더이산 아래쪽으로 양극산화가 진행되지 못하게 함으로서 박막트랜지스터 특성의 열화를 방지할 수 있는 박막트랜지스터 제조방법을 제공하는데 있다.Therefore, an object of the present invention is to provide a method for manufacturing a thin film transistor which can prevent deterioration of thin film transistor characteristics by preventing anodization from proceeding further downward even if cracks occur during anodization.
상기 본 발명의 목적은 크랙으로 인한 아래쪽으로의 양극산화의 진행을 막아줄 수 있는 산화방지막(oxidation stopper)을 채용하는 구조로 하면서 양극산화를 실시하는 박막트랜지스터의 제조방법에 의해 달성된다. 제2도에서의 에치스토퍼층(7)이 하부 반도체층의 과도한 시각을 방지하기 위한 목적인 반면, 상기 산화방지막은 크랙이 발생하더라도 더 이상 아래쪽으로 양극산화가 진행되지 못하도록 막아주는 역할을 하는 것이다. 그래서 건식식각법에 의한 경우에는 건식식각도중 에치스토퍼층이 에치가 되더라도 하부반도체층을 보호하기 위하여 2,000Å 이상의 두꺼운 에치스토퍼층 형성이 필요하지만, 양극산화법을 이용할 경우의 산화방지막은 2,000Å이하로 얇게 형성시켜도 된다. 즉, 전기가 통하지 않게 절연이 될 정도의 두께로 충분하며 500Å 정도로 얇게 가져갈 수도 있다.The object of the present invention is achieved by a method of manufacturing a thin film transistor to perform anodization while having a structure that employs an oxidation stopper that can prevent the progress of anodization downward due to cracks. While the etch stopper layer 7 in FIG. 2 is intended to prevent excessive viewing of the lower semiconductor layer, the anti-oxidation layer serves to prevent anodization from proceeding downwards even if a crack occurs. Therefore, in the case of dry etching, even though the etch stopper layer is etched during dry etching, a thick etch stopper layer is required to protect the lower semiconductor layer. However, when the anodization method is used, the anti-oxidation film is less than 2,000Å. You may form thinly. In other words, the thickness is enough to insulate the electricity does not pass through and may be as thin as 500Å.
본 발명은 다음에 기술하는 실시예 및 도면에 의해 더욱 명확하게 될 것이다. 이하, 본 발명의 실시예를 첨부된 도면에 의하여 설명한다.The invention will be further clarified by the following examples and figures. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
실시예Example
제4도는 본 발명의 한 실시예에 따라 제조된 박막트랜지스터의 단면구조를 나타낸 도면이다.4 is a cross-sectional view of a thin film transistor manufactured according to an embodiment of the present invention.
제4도를 참조하면, 먼저 절연기판, 예컨대 유리기판(1)상에 Ta와 같은 게이트전극용 금속을 3,000Å 두께로 증착하여 금속층을 형성하고 이 증착된 금속층 위에 마스크패턴을 적용하여 패터닝함으로서 게이트전극(2)을 형성한다. Ta대신에 Al, Cr등과 같은 금속을 사용할 수도 있다.Referring to FIG. 4, first, a gate electrode metal, such as Ta, is deposited on an insulating substrate, for example, a glass substrate 1, to form a metal layer by forming a metal layer by thickness of 3,000 Å, and then patterned by applying a mask pattern on the deposited metal layer. The electrode 2 is formed. Instead of Ta, a metal such as Al or Cr may be used.
다음으로 결과물 전면에 절연막(3), 예를 들면 질화실콘막(SiNx)을 350℃의 온도에서 SiH4+NH3+N2+H2계를 소오스로 사용하여 3,000Å의 두께로 증착시켜 게이트절연막(3)을 형성한다. 이러서 상기 게이트 절연막(3)의 전면에 반도체층(4)을 형성한다. 상기 반도체층(4)은 PECVD방식을 이용하여 실리콘층으로 형성하는데, 2,000Å 정도의 두께로 형성한다. 상기 실리콘층은 수소화 비정질 실리콘(a-si : H)과 실란을 이용하여 형성한다. 상기 실리콘층의 형성에는 다결정실리콘층을 사용할 수도 있다. 계속해서 상기 반도체층(4)의 상기 게이트전극(2)에 대응하는 영역상에 산화방지막(8)을 형성한다. 상기 산화방지막(8)은 절연막으로서 예를 들면 질화실리콘막(SiNx)을 350℃의 온도에서 SiH4+NH3+H2계를 소오스로 사용하여 일정두께로 형성한다. 상기 산화방지막(8)의 두께는 절연이 될 정도의 두께(예컨데, 500Å)로 형성하면 된다.Next, an insulating film 3, for example, a silicon nitride film (SiN x ), was deposited on the entire surface of the resultant at a temperature of 350 ° C. using a SiH 4 + NH 3 + N 2 + H 2 system as a source. The gate insulating film 3 is formed. Thus, the semiconductor layer 4 is formed over the gate insulating film 3. The semiconductor layer 4 is formed of a silicon layer using a PECVD method, and has a thickness of about 2,000 mW. The silicon layer is formed using hydrogenated amorphous silicon (a-si: H) and silane. A polysilicon layer can also be used for formation of the said silicon layer. Subsequently, an anti-oxidation film 8 is formed on the region of the semiconductor layer 4 corresponding to the gate electrode 2. The anti-oxidation film 8 is formed to a predetermined thickness by using, for example, a silicon nitride film (SiN x ) as a source using a SiH 4 + NH 3 + H 2 system as a source. The thickness of the anti-oxidation film 8 may be formed to a thickness enough to insulate (for example, 500 kPa).
이어서 SiH4+PH3계를 소오스로 사용하여, 300Å의 두께로 인(P)불순물을 고농도로 도핑시킨 다결정실리콘층이나 미결정실리콘(microcrystalline silicon)층으로 상기 산화방지막(8)이 형성된 결과물 전면에 n+층을 형성한다. 상기 n+층은 오믹콘태트층으로 사용된다. 이어서 n+층 상에 적어도 상기 게이트 전극(2)을 커버링하는 마스크패턴(도시하지 않음)을 형성한다. 상기 마스크패턴을 식각마스크로 사용하여 상기 n+층의 노출된 전면을 상기 게이트절연막(3)의 계면이 노출될 때까지 식각한다.Subsequently, the SiH 4 + PH 3 system was used as a source, and a polycrystalline silicon layer or microcrystalline silicon layer doped with phosphorus (P) impurities at a thickness of 300 kPa was formed on the entire surface of the resultant film formed with the antioxidant layer 8. Form n + layer. The n + layer is used as an ohmic contact layer. Subsequently, a mask pattern (not shown) covering at least the gate electrode 2 is formed on the n + layer. Using the mask pattern as an etching mask, the exposed entire surface of the n + layer is etched until the interface of the gate insulating layer 3 is exposed.
상기 결과물 전면에 금속층을 형성한 다음 상기 금속층을 패터닝하여 상기 게이트 전극(2)에 대응하는 상기 n+층의 소정의 영역을 노출시키는 소정간격 이격된 금속층 패턴을 형성한다. 상기 금속측 패턴은 소오스 및 드레인전극으로 사용된다. 따라서 이하, 상기 금속층 패턴을 이라 소오스 및 드레인전극(6a,6b)한다.A metal layer is formed on the entire surface of the resultant, and then the metal layer is patterned to form a predetermined spaced metal layer pattern exposing a predetermined region of the n + layer corresponding to the gate electrode 2. The metal side pattern is used as a source and a drain electrode. Accordingly, the metal layer pattern is referred to as source and drain electrodes 6a and 6b.
상기 소오스 및 드레인전극(6a,6b)은 Al과 같이 양극산화가 가능한 금속층으로 형성할 수 있는데, 그 두께는 4,000Å 정도가 되도록 형성한다. 상기 소오스 및 드레인전극(6a,6b)은 Al대신에 양극산화가 가능한 금속들인 W, Ta, Ti, Nb 등과 같은 금속들은 사용하여 형성할 수도 있다. 소오스/드레인전극(6a,6b) 형성 후 결과물 전면에 포토레지스터를 1.7~2.0㎛의 두께로 도포하고, 노광 및 현상등의 공정을 거쳐 포토레지스터패턴(도시되지 아니함)을 형성한다. 여기서, 상기 포토레지스터패턴은 상기 소오스/드레인전극(6a,6b)의 일부를 노출하도록 형성하는 것이 바람직하다. 그러한 경우에 상기 소오스/드레인전극(6a,6b)의 노출된 표면부분도 또한 양극산화공정 도중에 양극산화된다. 상기 포토레지스터패턴은 상기 소오스/드레인전극(6a,6b)과 접촉하지 않는 오믹콘택트층을 선택적으로 양극산화시켜 제거하기 위한 양극산화시에 상기 소오스/드레인전극(6a,6b)이 산화저지패턴으로 사용된다. 상기 포토레지스터 패턴은 양극산화공정시에 상기 오믹콘택트층이나 금속층의 산화를 저지할만한 질화물, 산화물과 같은 다른 물질도 대체할 수 있다. 상기 소오스 및 드레인전극(6a,6b)을 형성하기 전에 화소전극(도시되지 아니함)이 형성된 경우에는 포토레지스터패턴을 형성하지 않고 양극산화를 실시할 수 있으며, 제4도에는 이 경우가 도시되어 있다. 이때는 소오스/드레인전극(6a,6b)이 오믹콘택트층의 산화저지패턴 역할을 한다. 상기 포토레지스터 패턴, 혹은 소오스/드레인전극(6a,6b)을 산화저지패턴으로 하여 140V이하의 양극산화전압에서 1시간 내지 4시간동안 양극산화를 실시한다. 이때 적당한 전해약으로서는 N-메틸아세트아미드, 테트라히드로푸르푸릴 알코올 또는 에틸렌글리콜로 구성된 용매중의 질산 및 수산화칼륨용액을 들 수 있다. 포토레지스터패턴을 형성하지 않고 소오스/드레인전극(6a,6b)을 산화저지패턴으로 하여 양극산화시킨 경우, 제4도에서 보인 바와 같이 n+층의 노출된 부분전체와 상기 소오스/드레인전극(6a,6b)의 전 표면이 산화되어 상기 n+층의 노출된 부분은 양극산화막(5')화되어 절연물질막으로 되고 상기 소오스 및 드레인전극(6a,6b)의 전표면에도 양극산화된 산화막(6a',6b')이 형성된다. 이때 양극산화는 상기 소오스 및 드레인전극(6a,6b) 근처에서만 일어날 수다 있는데 이러한 경우에도 TFT동작특성에는 지장을 주지 않는다.The source and drain electrodes 6a and 6b may be formed of a metal layer capable of anodizing, such as Al, and have a thickness of about 4,000 kPa. The source and drain electrodes 6a and 6b may be formed using metals such as W, Ta, Ti, and Nb, which are metals capable of anodizing instead of Al. After forming the source / drain electrodes 6a and 6b, a photoresist is applied to the entire surface of the resultant with a thickness of 1.7 to 2.0 µm, and a photoresist pattern (not shown) is formed through a process such as exposure and development. The photoresist pattern may be formed to expose a portion of the source / drain electrodes 6a and 6b. In that case the exposed surface portions of the source / drain electrodes 6a, 6b are also anodized during the anodization process. The photoresist pattern includes the source / drain electrodes 6a and 6b as an oxide blocking pattern during anodization to selectively anodize and remove an ohmic contact layer that does not contact the source / drain electrodes 6a and 6b. Used. The photoresist pattern may also substitute other materials such as nitrides and oxides that may inhibit oxidation of the ohmic contact layer or the metal layer during the anodization process. If a pixel electrode (not shown) is formed before the source and drain electrodes 6a and 6b are formed, anodization may be performed without forming a photoresist pattern, and FIG. 4 illustrates this case. . In this case, the source / drain electrodes 6a and 6b serve as an oxide blocking pattern of the ohmic contact layer. The photoresist pattern or the source / drain electrodes 6a and 6b are used as an oxidation inhibiting pattern to perform anodization for 1 to 4 hours at an anodization voltage of 140 V or less. At this time, suitable electrolytes include nitric acid and potassium hydroxide solutions in a solvent composed of N-methylacetamide, tetrahydrofurfuryl alcohol or ethylene glycol. When the source / drain electrodes 6a and 6b are anodized without forming the photoresist pattern, as shown in FIG. 4, the entire exposed portion of the n + layer and the source / drain electrodes 6a are shown in FIG. 6b) is oxidized so that the exposed portion of the n + layer becomes an anodized film 5 'to form an insulating material film and an anodized oxide film on the entire surfaces of the source and drain electrodes 6a and 6b. 6a ', 6b') are formed. Anodization may occur only near the source and drain electrodes 6a and 6b, but this does not affect the TFT operation characteristics.
상술한 바와 같이 본 발명에 의한 박막트랜지스터의 제조방법에 의하면, 소오스/드레인전극 가장자리에서 오믹콘택트층이 양극산화되면서 크랙이 발생하더라도 산화방지막에 의하여 더이상 아래쪽으로 양극산화가 진행되는 것을 막아주므로 박막트랜지스터 특성의 열화를 막아주게 된다.As described above, according to the manufacturing method of the thin film transistor according to the present invention, even if a crack occurs while the ohmic contact layer is anodized at the edge of the source / drain electrode, the thin film transistor prevents the anodization from proceeding further downward by the antioxidant film. It prevents the deterioration of characteristics.
또한 산화방지막의 두께도 절연이 될 정도의 두께면 되므로 건식식각법에 의할 경우의 에치스토포층의 두께보다 훨씬 얇게 가져갈 수 있다.In addition, since the thickness of the anti-oxidation film needs to be sufficient to insulate, the thickness of the anti-oxidation film may be much thinner than that of the etchstopo layer in the case of the dry etching method.
본 발명의 실시예를 게이트전극이 소오스/드레인전극의 아래쪽에 형성되어 있는 역스테거드형 박막트랜지스터에 적용하였지만, 기판상에 소오스/드레인전극을 먼저 형성하고 상기 소오스/드레인전극위에 게이트전극을 형성하는 경우에도 본 발명이 적용될 수 있다.Although an embodiment of the present invention is applied to an inverted staggered thin film transistor in which a gate electrode is formed below a source / drain electrode, a source / drain electrode is first formed on a substrate and a gate electrode is formed on the source / drain electrode. The present invention can be applied even if.
이상, 본 발명을 실시예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것은 아니다.As mentioned above, although this invention was concretely demonstrated to an Example, this invention is not limited to this.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016311A KR970005952B1 (en) | 1993-08-21 | 1993-08-21 | Thin film transistor & method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016311A KR970005952B1 (en) | 1993-08-21 | 1993-08-21 | Thin film transistor & method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007153A KR950007153A (en) | 1995-03-21 |
| KR970005952B1 true KR970005952B1 (en) | 1997-04-22 |
Family
ID=19361727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016311A KR970005952B1 (en) | 1993-08-21 | 1993-08-21 | Thin film transistor & method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005952B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603843B1 (en) * | 1999-08-26 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | The method for fabricating a thin film transistor |
-
1993
- 1993-08-21 KR KR1019930016311A patent/KR970005952B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603843B1 (en) * | 1999-08-26 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | The method for fabricating a thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007153A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3238020B2 (en) | Method for manufacturing active matrix display device | |
| KR950008261B1 (en) | Making method of semiconductor device | |
| KR100292922B1 (en) | A thin film transistor, a method for manufacturing thereof and liquid crystal display | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| US20050242352A1 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| US6200837B1 (en) | Method of manufacturing thin film transistor | |
| CN1401142A (en) | Method of manufacturing thin-film transistor, and liquid crystal display | |
| KR0171980B1 (en) | Method for manufacturing liquid crystal display element | |
| KR970005952B1 (en) | Thin film transistor & method of manufacturing the same | |
| JPH09512667A (en) | Method of passivating side surface of thin film semiconductor component | |
| KR100687341B1 (en) | Method for fabricating tft-lcd | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| JPH01259565A (en) | Thin film transistor and manufacture of the same | |
| JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
| JP2692914B2 (en) | Method for manufacturing thin film transistor | |
| KR20020076859A (en) | a method of fabricating a array substrate with poly-silicon TFT and a poly-silicon TFT | |
| JP2000036603A (en) | Manufacture of thin-film transistor | |
| JP3358284B2 (en) | Method for manufacturing thin film transistor | |
| KR20010083687A (en) | method for fabricating the array substrate for liquid crystal display device | |
| KR100275957B1 (en) | Method of manufacturing thin film transistor | |
| JP3291069B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| KR100305734B1 (en) | Method for manufacturing lcd | |
| KR950003942B1 (en) | Method of manufacturing thin film transistor for lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |