KR950035186A - 데이터 수신기 클록회로의 피상정밀도를 개선하기 위한 방법과 장치 - Google Patents
데이터 수신기 클록회로의 피상정밀도를 개선하기 위한 방법과 장치 Download PDFInfo
- Publication number
- KR950035186A KR950035186A KR1019950001285A KR19950001285A KR950035186A KR 950035186 A KR950035186 A KR 950035186A KR 1019950001285 A KR1019950001285 A KR 1019950001285A KR 19950001285 A KR19950001285 A KR 19950001285A KR 950035186 A KR950035186 A KR 950035186A
- Authority
- KR
- South Korea
- Prior art keywords
- clock circuit
- timing
- timing relationship
- received
- precision
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Information Transfer Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
본 발명에서는 데이터수신기의 타이밍과 전송되는 정보신호를 회복하기 위해 사용되는 클록회로의 피상정밀도가 개선된다. 수신되는 신호의 본래 타이밍관계는 수신되는 신호의 원하는 정보부에 삽입되는 타이밍성분의 획득에 앞서 검출된다. 타이밍관계는 클록회로의 정밀도보다 더 큰 정밀도를 가지고 있다. 클록회로는 개선된 정밀도로 동작하는 타이밍관계에 따라 제어된다.
이후, 삽입된 타이밍관계 성분이 얻어지고 클록회로를 제어하기 위해 사용된다. 상기한 실시예에 있어서 타이밍관계는 수신되는 신호의 부호비율로부터 얻어지고 있다. 대안적인 실시예에 있어서, 타이밍관계는 전송되는 텔레비젼 신호와 같은 별개의 전송된 기준신호로부터 얻어지고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 마스터클록의 조정과 실행모드 양쪽을 설명하기 위한 클록회복회로의 블록도.
Claims (24)
- 타이밍관계(timing relationship)는 클록회로의 정밀도보다 더 큰 정밀도를 가지면서 수신된 신호의 정보부(information portion)에 삽입된 타이밍성분의 획득에 앞서 수신된 신호 본래의 타이밍관계를 검출하는 단계와, 개선된 범위의 정밀도로 동작하는 상기 타이밍 관계에 따라 상기 클록회로를 제어하는 단계로 이루어진 데이터 수신기에 있어서, 타이밍과 전송된 정보신호를 회복하기 위해 사용되는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제1항에 있어서, 상기 클록회로가 개선된 범위의 정밀도를 가지고 동작하는 이후에 상기 정보부의 타이밍 성분을 얻는 단계와, 이 타이밍성분이 얻어진 후 타이밍관계에 반응하는 대신에 상기 타이밍성분에 반응하는 클록회로를 제어하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제2항에 있어서, 상기 타이밍관계는 상기 수신된 신호의 부호비율로부터 얻어지는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제3항에 있어서, 상기 타이밍관계와 타이밍성분이 비동기적인 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제4항에 있어서, 상기 타이밍성분은 수신된 신호 이내에서 전송되는 소망하는 서비스를 위해 데이터패킷에 삽입되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제3항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 클록회로는 수신된 부호의 위상과 상기 클록회로에 의해 발생되는 클록신호의 위상을 비교함으로써 상기 타이밍관계에 따라 제어되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제3항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 방법은 상기 한 세트의 수신된 부호를 카운트함으로써 타임인터벌을 확립하는 단계와, 상기 타임인터벌에 걸쳐 클록회로에 의해 생성된 펄스의 전체수를 결정하는 단계를 더 구비하여 이루어지고, 상기 클록회로는 펄스의 전체수와 클럭회로 제어신호를 제공하기 위한 기준값을 비교함으로써 상기 타이밍관계에 따라 제어되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제1항에 있어서, 상기 타이밍관계는 수신된 신호의 부호비율로부터 얻어지는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제8항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 클록회로는 수신된 부호의 스트림의 위상과 클록회로에 의해 발생되는 클록신호의 위상을 비교함으로써 상기 타이밍관계에 따라 제어되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제8항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 방법은 상기 한 세트의 수신된 부호를 카운트함으로써 타임인터벌을 확립하는 단계와, 상기 타임인터벌에 걸쳐 클록회로에 의해 생성되는 펄스의 전체수를 결정하는 단계를 더 구비하여 이루어지고, 상기 클록회로는 펄스의 전체수와 클럭회로 제어신호를 제공하기 위한 기준값을 비교함으로써 상기 타이밍관계에 따라 제어되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제1항에 있어서, 상기 타이밍관계와 상기 타이밍성분은 비동기적인 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 방법.
- 제1항에 있어서, 상기 타이밍성분은 상기 수신된 신호내에서 전송되는 소망하는 서비스를 위한 패킷에 삽입되는 것을 특징으로 하는 클록회로의 피상 정밀도를 개선하기 위한 방법.
- 상기 타이밍관계는 상기 클록회로의 정밀도보다 큰 정밀도를 가지면서 상기 수신된 신호의 정보부에 삽입된 타이밍성분의 획득에 앞서 수신된 신호본래의 타이밍관계를 검출하는 수단과, 개선된 범위의 정밀도 이내에서 상기 타이밍관계에 따라 상기 클록회로를 제어하는 제1수단으로 이루어지는 데이터수신기에 있어서 전송된 정보신호를 회복하기 위해 사용되는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제13항에 있어서, 상기 클록회로가 상기 개선된 범위의 정밀도로 동작하는 이후에 상기 타이밍성분을 얻기 위한 수단과, 상기 타이밍성분이 얻어진 후에 상기 타이밍관계에 반응하는 대신에 상기 타이밍성분에 반응하는 클록회로를 제어하기 위한 제2수단을 더 구비하여 구성된 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제14항에 있어서, 상기 타이밍관계는 상기 수신된 정보신호의 부호비율로 부터 얻어지는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제15항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 클록회로를 제어하기 위한 제1수단은 수신된 부호의 스트림의 위상과 상기 클록회로에 의해 발생되는 클록신호의 위상을 비교하는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제15항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 장치는 상기 한 세트의 수신된 부호를 카운트함으로써 타임인터벌을 확립하기 위한 수단과, 타임인터벌 동안 상기 클록신호에 의해 생성된 펄스의 전체수를 결정하기 위한 수단을 더 구비하여 구성되며, 클록회로를 제어하기 위한 제1수단은 상기 전체 펄스의 수와 클록회로 제어신호를 공급하기 위한 기준값을 비교하는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제13항에 있어서, 상기 타이밍성분은 수신된 신호내에서 전송되는 소망하는 서비스를 위한 데이터패킷내에 삽입되는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제13항에 있어서, 상기 타이밍관계는 상기 수신된 신호의 부호비율로부터 얻어지는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제19항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 제1클록회로수단은 수신된 부호의 스트림의 위상과 상기 클록회로에 의해 발생되는 클록신호의 위상을 비교하는 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제19항에 있어서, 상기 부호비율은 수신된 부호의 스트림에 의해 정의되고, 상기 장치는 상기 한 세트의 수신된 부호를 카운트함으로써 타임인터벌을 확립하는 수단과, 상기 타임인터벌동안 상기 클록회로에 의해 생성되는 전체 펄스의 수를 결정하기 위한 수단을 더 구비하여 구성되고, 상기 클록회로를 제어하기 위한 상기 제1수단은 전체 펄스의 수와 클록회로 제어신호를 제공하기 위한 기준값을 비교하는 것을 특징으로 하는 클록 회로의 피상정밀도를 개선하기 위한 장치.
- 상기 타이밍관계는 클록회로의 정밀도보다 큰 정밀도를 가지고 있으면서 제2수신된 신호의 정보부에 삽입된 타이밍성분의 획득에 앞서 제1수신된 신호의 타이밍관계를 검출하기 위한 수단과, 개선된 범위의 정밀도 이내에서 동작하는 타이밍관계에 대응하는 클록회로를 제어하기 위한 제1수단을 구비하여 구성된 것을 특징으로 하는 데이터 수신기에 있어서 전송된 정보신호를 회복하기 위해 사용되는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제22항에 있어서, 상기 클록회로가 상기 개선된 범위의 정밀도로 동작하는 이후에 타이밍성분을 얻기 위한 수단과, 상기 타이밍성분이 얻어진 후에 타이밍관계에 반응하는 대신에 타이밍성분에 반응하는 클록회로를 제어하기 위한 제2수단을 더 구비하여 구성된 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.
- 제22항에 있어서, 상기 타이밍관계는 전송되는 텔레비젼신호의 본래의 타이밍관계인 것을 특징으로 하는 클록회로의 피상정밀도를 개선하기 위한 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8/191,028 | 1994-02-02 | ||
US08/191,028 | 1994-02-02 | ||
US08/191,028 US5579348A (en) | 1994-02-02 | 1994-02-02 | Method and apparatus for improving the apparent accuracy of a data receiver clock circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950035186A true KR950035186A (ko) | 1995-12-30 |
KR100356751B1 KR100356751B1 (ko) | 2003-01-10 |
Family
ID=22703834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950001285A KR100356751B1 (ko) | 1994-02-02 | 1995-01-25 | 수신된신호의정보부에삽입된타이밍성분의획득시간을감소시키기위한방법및장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5579348A (ko) |
EP (1) | EP0671828B1 (ko) |
JP (1) | JP3431717B2 (ko) |
KR (1) | KR100356751B1 (ko) |
AU (1) | AU679138B2 (ko) |
CA (1) | CA2140457C (ko) |
DE (1) | DE69517351T2 (ko) |
ES (1) | ES2148351T3 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801414B1 (ko) * | 2001-03-09 | 2008-02-05 | 가부시키가이샤 세가 | 단말 동기 방법, 통신 시스템 및 단말 장치 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2146801C (en) * | 1994-05-27 | 1999-11-02 | Barin Geoffry Haskell | Timing recovery for variable bit-rate video on asynchronous transfer mode (atm) networks |
EP0876017A1 (en) | 1997-05-02 | 1998-11-04 | Lsi Logic Corporation | Digital clock recovery |
US6298088B1 (en) * | 1997-05-28 | 2001-10-02 | Sarnoff Corporation | Method and apparatus for splicing compressed information signals |
US6829014B1 (en) * | 2001-05-04 | 2004-12-07 | General Instrument Corporation | Frequency bounded oscillator for video reconstruction |
US7372875B2 (en) * | 2002-09-30 | 2008-05-13 | Lucent Technologies Inc. | Systems and methods for synchronization in asynchronous transport networks |
US7288998B2 (en) * | 2003-05-02 | 2007-10-30 | Silicon Laboratories Inc. | Voltage controlled clock synthesizer |
US7187241B2 (en) * | 2003-05-02 | 2007-03-06 | Silicon Laboratories Inc. | Calibration of oscillator devices |
US7064617B2 (en) * | 2003-05-02 | 2006-06-20 | Silicon Laboratories Inc. | Method and apparatus for temperature compensation |
US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
US7295077B2 (en) * | 2003-05-02 | 2007-11-13 | Silicon Laboratories Inc. | Multi-frequency clock synthesizer |
US7456765B1 (en) * | 2004-05-25 | 2008-11-25 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing master clock frequency measurements |
US8326075B2 (en) * | 2008-09-11 | 2012-12-04 | Google Inc. | System and method for video encoding using adaptive loop filter |
US20120223849A1 (en) * | 2011-03-03 | 2012-09-06 | Exar Corporation | Set-point resolution improvement for switch mode power supplies |
US8780996B2 (en) | 2011-04-07 | 2014-07-15 | Google, Inc. | System and method for encoding and decoding video data |
US8781004B1 (en) | 2011-04-07 | 2014-07-15 | Google Inc. | System and method for encoding video using variable loop filter |
US8780971B1 (en) | 2011-04-07 | 2014-07-15 | Google, Inc. | System and method of encoding using selectable loop filters |
US8885706B2 (en) | 2011-09-16 | 2014-11-11 | Google Inc. | Apparatus and methodology for a video codec system with noise reduction capability |
US9131073B1 (en) | 2012-03-02 | 2015-09-08 | Google Inc. | Motion estimation aided noise reduction |
US9344729B1 (en) | 2012-07-11 | 2016-05-17 | Google Inc. | Selective prediction signal filtering |
US9523763B2 (en) * | 2013-03-03 | 2016-12-20 | The Boeing Company | Satellite-based integer cycle ambiguity resolution of local medium wave radio signals |
JP6149594B2 (ja) * | 2013-08-09 | 2017-06-21 | 富士通株式会社 | 受信回路 |
US10102613B2 (en) | 2014-09-25 | 2018-10-16 | Google Llc | Frequency-domain denoising |
US10615954B2 (en) * | 2015-03-24 | 2020-04-07 | Maxlinear, Inc. | Low-power asynchronous data links |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE791484A (nl) * | 1971-11-18 | 1973-05-16 | Trt Telecom Radio Electr | Systeem voor synchrone datatransmissie over een synchroon digitaal transmissiekanaal |
US3806822A (en) * | 1972-12-13 | 1974-04-23 | Motorola Inc | Phase locked loop employing gated alternating current injection for fast synchronization |
US4017803A (en) * | 1976-01-29 | 1977-04-12 | Sperry Rand Corporation | Data recovery system resistant to frequency deviations |
US4077016A (en) * | 1977-02-22 | 1978-02-28 | Ncr Corporation | Apparatus and method for inhibiting false locking of a phase-locked loop |
KR900000464B1 (ko) * | 1984-10-05 | 1990-01-30 | 가부시기가이샤 히다찌세이사꾸쇼 | 복조 회로 |
US4633193A (en) * | 1985-12-02 | 1986-12-30 | At&T Bell Laboratories | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator |
GB2223136B (en) * | 1988-03-28 | 1992-10-14 | Plessey Co Plc | Broad band vco control system for clock recovery |
US4893319A (en) * | 1988-12-19 | 1990-01-09 | Planar Systems, Inc. | Clock regeneration circuit employing digital phase locked loop |
US5276716A (en) * | 1990-02-15 | 1994-01-04 | Advanced Micro Devices Inc. | Bi-phase decoder phase-lock loop in CMOS |
US5184091A (en) * | 1991-06-04 | 1993-02-02 | Zenith Electronics Corporation | Circuit for phase locking an oscillator within any one of a plurality of frequency ranges |
US5241382A (en) * | 1992-04-25 | 1993-08-31 | General Instrument Corporation | Digital HDTV data packet format and receiver therefor |
US5231486A (en) * | 1992-07-27 | 1993-07-27 | General Electric Company | Data separation processing in a dual channel digital high definition television system |
-
1994
- 1994-02-02 US US08/191,028 patent/US5579348A/en not_active Expired - Lifetime
-
1995
- 1995-01-09 EP EP95100183A patent/EP0671828B1/en not_active Expired - Lifetime
- 1995-01-09 DE DE69517351T patent/DE69517351T2/de not_active Expired - Fee Related
- 1995-01-09 ES ES95100183T patent/ES2148351T3/es not_active Expired - Lifetime
- 1995-01-18 CA CA002140457A patent/CA2140457C/en not_active Expired - Fee Related
- 1995-01-18 AU AU10262/95A patent/AU679138B2/en not_active Ceased
- 1995-01-25 KR KR1019950001285A patent/KR100356751B1/ko not_active IP Right Cessation
- 1995-02-02 JP JP03592795A patent/JP3431717B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801414B1 (ko) * | 2001-03-09 | 2008-02-05 | 가부시키가이샤 세가 | 단말 동기 방법, 통신 시스템 및 단말 장치 |
Also Published As
Publication number | Publication date |
---|---|
JPH08102731A (ja) | 1996-04-16 |
US5579348A (en) | 1996-11-26 |
AU679138B2 (en) | 1997-06-19 |
AU1026295A (en) | 1995-08-10 |
JP3431717B2 (ja) | 2003-07-28 |
KR100356751B1 (ko) | 2003-01-10 |
EP0671828A1 (en) | 1995-09-13 |
DE69517351T2 (de) | 2001-01-25 |
DE69517351D1 (de) | 2000-07-13 |
ES2148351T3 (es) | 2000-10-16 |
EP0671828B1 (en) | 2000-06-07 |
CA2140457A1 (en) | 1995-08-03 |
CA2140457C (en) | 2000-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950035186A (ko) | 데이터 수신기 클록회로의 피상정밀도를 개선하기 위한 방법과 장치 | |
EP0755135A3 (en) | Apparatus and method for recovering a clock signal | |
KR920701895A (ko) | 컴퓨터시스템내 자료의 시간 동기화장치 | |
EP0812079A3 (en) | Synchronizing apparatus | |
EP0936785A3 (en) | Skew compensation for parallel transmission | |
DK0701752T3 (da) | En fremgangsmåde og et apparat til bestemmelse af signalbrugbarhed | |
IL107105A (en) | Apparatus and method for providing synchronization of base-stations in communication system | |
KR960013077A (ko) | 위성 전송 시스템 수신기의 동기 성분 검출 장치 | |
KR960006328A (ko) | 비연속적인 수신 모드에서 동작하는 수신기에 대한 턴온 시간을 최소화하는 장치 및 방법 | |
KR960005555A (ko) | 위상비교회로 및 피엘엘(pll)회로 | |
BR9808879A (pt) | Sistema e método de sincronização para sistemas de comunicação digital | |
EP0798890A3 (en) | Error correcting apparatus for digital data and digital sync. detecting apparatus | |
KR960006518A (ko) | 비디오 수신기의 시간 클록을 정확하게 세팅하는 방법 및 장치 | |
CA2241706A1 (en) | Synchronizing a data acquisition device with a host | |
WO1995022861A3 (en) | Method for synchronizing a receiver | |
RU2000119032A (ru) | Синхронизатор для приемника сжатых аудио/видео сигналов | |
NO20010313D0 (no) | Estimering av kanalimpulsrespons ved bruk av mottatt signalvarians | |
FR2807166B1 (fr) | Procede et dispositif pour corriger la variation du qdm d'un systeme de navigation | |
KR950013063A (ko) | 수신기용 전원 제어부 | |
EP1139579A3 (en) | Code synchronization in a receiving device for spread spectrum communication systems | |
US4395773A (en) | Apparatus for identifying coded information without internal clock synchronization | |
NO20005553D0 (no) | FremgangsmÕte for mÕling av signaltid, samt radiosystem | |
GB2284915A (en) | Radio selective calling receiver | |
JP2525103B2 (ja) | Fm多重放送受信機 | |
EP0991200A3 (en) | Receiving circuit, mobile terminal with receiving circuit, and method of receiving data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |