[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950021779A - 반도체 박막트랜지스터 제조방법 - Google Patents

반도체 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR950021779A
KR950021779A KR1019930026666A KR930026666A KR950021779A KR 950021779 A KR950021779 A KR 950021779A KR 1019930026666 A KR1019930026666 A KR 1019930026666A KR 930026666 A KR930026666 A KR 930026666A KR 950021779 A KR950021779 A KR 950021779A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
gate electrode
insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019930026666A
Other languages
English (en)
Other versions
KR970011379B1 (ko
Inventor
한봉석
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930026666A priority Critical patent/KR970011379B1/ko
Publication of KR950021779A publication Critical patent/KR950021779A/ko
Application granted granted Critical
Publication of KR970011379B1 publication Critical patent/KR970011379B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 박막트랜지스터 제조방법에 관한 것으로서, 특히 게이트가 하단에 위치한 박막트랜지스터 제조시 게이트와 드레인 사이에 그리드 게이트를 추가로 형성하여 온/오프 전류비를 증가시킨 것이며, 그 제조방법은 반도체 기판위에 제1절연막을 형성하는 단계와, 제1절연막위에 제1도전층을 형성하는 단계와, 제1도전층의 소정부위를 제거하여 게이트전극을 형성하는 단계와, 게이트 전극의 표면 및 측면과 노출된 제1절연막의 표면에 제2절연막을 형성하는 단계와, 제2절연막 위에 그리드 게이트 전극형성을 위한 제2도전층을 형성하는 단계와, 게이트전극의 상부 영역내에 제2도전층의 일부를 잔류시키고 동시에 잔류한 제2도전층과 연결된 제2도전층일부를 제2절연막 위에 잔류시켜서 그리드 게이트전극을 형성하는 단계와, 잔류하는 제2도전층 표면 및 측면과 노출된 제2절연막위에 제3절연막을 형성하는 단계와, 잔류하는 제2도전층 표면영역내에 위치하는 제3절연막의 일부를 제거하여 콘택홀을 형성하는 단계와, 콘택홀 영역 및 제3절연막 표면에 제3도전층을 형성하는 단계와, 제2도전층의 소정부위에 불순물 이온을 주입하여 소스/채널/드레인 정션을 형성하는 단계로 이루어진다.

Description

반도체 박막트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 박막트랜지스터 제조방법

Claims (11)

  1. 반도체소자 제조방법에 있어서, (가)반도체 기판위에 제1절연막을 형성하는 단계와, (나)상기 제1절연막위에 제1도전층을 형성하는 단계와, 상기 제1도전층의 소정부위를 제거하여 게이트전극을 형성하는 단계와, (다) 상기 게이트 전극의 표면 및 측면과 노출된 상기 제1절연막의 표면에 제2절연막을 형성하는 단계와, (라) 상기 제2절연막 위에 그리드 게이트 전극형성을 위한 제2도전층을 형성하는 단계와, 게이트전극의 상부 영역내에 상기 제2도전층의 일부를 잔류시키고 동시에 상기 잔류한 제2도전층과 연결된 제2도전층일부를 상기 제2절연막 위에 잔류시켜서 그리드 게이트전극을 형성하는 단계와, (마)상기 잔류하는 제2도전층 표면 및 측면과 노출된상기 제2절연막위에 제3절연막을 형성하는 단계와, 사기 잔류하는 제2도전층 표면영역내에 위치하는 상기 제3절연막의 일부를 제거하여 콘택홀을 형성하는 단계와, (바)상기 콘택홀 영역 및 상기 제3절연막 표면에 제3도전층을 형성하는 단계와, 상기 제2도전층의 소정부위에 불순물 이온을 주입하여 소스/채널/드레인 정션을 형성하는 단계로 이루어진 반도체 박막트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막, 제2절연막, 제3절연막은 실리콘산화막으로 형성하는 것이 특징인 반도체 박막트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 제1도전층, 제2도전층, 제3도전층은 폴리실리콘을 사용하는 것이 특징인 반도체 박막트랜지스터 제조방법.
  4. 제1항에 있어서, (라)단계에서 상기 그리드 게이트전극은 그리드 게이트전극 형성용 마스크를 이용한 포토리소그래피 공정으로 형성하는 것이 특징인 반도체 박막트랜지스터 제조방법.
  5. 제4항에 있어서, 상기 그리드 게이트 전극 형성용 마스크는 상기 제2도전층을 단면으로 보아서 상기 게이트전극 상부에 형성된 제2도전층에서 상기 게이트 전극폭의 1/2이하를 잔류시키며, 동시에 상기 1./2이하로 잔류된 제2도전막 일부와 연결된 상기 제2절연막 위에 형성된 제2도전막을 잔류시킬 수 있는 것이 특징인 반도체 박막트랜지스터 제조방법
  6. 제1항에 있어서, (마)단계 및 (바)단계에서, 상기 콘택홀은 상기 드레인과 상기 그리드 게이트 전극을 전기적으로 연결시키기 용이한 부위에 형성되는 것이 특징인 반도체 박막트랜지스터 제조방법.
  7. 제1항에 있어서, (바)단계에서 상기 불순물 이온주입은 상기 채널 부위가 상기 게이트 상부영역내에 형성되고, 동시에 상기 소스/드레인 정션의 일부 또한 게이트 상부영역내에 형성될 수 있도록 실시하는 것이 특징인 반도체 박막트랜지스터 제조방법.
  8. 반도체소자에 있어서, 반도체 기판, 상기 반도체기판 표면에 형성된 제1절연막, 상기 제1절연막위에 형성된 제1도전층 패턴, 상기 제1도전층 패턴 표면 및 측면 그리고 노출된 제1절연막의 표면에 제2절연막, 상기 제1도전층패턴의 상부 영역의 1/2이하를 포함하는 상기 제2절연막 표면의 일부에 형성된 제2도전층 패턴, 상기 제2도전층 표면 및 측면과 상기 제2절연막 표면에 형성된 제3절연막, 상기 제2도전층 패턴의 일부가 노출되도록 제3절연막의 일부를 제거하여 콘택홀 내부 및 상기 제3절연막 표면에 위치하는 제3도전층에 형성된 소스/채널/드레인을 갖는 반도체 박막트랜지스터.
  9. 제8항에 있어서, 상기 제3도전층에 형성된 드레인은 상기 콘택홀을 통하여 상기 제2도전층 패턴과 전기적으로 연결되며, 또한 상기 제2도전층 패턴보다 작게 형성되어 상기 제3절연막 표면에 위치하는 드레인과, 상기 드레인에 연결되어 상기 게이트 전극패턴의 상부 영역내에 형성된 채널, 그리고 상기 채널에 연결되어 상기 게이트 전극 패턴의 상부영역에 그 일부가 포함되어 상기 제3절연막 표면에 형성된 소스를 포함하여 이루어진 것이 특징인 반도체 박막트랜지스터.
  10. 제8항에 있어서, 상기 제2도전층 패턴은 폴리실리콘으로 이루어진 것이 특징인 반도체 박막트랜지스터.
  11. 제8항 및 제9항에 있어서, 상기 게이트전극 표면 상부 영역내에 소스 일부와 채널 그리고 드레인 일부가 동시에 형성된 것이 특징인 반도체 박막트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026666A 1993-12-07 1993-12-07 반도체 박막트랜지스터 제조방법 Expired - Fee Related KR970011379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026666A KR970011379B1 (ko) 1993-12-07 1993-12-07 반도체 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026666A KR970011379B1 (ko) 1993-12-07 1993-12-07 반도체 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR950021779A true KR950021779A (ko) 1995-07-26
KR970011379B1 KR970011379B1 (ko) 1997-07-10

Family

ID=19370057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026666A Expired - Fee Related KR970011379B1 (ko) 1993-12-07 1993-12-07 반도체 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR970011379B1 (ko)

Also Published As

Publication number Publication date
KR970011379B1 (ko) 1997-07-10

Similar Documents

Publication Publication Date Title
KR940027104A (ko) 트랜지스터 제조방법
JPH08264766A (ja) 電界効果トランジスタおよびその製造方法
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR980006510A (ko) 반도체 장치의 제조방법
KR950025920A (ko) 반도체소자 제조방법
US5567965A (en) High-voltage transistor with LDD regions
KR960009168A (ko) Mos 구조 및 cmos 구조를 가진 반도체 장치 제조 방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
KR950021779A (ko) 반도체 박막트랜지스터 제조방법
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR940002780B1 (ko) 고전압용 트랜지스터의 구조 및 제조방법
KR100304910B1 (ko) 박막트랜지스터제조방법
KR900001063B1 (ko) 반도체 장치의 소자분리방법
KR950021744A (ko) 반도체 박막트랜지스터 제조방법
KR950004590A (ko) 모스패트(mosfet)의 구조 및 제조방법
KR950007091A (ko) 트랜지스터의 구조 및 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR920008971A (ko) 소오스/드레인 자기정합 방식의 반도체 장치의 제조방법
KR970008644A (ko) 고전압용 모스 트랜지스터 및 그 제조방법
KR970008582A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931207

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931207

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970204

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1601 Publication of registration
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971006

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971107

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000619

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121009