[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950020965A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR950020965A
KR950020965A KR1019940034217A KR19940034217A KR950020965A KR 950020965 A KR950020965 A KR 950020965A KR 1019940034217 A KR1019940034217 A KR 1019940034217A KR 19940034217 A KR19940034217 A KR 19940034217A KR 950020965 A KR950020965 A KR 950020965A
Authority
KR
South Korea
Prior art keywords
power supply
region
area
signal line
regions
Prior art date
Application number
KR1019940034217A
Other languages
English (en)
Other versions
KR100206080B1 (ko
Inventor
마모루 기따무라
Original Assignee
가네꼬 히사시
니뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950020965A publication Critical patent/KR950020965A/ko
Application granted granted Critical
Publication of KR100206080B1 publication Critical patent/KR100206080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 있어서 반도체 장치는, 반도체 소자가 형성되어 있는 제1 및 제2 소자 영역을 포함하는 제1 층과; 신호선 영역과, 전원과 접지 사이에서 선택된 것인 제1 전원 공급 영역과, 전원과 접지의 나머지인 제2 전원 공급 영역을 포함하고, 상기 제2 전원 공급 영역은 상기 신호선과 제1 전원 공급 영역 사이에서 수평하게 위치되는 제2 층을 구비하는 반도체 장치이다. 상기 제1 소자 영역은 상기 제1 및 제2 전원 공급 영역 아래에 위치한다. 상기 제2 소자 영역은 상기 영역과 상기 제2 전원 공급 영역 아래에 위치한다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 바람직한 제1 실시예에 따른 반도체 소자의 배치를 나타내는 평면도,
제4도는 제3도의 B-B선에서의 단면도,
제5도는 본 발명의 바람직한 제2 실시예에 따른 반도체 소자의 배치를 나타내는 평면도,
제6도는 제5도의 C-C선에서의 단면도.

Claims (5)

  1. 반도체 소자가 형성되어 있는 제1 및 제2 소자 영역을 포함하는 제1 층과, 신호선 영역과 전원과 접지 사이에서 선택된것인 제1 전원 공급 영역과, 전원과 접지의 나머지인 제2 전원 공급 영역을 포함하고, 상기 제2 전원 공급 영역은 상기 신호선과 제1 전원 공급 영역 사이에서 수평하게 위치되는 제2 층을 구비하고, 상기 제1 소자 영역은 상기 제1 및 제2 전원 공급 영역 아래에 위치하며, 상기 제2 소자 영역은 상기 신호선 영역과 상기 제2 전원 공급 영역 아래에 위치함을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 전원 공급 영역과 동일 전압(전위)을 갖고, 상기 신호선 영역내에 위치되는 제3 전원 공급 영역을 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1 소자 영역의 면적이 제2 소자 영역보다 큰 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1 및 제2 소자 영역은 그들의 단부에서 서로 대향하는 동일 전도형 반도체 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제1 및 제2 소자 영역으로 각각 이루어진 제1 및 제2 소자 블록 면적을 구비하는 제1 층과, 제1 및 제2 전원 공급 면적, 상기 제1 및 제2 의 전원 공급 면적 쌍 사이에 위치하는 신호선 영역, 신호선 영역의 중앙에 위치하는 제2 전원 공급 면적을 포함하는 제2 층을 구비하고, 상기 제1 및 제2 전원 공급 면적의 각각은 제1 및 제2 전원 공급 영역을 구비하고, 상기 제1 전원 공급 영역은 전원과 접지 사이중에서 선택된 것이고, 제2 전원 공급 영역은 상기 전원과 상기 접지의 나머지이고, 상기 제1 전원 공급 영역 각각은 대응하는 제2 전원 공급 영역 외측에 위치하며, 상기 제3 전원 공급 면적은 제1 전원 공급 영역과 동일한 전압 레벨(전위)을 가지며, 상기 제1 소자 블록 면적의 상기 제1 소자 영역은 상기 제1 전원 공급 면적의 상기 제1 및 제2 전원 공급 영역 밑에 위치하고, 상기 제2 소자 블록 면적의 상기 제1 소자 영역은 상기 제2 전원 공급 면적의 상기 제1 및 제2 전원 공급 영역 밑에 위치하며, 상기 제1 소자 블록 면적의 상기 제2 소자 영역은 상기 제1 전원 공급 면적과 상기 신호선 영역의 상기 제2 전원 공급 영역 밑에 위치해 있고, 상기 제2 소자 블록 면적의 상기 제2 소자 영역은 상기 제2 전원 공급 면적과 상기 신호선 영역의 상기 제2 전원 공급 영역 밑에 위치하는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034217A 1993-12-15 1994-12-14 반도체 장치 KR100206080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5314625A JP2876963B2 (ja) 1993-12-15 1993-12-15 半導体装置
JP93-314625 1993-12-15

Publications (2)

Publication Number Publication Date
KR950020965A true KR950020965A (ko) 1995-07-26
KR100206080B1 KR100206080B1 (ko) 1999-07-01

Family

ID=18055567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034217A KR100206080B1 (ko) 1993-12-15 1994-12-14 반도체 장치

Country Status (4)

Country Link
US (1) US5517042A (ko)
EP (1) EP0658936A3 (ko)
JP (1) JP2876963B2 (ko)
KR (1) KR100206080B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649801B2 (en) 2006-09-28 2010-01-19 Hynix Semiconductor, Inc. Semiconductor memory apparatus having column decoder for low power consumption

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027438B2 (ja) * 1995-05-25 2007-12-26 三菱電機株式会社 半導体装置
US6043551A (en) * 1997-09-30 2000-03-28 Intel Corporation Metal locking structures to prevent a passivation layer from delaminating
US6215541B1 (en) 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3913927B2 (ja) * 1999-04-19 2007-05-09 富士通株式会社 半導体集積回路装置
US6306745B1 (en) 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
US6759734B2 (en) * 2001-03-15 2004-07-06 Iolon, Inc. Miniature device with increased insulative spacing and method for making same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840344B2 (ja) * 1980-06-10 1983-09-05 富士通株式会社 半導体記憶装置
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS58157155A (ja) * 1982-03-15 1983-09-19 Ricoh Co Ltd マスタスライスｌｓｉ
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
JPS60179042U (ja) * 1984-05-09 1985-11-28 シャープ株式会社 ゲ−トアレイ半導体装置
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
EP0574097B1 (en) * 1989-03-14 1998-12-16 Kabushiki Kaisha Toshiba Semiconductor device having multilayer wiring and the method of making it
JPH02284229A (ja) * 1989-04-25 1990-11-21 Nec Corp マイクロプロセッサの状態記憶装置
DE68925897T2 (de) * 1989-04-28 1996-10-02 Ibm Gate-Array-Zelle, bestehend aus FET's von verschiedener und optimierter Grösse
JP3185271B2 (ja) * 1991-09-13 2001-07-09 日本電気株式会社 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649801B2 (en) 2006-09-28 2010-01-19 Hynix Semiconductor, Inc. Semiconductor memory apparatus having column decoder for low power consumption

Also Published As

Publication number Publication date
JPH07169840A (ja) 1995-07-04
EP0658936A3 (en) 1996-03-27
KR100206080B1 (ko) 1999-07-01
US5517042A (en) 1996-05-14
EP0658936A2 (en) 1995-06-21
JP2876963B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
KR940027181A (ko) 반도체집합기판 및 반도체장치
KR960005986A (ko) 반도체 집적회로장치
KR960019802A (ko) 반도체장치
KR920007199A (ko) 반도체기억장치
KR900010999A (ko) 반도체 장치
KR970053924A (ko) 정전기보호소자
KR890016679A (ko) 반도체장치
KR920005297A (ko) 반도체집적회로 장치
KR900005595A (ko) 역전압으로부터 모놀리딕 구조를 보호하는 활성 다이오드
KR950020965A (ko) 반도체 장치
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
KR960024548A (ko) 액티브 매트릭스 기판
KR900013654A (ko) 반도체 장치
KR950012714A (ko) 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호장치
KR840007204A (ko) 집적회로
KR970060479A (ko) 반도체장치
KR920003496A (ko) 반도체장치
KR900004040A (ko) 반도체 집적회로 디바이스
KR900019220A (ko) 반도체장치
KR910017628A (ko) 반도체 기억장치
KR930017168A (ko) 트리플웰을 가지는 반도체 메모리 장치
KR940010302A (ko) 반도체 접속장치
KR970053922A (ko) 정전기 보호장치
DE69314401D1 (de) Halbleiteranordnung für hohe Spannungen
KR970008561A (ko) 반도체장치의 입력보호 회로의 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 16

EXPY Expiration of term