[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950009800B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR950009800B1
KR950009800B1 KR1019910018111A KR910018111A KR950009800B1 KR 950009800 B1 KR950009800 B1 KR 950009800B1 KR 1019910018111 A KR1019910018111 A KR 1019910018111A KR 910018111 A KR910018111 A KR 910018111A KR 950009800 B1 KR950009800 B1 KR 950009800B1
Authority
KR
South Korea
Prior art keywords
semiconductor
film
semiconductor device
island
manufacturing
Prior art date
Application number
KR1019910018111A
Other languages
Korean (ko)
Inventor
순페이 야마자끼
혼기옹 장
Original Assignee
가부시키가이샤 한도오따이 에네루기 겐큐쇼
순페이 야마자끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 겐큐쇼, 순페이 야마자끼 filed Critical 가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority to KR1019910018111A priority Critical patent/KR950009800B1/en
Application granted granted Critical
Publication of KR950009800B1 publication Critical patent/KR950009800B1/en

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.No content.

Description

반도체 장치 및 그 제조방법Semiconductor device and manufacturing method thereof

제1a도~제1e도는 본 발명에 따른 박막트랜지스터(TET)의 제조단계를 도시한 단면도.1a to 1e is a cross-sectional view showing the manufacturing step of the thin film transistor (TET) according to the present invention.

제2도는 스퍼트링동안 수소분압 대 총 대기압(PH/PTOTAL)의 비율에 TET의 전계이동도를 관련시킨 그래프도.2 is a graphical representation of the field mobility of TET related to the ratio of hydrogen partial pressure to total atmospheric pressure (P H / P TOTAL ) during sputtering.

제3도는 스퍼터링동안 수소분압 대 총 대기압(PH/PTOTAL)의 비율에 TFT의 역치전압을 관련시킨 그래프도.3 is a graphical representation of the TFT's threshold voltage relative to the ratio of hydrogen partial pressure to total atmospheric pressure (P H / P TOTAL ) during sputtering.

제4도는 열로 결정화된 실리콘 반도체막의 레이저 라만 스펙트럼(Laser Raman Spectra)을 도시한 도면.4 shows a laser Raman Spectra of a silicon semiconductor film crystallized by heat.

본 발명은 격자왜곡(lattice distortion)을 내부에 수반한 최소한 하나의 반도체막으로 이루어진 반도체장치 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device comprising at least one semiconductor film with lattice distortion therein and a method of manufacturing the same.

다결정 반도체 장치에 사용하기 위한 다결정 반도체막의 제조방법은 (1) 저압 CVD(화학기상 증착)를 사용하여 550~900℃의 온도범위에서 막을 증착하는 것, (2) 저압 CVD로 증착된 반도체 막을 수시간-수십시간동안 550~650℃의 온도범위에서 어닐링(ammealing)하여 열로 결정화시키는 것, (3) 플라즈마 증강 CVD(plasma enhanced CVD)에 의해 증착된 반도체 막을 수시간-수십시간동안 550~650℃의 온도범위에서 막을 어닐링 함으로써 열로 결정화시키는 것을 포함한다.The method for producing a polycrystalline semiconductor film for use in a polycrystalline semiconductor device includes (1) depositing a film in a temperature range of 550 to 900 ° C using low pressure CVD (chemical vapor deposition), and (2) a semiconductor film deposited by low pressure CVD. Annealing (annealing) in a temperature range of 550 to 650 ° C. for a period of time to tens of hours, and (3) 550 to 650 ° C. for several hours to several tens of hours of the semiconductor film deposited by plasma enhanced CVD. Crystallizing with heat by annealing the film in the temperature range of.

그러나 비단결정 반도체막의 증착에 있어, 저압 CVD 방법은 기판상의 넓은 영역에 걸쳐 균일하게 막을 증착하는 데는 실패하며, 플라즈마 CVD 방법은 충분한 두께로 막을 증착하는데 너무 오랜 시간을 소요한다.However, in the deposition of non-single crystal semiconductor film, the low pressure CVD method fails to deposit the film uniformly over a large area on the substrate, and the plasma CVD method takes too long to deposit the film to a sufficient thickness.

또한 수소존재하의 스퍼터링에 의해 증착된 아모르퍼스(amorphous) 실리콘(a-Si) 막을 사용한 박막트랜지스터의 제조방법이 알려져 있다.In addition, a method of manufacturing a thin film transistor using an amorphous silicon (a-Si) film deposited by sputtering in the presence of hydrogen is known.

그러나 수득된 박막의 전기적 특성은 생산하기에 불량하다. 예로, 전자이동도가 0.1㎠/Vsec 또는 그 미만이다. 비단결정 반도체막이 수소없는 분위기하의 스퍼터링 방법에 의해 증착된다면, 다른 한편으로 그 결과로 얻어진 막은 실리콘 원자의 분리를 겪는다. 게다가, 그와 같은 막은 아르곤 및 산소원자와 같은 불순물의 혼합 또는 수소의 부족, 또는 양쪽 모두로 인해 700℃에서 또는 700℃ 미만 어느 온도에서 열 정화를 겪지않는 것으로 알려졌다.However, the electrical properties of the obtained thin film are poor to produce. For example, the electron mobility is 0.1 cm 2 / Vsec or less. If a non-single crystal semiconductor film is deposited by a sputtering method in a hydrogen free atmosphere, on the other hand, the resulting film undergoes separation of silicon atoms. Moreover, it is known that such membranes do not undergo thermal purification at any temperature below 700 ° C or below 700 ° C due to a lack of hydrogen or a mixture of impurities such as argon and oxygen atoms, or both.

본 발명의 목적은 장치특성을 개선시킨 반도체 장치를 제공하는데 있다.An object of the present invention is to provide a semiconductor device with improved device characteristics.

본 발명의 다른 목적은 장치특성을 개선시킨 반도체 장치의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device with improved device characteristics.

본 발명의 또 다른 목적은 그레인 입계(grain boundary)에서 낮은 장벽을 갖는 미정질(microcrystalline)의 반도체막으로 이루어진 반도체 장치를 제공하는데 있다.It is still another object of the present invention to provide a semiconductor device made of a microcrystalline semiconductor film having a low barrier at grain boundaries.

또한, 본 발명의 또 다른 목적은 그레인입계에서 낮은 장벽을 갖는 반도체막으로 이루어진 반도체 장치의 제조방법을 제공하는데 있다.Further, another object of the present invention is to provide a method of manufacturing a semiconductor device made of a semiconductor film having a low barrier at grain boundaries.

본 발명의 이러한 목적들과 다른 목적은 격자왜곡(lattice distortian)을 내부에 갖고, 상기 반도체막의 상면으로부터 도시된 것처럼 30Å-4㎛의 평균직경, 바람직하게는 30Å-400Å의 평균직경을 갖는 결정 그레인(crtstal grain)을 포함하며, 상기 반도체막 내부에 7×10 원자 cm-3이하의 농도, 바람직하게는 1×10 원자 cm-3이하의 농도의 산소불순물을 함유한 반도체막을 사용함으로써 달성되었다. 그와 같은 반도체 막은 미세결정 구조를 갖는 미정질(microcrystallme) 반도체막과 다결정(polycrystalline) 반도체막을 포함한다.These and other objects of the present invention have a crystal grain having a lattice distortian therein and having an average diameter of 30 μm-4 μm, preferably an average diameter of 30 μm-400 μm, as shown from the upper surface of the semiconductor film. It was achieved by using a semiconductor film containing (crtstal grain) and containing an oxygen impurity in the semiconductor film at a concentration of 7 x 10 atomic cm -3 or less, preferably at a concentration of 1 x 10 atomic cm -3 or less. Such a semiconductor film includes a microcrystallme semiconductor film and a polycrystalline semiconductor film having a microcrystalline structure.

미시적으로 반도체막내의 결정(그레인)들은 각 결정(그레인)에 격자왜곡을 제공하여 이웃한 결정(그레인)과 더욱 빈틈없이 접촉된다. 이것은 그레인 입게에서 장벽의 사라짐을 가져오고 향상된 캐리어 이동도를 초래한다.Microscopically, crystals (grains) in the semiconductor film provide lattice distortion to each crystal (grain), so that the crystals (grains) come into close contact with neighboring crystals (grains). This results in the disappearance of the barrier in grain deposits and results in improved carrier mobility.

본 발명에 따른 반도체막은, 격자왜곡이 없는 다결정막에서는 캐리어의 이동을 방행하는 장벽을 발달시키도록 결정입계에서 산소와 같은 불순물이 축적되기 때문에, 상기 격자왜곡 없는 다결정막과는 다르다.The semiconductor film according to the present invention differs from the above-described polycrystalline film without lattice distortion because impurities such as oxygen accumulate at grain boundaries so as to develop a barrier for moving carriers in the polycrystalline film without lattice distortion.

본 발명에 따른 막은 내부에 격자왜곡을 갖기 때문에 전혀 없거나 무시해도 좋은 양의 장벽을 갖는다. 따라서 본 발명에 따른 막의 전자이동도는 종래의 반도체막과 비교해서 5~300㎠/Vsec까지 극도로 증가된다.The film according to the invention has a lattice distortion inside and therefore has a barrier which is absent or negligible. Therefore, the electron mobility of the film according to the present invention is extremely increased up to 5 ~ 300 cm 2 / Vsec compared to the conventional semiconductor film.

본 발명에 따른 반도체막에서 수소농도는 바람직하게는 5원자% 또는 그 미만이다.The hydrogen concentration in the semiconductor film according to the present invention is preferably 5 atomic% or less.

본 발명에 따른 반도체막은 우선 100% 수소분위기, 또는 주성분으로서 수소 및 비활성 가스를 함유한 분위기내에서 스퍼터링으로 기판상에 아모르퍼스(또는 실질상 아모르퍼스)(amorphous) 반도체막을 증착하고, 다음에 450~700℃의 온도범위, 일반적으로 600℃에서 상기 아모르퍼스 반도체막을 결정화함으로써 제조된다.The semiconductor film according to the present invention first deposits an amorphous (or substantially amorphous) semiconductor film on a substrate by sputtering in an atmosphere containing 100% hydrogen atmosphere or hydrogen and an inert gas as a main component, and then 450 It is prepared by crystallizing the amorphous semiconductor film in a temperature range of ˜700 ° C., generally 600 ° C.

본 발명은 0.01% 이하의 산소를 함유하고 그안에 10% 이상(분압에 대해)의 수소[5N(99.999%) 또는 보다 고순도를 갖는]를 첨가한 조절된 분위기에서 스퍼터링 공정을 실행함으로써, 균일하게 수소가 혼합된 아모르퍼스 실리콘 막이 증착될 수 있고, 이 막이 450~700℃의 온도범위에서 일반적으로 600℃온도의 어닐링에 의해 열결정화될 수 있다는 것을 광범위한 연구를 통해 발견하였다. 본 발명은 이런 발견을 기초로 성취되었다.The present invention is uniformly carried out by carrying out the sputtering process in a controlled atmosphere containing not more than 0.01% of oxygen and having at least 10% (relative to partial pressure) of hydrogen [with 5N (99.999%) or higher purity] added thereto. Hydrogen-mixed amorphous silicon films can be deposited, and extensive research has found that the films can be thermally crystallized by annealing at a temperature of generally 600 ° C. in the temperature range of 450-700 ° C. The present invention has been accomplished based on this finding.

본 발명의 한 실시형태에 따르면, 7×10원자 cm-3이하의 농도로 산소불순물을 함유한 아모르퍼스반도체막이 5×10 원자 cm-3이하의 농도로 산소불순물을 함유한 반도체 타깃트(taget)를 스퍼터링함으로써 증착되고, 그 결과로 얻은 막은 이어서 열로 결정화된다.According to one embodiment of the invention, an amorphous semiconductor film containing oxygen impurities at a concentration of 7 × 10 atom cm −3 or less contains a semiconductor target containing oxygen impurities at a concentration of 5 × 10 atom cm −3 or less. ) Is deposited by sputtering, and the resulting film is then crystallized with heat.

본 발명의 다른 실시형태에 따르면, 아모르퍼스 반도체막은 1×10-8토르, 이하의 압력, 바람직하게는 1×10-8토르 이하의 압력으로 진공화된 챔버내에 수소와 비활성가스를 포함하는 혼합가스 또는 100% 수소로 구성된 가스를 도입함으로써 내부압력이 바람직하게는 10-2내지 10-4토르(torr)의 압력범위로 스퍼터링에 적당한 압력으로 조절된 챔버(chamber)에서 5×108원자 cm-3이하 농도로 산소불순물을 함유한 반도체 타깃트를 스퍼터링 함으로써 형성되고, 그 결과로 얻은 막은 그 다음에 열로 결정화 된다.According to another embodiment of the present invention, the amorphous semiconductor film is 1 × 10 -8 Torr, under pressure, preferably a mixture comprising hydrogen and an inert gas into the evacuated chamber at a pressure below 1 × 10 -8 Torr By introducing a gas consisting of gas or 100% hydrogen, the internal pressure is preferably 5 x 10 8 atom cm in a chamber controlled to a suitable pressure for sputtering in the pressure range of 10 -2 to 10 -4 torr. It is formed by sputtering a semiconductor target containing oxygen impurities at a concentration of -3 or less, and the resulting film is then crystallized by heat.

[실시예 1]Example 1

아모르퍼스 실리콘(a-Si)막은 라디오-주파수(RF) 또는 고주파 마그네트론 스퍼터링 장치를 사용하여 증착되고, 그 다음에 준-결정(또는 반아모르퍼스막)을 포함하는 다정질 실리콘 반도체 막을 얻기 위해 재결정화 되며, 안에서 격자 왜곡이 유발된 상기 반도체막은 30Å-4㎛의 평균직경, 바람직하게는 30Å-400Å의 평균직경을 갖으며, 7×1018원자 cm-3이하의 농도 바람직하게는 1×1018원자 cm-3이하의 농도의 산소불순물과 5원자% 이하의 수소를 함유한 결정 그레인을 포함한다.An amorphous silicon (a-Si) film is deposited using a radio-frequency (RF) or high frequency magnetron sputtering apparatus, and then recrystallized to obtain a polycrystalline silicon semiconductor film containing a quasi-crystal (or anti-amorphous film). The semiconductor film, in which lattice distortion is induced, has an average diameter of 30 μs-4 μm, preferably 30 μs-400 μs, and a concentration of 7 × 10 18 atoms cm −3 or less, preferably 1 × 10 Crystal grains containing oxygen impurities up to 18 atomic cm -3 and hydrogen up to 5 atomic percent.

제1a도~제1e도를 참조하여, 본 발명에 따른 TFT(박막트랜지스터)의 제조공정이 아래와 같이 언급된다. 200nm 두께인 실리콘 산화막(12)은 아래와 같은 조건하에 단결정 실리콘 타깃트로부터 RF 마그네트론(radio-frequency magnetron) 스퍼터링에 의해 유리기판(11)상에 증착된다.Referring to FIGS. 1A to 1E, a manufacturing process of a TFT (thin film transistor) according to the present invention is mentioned as follows. A 200 nm thick silicon oxide film 12 is deposited on the glass substrate 11 by RF magnetron sputtering from a single crystal silicon target under the following conditions.

분위기 : 100% O2 Atmosphere: 100% O 2

막증착온도 : 150℃Film Deposition Temperature: 150 ℃

RF(13.56MHz) 출력 : 400WRF (13.56 MHz) output: 400 W

압력 : 0.5PaPressure: 0.5Pa

이렇게 증착된 실리콘 산화막상에 채널(channel) 형성영역을 제공하도록 저불순물 농도로 막을 증착시킬 수 있는 RF 마그네트론 스퍼터링을 사용하여 100nm 두께인 아모르퍼스 실리콘 막(13)이 추가로 증착된다.An amorphous silicon film 13 having a thickness of 100 nm is further deposited by using RF magnetron sputtering, which can deposit a film at low impurity concentration to provide a channel formation region on the thus deposited silicon oxide film.

배압(back pressure)은 터보분자펌프(turbo-molecular pump)와 크라이오 펌프(cryo pump)를 사용함으로써 1×10-8토르 이하, 바람직하게는 1×10-8토르 이하로 조절된다.Back pressure is controlled to 1 × 10 -8 Torr or less, preferably 1 × 10 -8 Torr or less by using a turbo-molecular pump and a cryo pump.

5N(99.999%) 이상의 순도를 갖는 가스가 공급되고, 필요하다면, 4N 이상 순도의 아르곤 가스가 첨가가스로 사용된다. 타깃트로 사용되는 단결정 실리콘은 5×1018원자 cm-3이하의 산소 농도 예를 들면, 1×1018원자 cm-3로 감소되어야 하며 이로써 증착된 막의 산소불순물이 가능한 낮게 조절된다. 막의 증착은 10~100%의 수소와 90% 이하의 불활성가스(예를 들면 아르곤)를 포함하는 분위기에서 실행된다. 예를 들면, 막 증착은 100% 수소가스 분위기에서 수행될 수 있다. 막 증착은 아래와 같은 조건하에 고순도 실리콘 타깃트로부터의 스퍼터링에 의해 실행된다.A gas having a purity of 5N (99.999%) or more is supplied, and if necessary, an argon gas of 4N or more purity is used as the additive gas. The single crystal silicon used as the target should be reduced to an oxygen concentration of 5 × 10 18 atom cm −3 or less, for example 1 × 10 18 atom cm −3 , so that the oxygen impurities of the deposited film are controlled as low as possible. The deposition of the film is carried out in an atmosphere containing 10-100% hydrogen and 90% or less of inert gas (eg argon). For example, film deposition can be performed in a 100% hydrogen gas atmosphere. Film deposition is performed by sputtering from a high purity silicon target under the following conditions.

H2(H2+Ar)=100%(분압비율)H 2 (H 2 + Ar) = 100% (partial pressure ratio)

막 증착온도 : 150℃Film Deposition Temperature: 150 ℃

RF(13.56MHz)출력 : 400WRF (13.56MHz) output: 400W

총 압력 : 0.5PaTotal pressure: 0.5Pa

따라서, 얻어진 아모르퍼스 a-Si 막(13)이 수소 또는 불활성 가스 분위기에서 450~700℃의 온도변위에서 예를들면 600℃에서 10시간 동안 막을 유지함으로서 열결정화를 받게 된다.Therefore, the obtained amorphous a-Si film 13 is subjected to thermal crystallization by maintaining the film at, for example, 600 ° C. for 10 hours at a temperature shift of 450 ° C. to 700 ° C. in a hydrogen or inert gas atmosphere.

본 실시예에 있어, 100% 수소가스 분위기가 이용된다. 그 결정화 된 막은 소위 미정질(또는 반-아모르퍼스)막이라 한다.In this embodiment, 100% hydrogen gas atmosphere is used. The crystallized film is called a microcrystalline (or semi-amorphous) film.

본 실시예에서 아모르퍼스 실리콘막과 그것으로부터 얻은 열결정화된 막의 불순물 함량이 이차 이온 질량분석(SIMS)에 의해 분석된다.In this embodiment, the impurity content of the amorphous silicon film and the thermally crystallized film obtained therefrom is analyzed by secondary ion mass spectrometry (SIMS).

아모르퍼스 실리콘 막에 대해 산소함량은 8×10 원자 cm-3임을 알 수 있고, 탄소함량은 3×1018원자 cm-3임을 알 수 있다. 실리콘 밀도를 4×1022원자 cm-3로 취하므로서 아모르퍼스 실리콘 막에 대해 4×1020원자 cm-3임을 알 수 있고, 이 수소함량은 1원자%에 상응한다. 분석은 표준으로서 1×1018원자 cm-3인 단결정 실리콘 타깃트의 산소농도를 취하여 실행되었고, 증착된 막의 깊이 프로파일(막의 표면에 수직인 방향에 따른 농도분포)의 최소값은 막표면이 산화실리콘을 형성하기 위해 분위기에 의해 쉽게 산화되기 때문에 대표적인 값으로 취하여 진다. 이런 불순물함량 값은 열결정화 후 실질적으로 변하지 않고 남게 되어 결정화된 막에 대해 8×1018원자 cm-3의 산소불순물을 제공한다. 이것을 더 확인하기 위해, 산소 함량은 예를 들면, 막증착동안 0.1cc/sec 또는 10cc/sec의 N2O 가스 흐름을 첨가함으로써 증가된다.It can be seen that the oxygen content of the amorphous silicon film is 8 × 10 atoms cm −3 , and the carbon content is 3 × 10 18 atoms cm −3 . By taking the silicon density 4 × 10 22 atoms cm −3 , it can be seen that the amorphous silicon film is 4 × 10 20 atoms cm −3 , and this hydrogen content corresponds to 1 atomic%. The analysis was performed by taking the oxygen concentration of a single crystal silicon target of 1 × 10 18 atomic cm −3 as a standard, and the minimum value of the depth profile of the deposited film (concentration distribution along the direction perpendicular to the surface of the film) was determined by silicon oxide on the surface of the film. It is taken as a representative value because it is easily oxidized by the atmosphere to form. This impurity content value remains substantially unchanged after thermal crystallization, giving an oxygen impurity of 8 × 10 18 atoms cm −3 for the crystallized film. To further confirm this, the oxygen content is increased, for example, by adding a 0.1 cc / sec or 10 cc / sec N 2 O gas stream during film deposition.

결정화된 막의 산소함량은 N2O 첨가량에 상응하여 1×1020원자 cm-3또는 4×1020원자 cm-3으로 증가된다. 그러나 증가된 산소함량을 갖는 이런 막은 단지 700℃ 이상으로 어닐링 온도를 증가시키거나 또는 본 발명에 따른 공정의 5배 이상의 더오랜 기간동안 어닐링 함으로써 결정화될 수 있다.The oxygen content of the crystallized film is increased to 1 × 10 20 atom cm −3 or 4 × 10 20 atom cm −3 corresponding to the N 2 O addition amount. However, such films with increased oxygen content can only be crystallized by increasing the annealing temperature above 700 ° C. or by annealing for more than five times longer than the process according to the invention.

산업공정의 관점에서 볼때, 700℃ 이하 온도에서의 처리, 바람직하게는 600℃ 이하 온도에서의 처리는 유리기판의 연화점을 고려하여 필수사항이고, 그것은 또한 공정시간을 짧게 하는데 중요하다.From an industrial process point of view, treatment at temperatures below 700 [deg.] C., preferably at temperatures below 600 [deg.] C., is essential in view of the softening point of the glass substrate, which is also important for shortening the process time.

그러나, 산소와 같은 불순물의 농도의 단순한 감소에 의해 450℃ 이하의 온도에서 아모르퍼스 실리콘 반도체막을 결정화하는 것이 실험적으로 불가능하다는 것을 알았다.However, it has been found experimentally impossible to crystallize the amorphous silicon semiconductor film at a temperature of 450 ° C. or lower by a simple reduction in the concentration of impurities such as oxygen.

게다가, 본 발명은 고품질 스퍼터링 장치의 사용으로 실현된다. 따라서 막증착동안 산소농도를 1×1020원자 cm-3이상으로 증가시키는데 누출 또는 약간의 결함이 발생한다면, 본 발명에 따른 고품질의 반도체 막을 얻지 못할 수 있다.In addition, the present invention is realized by the use of a high quality sputtering apparatus. Therefore, if the oxygen concentration is increased to 1 × 10 20 atomic cm −3 or more during film deposition and leaks or slight defects occur, a high quality semiconductor film according to the present invention may not be obtained.

반도체막내 7×1028원자 cm-3이하의 산소불순물 농도의 조절과 450~700℃의 온도범위에서 막의 결정화는 본 발명의 실현을 위해 필요하다는 것을 전술한 바로부터 알 수 있다.It can be seen from the foregoing that control of the oxygen impurity concentration of 7 x 10 28 atomic cm -3 or less in the semiconductor film and crystallization of the film in the temperature range of 450 to 700 ° C are necessary for the realization of the present invention.

게르마늄의 막 또는 게르마늄과 실리콘의 화합물 반도체를 제조하는데 있어서, 결정화에 대한 어닐링 온도는 상기 언급된 온도범위보다 약 100℃만큼 낮출 수 있다.In preparing a film of germanium or a compound semiconductor of germanium and silicon, the annealing temperature for crystallization may be lowered by about 100 ° C. above the above-mentioned temperature range.

이렇게 얻어진 열결정화된 반도체막은 그안에 격자왜곡을 포함한다. 그와 같은 막의 레이저 라만 스펙트럼(Laser Raman Spectra)은 단결정 실리콘에 대한 스펙트럼(Spectrum)에서 얻어진 피크와 비교해서 낮은 파수쪽으로 이동된 피크를 가져오게 된다.(제4도를 참조) 절연게이트 전계효과 트랜지스터(FET)의 제조공정이 아래 언급되어 있다.The thermally crystallized semiconductor film thus obtained includes lattice distortion therein. The laser Raman Spectra of such films results in peaks shifted toward lower frequencies compared to the peaks obtained in the spectrum for single crystal silicon (see Figure 4). The manufacturing process of (FET) is mentioned below.

우선, 본 발명에 따른 열결정화된 실리콘 반도체막은 제1a도에 도시된 바와 같은 구조를 얻기위해 장치분리 패터닝을 받게된다. 이어서 50nm두께인 n+아모르퍼스 실리콘 반도체막(14)이 아래와 같은 조건하에 분압으로 10~99% 이상의 높은 수소(본 실시예에서 80%), 90% 이하의 아르곤(본 실시예에서 19%) 및 0.1~10% PH3(본 실시예에서 1%)로 이루어진 분위기에서 단결정 실리콘 타깃트(1×1018원자 cm-3의 산소함유)로부터 RF 마그네트론 스퍼터링에 의해 열결정화된 실리콘 반도체(13)상에 증착된다.First, the thermally crystallized silicon semiconductor film according to the present invention is subjected to device isolation patterning to obtain a structure as shown in FIG. 1A. Subsequently, the n + amorphous silicon semiconductor film 14 having a thickness of 50 nm was subjected to high pressure of 10 to 99% or more (80% in this embodiment) and 90% or less argon (19% in this embodiment) under partial pressure under the following conditions. And silicon crystals thermally crystallized by RF magnetron sputtering from a single crystal silicon target (containing oxygen of 1 × 10 18 atoms cm −3 ) in an atmosphere consisting of 0.1-10% PH 3 (1% in this embodiment). Is deposited on.

막증착온도 : 150℃Film Deposition Temperature: 150 ℃

RF(13.56MHz)출력 : 400WRF (13.56MHz) output: 400W

총 압력 : 0.5PaTotal pressure: 0.5Pa

상기 언급된 n a-Si 반도체막은 달리는 PCVD 공정에 의해 증착될 수 있다. 게다가, 활성층의 형성후, 붕소(B), 인(P) 및 비소(As)와 같은 불순물의 도핑(doping)이 소오스(source)와 드레인(drain)을 제공하기 위해 이온주입에 의해 실행될 수 있다.The n a-Si semiconductor film mentioned above can be deposited by alternative PCVD processes. In addition, after the formation of the active layer, doping of impurities such as boron (B), phosphorus (P) and arsenic (As) can be performed by ion implantation to provide a source and a drain. .

그렇게 얻어진 n a-Si 막(14)은, 이어서 제1b도에 도시된 구조를 얻도록 패터닝된다. 제1c도에 도시된 것처럼, 100nm 두께의 산화실리콘막(게이트 절연물)(15)이 아래와 같은 조건하에 100% 산소분위기에서 단결정 실리콘 타깃트 또는 합성된 수정 타깃트로부터의 RF 마그네트론 스퍼터링에 의해 그 위에 증착된다.The n a-Si film 14 thus obtained is then patterned to obtain the structure shown in FIG. 1B. As shown in FIG. 1C, a 100 nm thick silicon oxide film (gate insulator) 15 is placed thereon by RF magnetron sputtering from a single crystal silicon target or a synthesized crystal target in 100% oxygen atmosphere under the following conditions: Is deposited.

막증착온도 : 150℃Film Deposition Temperature: 150 ℃

RF(13.56MHz)출력 : 400WRF (13.56MHz) output: 400W

총 압력 : 0.5PaTotal pressure: 0.5Pa

다음으로, 콘택트 홀이 제1d도에 도시된 것처럼 패터닝에 의해 막에서 뚫린다. TFT는 제1D도에 도시된 구조상에 진공증착에 의해 300nm두께의 알루미늄막(16)을 증착하고, 알루미늄 막을 패터닝하며, 30분동안 계속하여 375℃에서 100% 수소에서 전체구조를 열 어닐링함으로써 제1e도에 도시된 구조를 마무리된다. 수소에서 열 어닐링은 열 결정화된 실리콘 반도체막과 산화실리콘 절연막 사이에 계면레벨을 낮추어 장치특성을 개선하도록 장치에 적용된다.Next, contact holes are drilled in the membrane by patterning as shown in FIG. 1d. The TFT was formed by depositing a 300 nm thick aluminum film 16 by vacuum deposition on the structure shown in FIG. 1D, patterning the aluminum film, and thermal annealing the entire structure at 100% hydrogen at 375 ° C. for 30 minutes. The structure shown in Fig. 1e is finished. Thermal annealing in hydrogen is applied to the device to improve the device characteristics by lowering the interface level between the thermally crystallized silicon semiconductor film and the silicon oxide insulating film.

제1e도를 참고하면, (S),(G) 및 (D)는 각각 소오스전극, 게이트전극과 드레인 전극을 나타낸다. 100×100㎛채널(channel) 영역(17)(제1e도)이 본 실시예의 TFT에서 제공된다.Referring to FIG. 1E, (S), (G), and (D) represent source electrodes, gate electrodes, and drain electrodes, respectively. A 100 x 100 mu m channel region 17 (Fig. 1e) is provided in the TFT of this embodiment.

본 발명에 따른 공정을 언급한 상기 실시예에 부가하여, 본 발명의 효과를 추가로 설명하기 위해 네개의 추가 실시예들이 아래 언급된다. 스퍼터링 분위기내 수소의 비율과 증착된 층에 포함된 산소의 농도를 실시예에 따라 변화시킨 RF 마그네트론 스퍼터링을 사용하는 a-Si층(13)(제1a도 참조)을 증착시키기 위한 조건으로 다음 실시예들에서 TFT가 제조된다.In addition to the above embodiments referring to the process according to the invention, four further embodiments are mentioned below to further illustrate the effect of the invention. The following operation was carried out under the conditions for depositing an a-Si layer 13 (see FIG. 1a) using RF magnetron sputtering in which the ratio of hydrogen in the sputtering atmosphere and the concentration of oxygen contained in the deposited layer were changed according to the embodiment. In the examples, a TFT is manufactured.

[실시예 2]Example 2

아래와 같은 혼합가스 비율(분압에 대한)을 제공하기 위해 제1a도에서 채널형성영역(13)을 증착하기 위한 스퍼터링동안 분위기 조건을 바꾸는 것을 제외하고는, 실시예 1에서와 같은 TFT 제조공정이 실행된다.The TFT fabrication process as in Example 1 was carried out except that the atmospheric conditions were changed during sputtering for depositing the channel forming region 13 in FIG. 1A to provide the following mixed gas ratio (relative to partial pressure). do.

H2/(H2+Ar)=0%H 2 / (H 2 + Ar) = 0%

그렇게 얻어진 증착된 막은 2×1020원자 cm-3의 농도로 산소를 포함한다.The deposited film thus obtained contains oxygen at a concentration of 2 × 10 20 atomic cm −3 .

[실시예 3]Example 3

아래와 같은 혼합가스비율(분압으로)을 제공하기 위해 제1a도의 채널형성영역(13)을 증착하기 위한 스퍼터링동안 분위기 조건을 바꾼 것을 제외하고는, 실시예 1에서와 같은 TFT 제조공정이 실행된다.The TFT fabrication process as in Example 1 is carried out, except that the atmospheric conditions are changed during sputtering for depositing the channel forming region 13 in FIG. 1A to provide the following mixed gas ratio (in partial pressure).

H2/(H2+Ar)=20%H 2 / (H 2 + Ar) = 20%

그렇게 얻어진 증착된 막은 7×1018원자 cm-3의 농도의 산소를 포함한다.The deposited film thus obtained contains oxygen at a concentration of 7 × 10 18 atoms cm −3 .

[실시예 4]Example 4

아래와 같은 혼합 가스율(분압으로)을 제공하기 위해 제1a도에서 채널형성영역(13)을 증착하기 위한 스퍼터링동안 분위기 조건을 바꾼 것을 제외하고는, 실시예 1에서와 같은 TFT 제조공정이 실행된다.The TFT fabrication process as in Example 1 is carried out, except that the atmospheric conditions are changed during sputtering for depositing the channel forming region 13 in FIG. 1A to provide the following mixed gas rate (in partial pressure). .

H2/(H2+Ar)=50%H 2 / (H 2 + Ar) = 50%

그렇게 얻어진 증착된 막은 3×1018원자 cm-3의 농도의 산소를 포함한다.The deposited film thus obtained contains oxygen at a concentration of 3 × 10 18 atoms cm −3 .

[실시예 5]Example 5

아래와 같은 혼합가스율(분압으로)을 제공하기 위해 제1a도에서 채널형성영역(13)을 증착하기 위한 스퍼터링동안 분위기 조건을 바꾼 것을 제외하고는, 실시예 1에서와 동일한 TFT 제조공정이 실행된다.The same TFT fabrication process as in Example 1 is carried out, except that the atmospheric conditions are changed during sputtering for depositing the channel forming region 13 in FIG. 1A to provide the following mixed gas ratio (in partial pressure). .

H2/(H2+Ar)=80%H 2 / (H 2 + Ar) = 80%

그렇게 얻어진 증착된 막은 1×1018원자 cm-3의 농도의 산소를 포함한다.The deposited film thus obtained contains oxygen at a concentration of 1 × 10 18 atomic cm −3 .

상술한 실시예에서 얻어진 막의 전기적 성질이 아래와 같이 비교된다.The electrical properties of the films obtained in the above-described examples are compared as follows.

제2도는 실시예 1 내지 실시예 5의 각각의 TFT의 채널부(제1e도에서 부호(17)로 표시)에서 캐리어 전계이동도(μ)와 수소분압비율(PH/PTotal=H2/(H2+Ar)) 사이의 관계를 도시한 그래프도이다. 제2도의 플롯과 그들의 상응한 실시예가 아래 표 1에 열거된다.FIG. 2 shows carrier field mobility (μ) and hydrogen partial pressure ratio (P H / P Total = H 2 ) in the channel portion (indicated by symbol 17 in FIG. 1e) of each TFT of Examples 1 to 5. / (H 2 + Ar)) is a graph showing the relationship between. The plots of Figure 2 and their corresponding examples are listed in Table 1 below.

[표 1]TABLE 1

제2도에 따르면, 0%의 수소분압하에 증착된 막은 막의 산소농도가 2×1020원자 cm-3만큼이나 높기 때문에 3×10-2㎠/Vsec만큼 낮은 전계이동도(μ)를 가져온다. 대조적으로, 2㎠/Vsec 또는 심지어 그 이상의 현저한 고전계 이동도(μ)가 20% 이하의 산소농도를 갖는 막에서 얻어질 수 있다. 그와 같은 효과는 수소의 첨가와 크라이오펌프에 기인하는 것으로 가정할 수 있다. 즉, 스퍼터링동안 챔버 내부에서 수소와 산소가 반응하여, 물을 생성하고, 그 결과로 얻게된 물은 크라이오펌프에 의해 효과적으로 제거된다.According to FIG. 2, the film deposited under a hydrogen partial pressure of 0% results in a field mobility (μ) as low as 3 × 10 −2 cm 2 / Vsec because the oxygen concentration of the film is as high as 2 × 10 20 atomic cm −3 . In contrast, significant high field mobility (μ) of 2 cm 2 / Vsec or even higher can be obtained in membranes having an oxygen concentration of 20% or less. Such effects can be assumed to be due to the addition of hydrogen and the cryopump. That is, hydrogen and oxygen react inside the chamber during sputtering to produce water, and the resulting water is effectively removed by the cryopump.

제3도에 따르면, 역치전압대 수소분압비(PH/PTUTAL=H2/(H2+Ar))에 대한 그래프도가 도시되어 있다. 수소분압비(PH/PTotal=H2/(H2+Ar))와 실시예의 상응번호를 상기 표 1에서 찾을 수 있다. 역치전압이 낮을수록, 게이트 전압은 낮게 성취될 수 있다. 그러므로 역치전압이 낮을수록 더욱 바람직한 장치라고 말할 수 있다. 제3도에 도시된 결과에 따르면, 8V 이하의 역치전압을 갖는 정상적인 오프상태(off state)는 20% 이상의 고수소분압을 함유한 분위기하에 수행된 스퍼터링에 의해 증착되는 막상에 얻어진다. 이것은 유리한 전기특성을 가져오는 장치(본 발명에 TFT)가 제1A도에 도시된 채널형성영역(13)으로서 일단 증착된 a-Si막을 결정화함으로써 얻어진 실리콘 반도체막을 사용하여 얻어질 수 있음을 의미한다.According to FIG. 3, there is shown a graph of the threshold voltage to hydrogen partial pressure ratio (P H / P TUTAL = H 2 / (H 2 + Ar)). Hydrogen partial pressure ratio (P H / P Total = H 2 / (H 2 + Ar)) and the corresponding numbers of the examples can be found in Table 1 above. The lower the threshold voltage, the lower the gate voltage can be achieved. Therefore, the lower the threshold voltage, the more preferable the device can be said. According to the results shown in FIG. 3, a normal off state with a threshold voltage of 8 V or less is obtained on a film deposited by sputtering performed under an atmosphere containing a high hydrogen partial pressure of 20% or more. This means that an apparatus (TFT in the present invention) which brings advantageous electrical properties can be obtained using a silicon semiconductor film obtained by crystallizing the once deposited a-Si film as the channel forming region 13 shown in FIG. 1A. .

a-Si 막을 열 결정화함으로써 얻어진 실리콘 반도체막의 레이져라만 스펙트럼은 제4도에 주어진다. 도면에서 스펙트럼에 부호들이 표시되고, 실시예의 상응번호와 여기서 사용된 수소분압이 아래 표 2에 목록으로 만들어져 있다.The laser Raman spectrum of the silicon semiconductor film obtained by thermal crystallization of the a-Si film is given in FIG. In the figures the symbols are indicated in the spectrum, the corresponding numbers of the examples and the partial pressures of hydrogen used here are listed in Table 2 below.

[표 2]TABLE 2

제4도에 있어, 스펙트럼(43) 또는 (44)와 스펙트럼(42) 또는 (41)을 비교함으로써, 100% 수소하에 스퍼터된 막이 그것의 라만 스펙트럼에 의해 관찰된 것처럼 고결정도의 결정그레인을 생성하도록 명백히 결정화되고 상기 그레인이 스펙트럼의 반대역폭(helf band width)으로부터 계산된 것처럼 30~400Å의 평균직경, 바람직하게는 100~200Å의 평균 직경범위를 갖는다는 것을 알 수 있다. 이 막의 피크값이 단결정 실리콘의 피크(520cm-1)에 대해 저파수쪽으로 이동되기 때문에 격자왜곡이 그레인들에 제공되는 것이 또한 명백하다. 이런 결과들은 본 발명의 특성을 가장 명료하게 부여준다. 즉, 수소 존재하의 분위기하에서 스퍼터링에 의해 증착된 a-Si 막은 열결정화를 받게될 때만 효과를 갖는다. 결정그레인의 격자가 왜곡되므로, 미세결정은 서로에 대해 압축력을 가하게 한다.In FIG. 4, by comparing the spectra 43 or 44 with the spectra 42 or 41, the film sputtered under 100% hydrogen produces high crystallinity crystal grains as observed by its Raman spectrum. It can be seen that the crystals are crystallized so that the grains have an average diameter of 30 to 400 Hz, preferably an average diameter range of 100 to 200 Hz, as calculated from the half band width of the spectrum. It is also evident that the lattice distortion is provided to the grains because the peak value of this film is shifted toward the low wavefront relative to the peak (520 cm −1 ) of the single crystal silicon. These results most clearly characterize the present invention. That is, an a-Si film deposited by sputtering in an atmosphere in the presence of hydrogen has an effect only when subjected to thermal crystallization. Since the lattice of the crystal grains is distorted, the microcrystals exert a compressive force on each other.

이것은 더욱 밀접한 그레인의 접촉이 그레인 입계에서 실현된다는 것을 의미하고, 그래서 산소와 같은 불소물의 축적과 캐리어에 대한 에너지벽의 발달이 그와 같은 그레인 입계에서 발생하는 것은 어려워진다. 따라서, 고캐리어 전계 이동도가 그런 막에서 기대될 수 있다.This means that more intimate grain contact is realized at the grain boundaries, so that the accumulation of fluorine, such as oxygen, and the development of energy walls for the carriers are difficult to occur at such grain boundaries. Thus, high carrier field mobility can be expected in such films.

본 발명에 따라 열결정화된 막은 상기 언급된 라만 스펙트럼의 반대역폭 대신 그것의 X-레이 회절 스펙트럼의 반대역폭으로부터 계산된 평균직경으로 또한 특징지워질 수 있다.The thermocrystallized film according to the invention can also be characterized by the average diameter calculated from the counter-band of its X-ray diffraction spectrum instead of the counter-band of the above mentioned Raman spectrum.

본 발명에 따라 열결정화된 막은 반도체막의 X-레이 회절스펙트럼의 반대역폭으로부터 계산될 평균직경은 30Å∼4㎛이고 바람직하게는 30Å∼400Å이다.The film thermally crystallized according to the present invention has an average diameter of 30 µm to 4 µm, preferably 30 µm to 400 µm, which is to be calculated from the inverse band width of the X-ray diffraction spectrum of the semiconductor film.

일반적으로, 전계효과 트랜지스터인 TFT에 있어서, 드레인전압(VD)이 낮다면, 드레인전류(ID)는, 다음 방정식에 의해 드레인전압(VD)과 관련될 수 있다.[Solid State Electronics, Vol 24, No 11, (1981) PP, 1059, 영국에서 인쇄]In general, in the TFT which is a field effect transistor, if the drain voltage V D is low, the drain current I D may be related to the drain voltage V D by the following equation. [Solid State Electronics, Vol 24, No 11, (1981) PP, 1059, Printed in Great Britain]

ID=(W/L) μC(V6-VT)VB I D = (W / L) μC (V 6 -V T ) V B

여기서, W는 채널폭을, L은 채널길이를, μ를 전계이동도를, C는 게이트산화막의 카페시턴스를, V6는 게이트전압을, VT는 역치전압을 나타낸다.Where W is the channel width, L is the channel length, μ is the field mobility, C is the capacitance of the gate oxide film, V 6 is the gate voltage, and V T is the threshold voltage.

전술한 실시예에 있어, 아르곤이 스퍼터링에서 불활성 가스로 사용된다. 그러나 불활성가스는 그것에 한정되지 않고, 헬륨과 같은 다른 가스, 또한 SiH4와 Si2H과 같은 반응가스의 플라즈마가 부분적으로 스프터링 분위기에 첨가될 수 있다.In the above embodiment, argon is used as the inert gas in sputtering. However, the inert gas is not limited thereto, and plasma of other gases such as helium and also reactive gases such as SiH 4 and Si 2 H may be partially added to the sputtering atmosphere.

a-Si 막은 각 조건들이 다음 범위를 만족한다면 요구된 어떤 조건하에서 RF 마그네트론 스퍼터링에 의해 증착될 수 있다.The a-Si film can be deposited by RF magnetron sputtering under certain conditions as required, provided that each condition satisfies the following range.

수소분압비 : 10~100%, 막증착온도 : 실온~500℃, RF 출력 : 500~100GHz, 전원 100W~10MW.Hydrogen partial pressure ratio: 10 ~ 100%, film deposition temperature: room temperature ~ 500 ℃, RF output: 500 ~ 100GHz, power supply 100W ~ 10MW.

게다가, 스퍼터링 장치는 펄스 에너지 발생기와 결합될 수 있다. 강력한 광빔(light beam)(100~500nm의 범위의 파장을 가짐)이 광 스퍼터링을 수행하도록 동시에 조사될 수 있다.In addition, the sputtering apparatus can be combined with a pulse energy generator. Powerful light beams (having wavelengths in the range of 100-500 nm) can be irradiated simultaneously to perform light sputtering.

상기 제안된 공정들은 빛-중량 원자수로로부터 수소플라즈마의 생성을 가능하게 하며, 이로써 스퍼터링내 유용한 양이온을 효과적으로 생성할 수 있다.The proposed processes enable the production of hydrogen plasma from light-weight atomic reactors, thereby effectively producing useful cations in sputtering.

그와 같은 방법으로, 수소 또는 수소원자는 스퍼터링에 의한 증착동안 막에 균일하게 분산될 수 있으며, 이는 7×1018원자 cm-3이하, 바람직하게는 1×1018원자 cm-3이하의 산소함량으로 감소된 막을 초래한다. 게다가 이전에 언급된 반응가스들이 마찬가지로 본 공정들에 사용될 수 있다.In such a manner, hydrogen or hydrogen atoms can be uniformly dispersed in the film during deposition by sputtering, which is 7 × 10 18 atoms cm −3 or less, preferably 1 × 10 18 atoms cm −3 or less This results in a membrane that is reduced in content. In addition, the previously mentioned reaction gases can likewise be used in the present processes.

전술한 실시예에 있어서, a-Si 막은 아모르퍼스 반도체막으로서 이용되었다. 그러나 본 발명은 게르마늄 또는 SixGe1-M(0<X<1)로 나타난 화합물반도체의 막에 또한 적용될 수 있다. 이 막들은 P-형, N-형 또는 진성 반도체일 수 있다.In the above embodiment, the a-Si film was used as an amorphous semiconductor film. However, the present invention can also be applied to films of compound semiconductors represented by germanium or Si x Ge 1-M (0 <X <1). These films can be P-type, N-type or intrinsic semiconductors.

본 발명이 특별한 실시형태를 참고로하여 상세히 언급되는 동안, 본 분야의 기술에 숙련된 자라면 본 발명의 정신과 분야로부터 벗어남이 없이 본 발명에 다양한 변화와 수정을 할 수 있다는 것이 명백할 것이다.While the invention has been described in detail with reference to particular embodiments, it will be apparent to those skilled in the art that various changes and modifications can be made to the invention without departing from the spirit and scope of the invention.

Claims (27)

절연게이트 전계효과 반도체 장치의 활성 영역으로서 절연표면상에 형성된 적어도 하나의 반도체섬과, 사이에 절연막을 갖는 상기 반도체 섬에 인접하게 제공된 게이트 전극을 포함하는 상기 전계효과 반도체 장치에 있어서, 상기 반도체 섬이 상기 섬의 X-레이 회절 및 라만스펙트럼 중 하나의 반대역 폭으로부터 계산된대로 30Å 내지 4㎛의 평균직경의 결정그레인을 갖는 그레인 구조를 갖는 실리콘을 포함하고 상기 반도체섬 내부에 7×1018원자 cm-3이하의 산소농도를 함유하며, 상기 반도체섬의 라만 스팩트럼이 520cm-1에 관하여 낮은 파수쪽으로 이동된 피크를 보여주고, 상기 절연막이 상기 반도체섬의 측면 에너지를 넘어 연장하는 절연게이트 전계효과 반도체 장치.An insulated gate field effect semiconductor device comprising: at least one semiconductor island formed on an insulating surface as an active region of a field effect semiconductor device; and a gate electrode provided adjacent to the semiconductor island having an insulating film therebetween, wherein the semiconductor island. A silicon having a grain structure having a crystal grain with an average diameter of 30 μm to 4 μm, as calculated from the X-ray diffraction and the opposite band width of one of the Raman spectra of the island and having a 7 × 10 18 in the semiconductor island. An insulated gate electric field containing an oxygen concentration of atomic cm -3 or less, the Raman spectrum of the semiconductor island being shifted toward the lower wavefront with respect to 520 cm -1 , and wherein the insulating film extends beyond the lateral energy of the semiconductor island Effect semiconductor device. 제1항에 있어서, 상기 반도체섬이 5원자% 이하인 수소를 함유한 절연게이트 전계효과 반도체 장치.The insulated gate field effect semiconductor device according to claim 1, wherein said semiconductor island contains hydrogen of 5 atomic% or less. 제1항에 있어서, 상기 반도체섬이 P형 반도체, n형 반도체와, 진성 반도체로 구성된 그룹으로부터 선택된 반도체로 이루어진 절연게이트 전계효과 반도체 장치.The insulated gate field effect semiconductor device according to claim 1, wherein said semiconductor island is comprised of a semiconductor selected from the group consisting of a P-type semiconductor, an n-type semiconductor, and an intrinsic semiconductor. 분압으로 10% 이상인 수소로 이루어진 분위기에서 5×1018원자 cm-3이하 농도의 산소불순물을 포함한 반도체 타깃트를 스퍼터링하여 7×1018원자 cm-3이하의 농도로 산소불순물을 함유한 아모르퍼스 반도체막을 형성하고, 450℃∼700℃의 온도에서 상기 아모르퍼스 반도체 막을 결정화하는 단계로 이루어진 반도체 장치의 제조방법.Amorphus containing oxygen impurity at a concentration of 7 × 10 18 atomic cm -3 or less by sputtering a semiconductor target containing oxygen impurity at a concentration of 5 × 10 18 atom cm -3 or less in an atmosphere of hydrogen at 10% or more by partial pressure. A method of manufacturing a semiconductor device, comprising forming a semiconductor film and crystallizing the amorphous semiconductor film at a temperature of 450 ° C to 700 ° C. 제4항에 있어서, 결정된 반도체막이 그안에 격자왜곡을 갖고, 상기 결정화된 반도체막의 상면에서 관찰된 바 30Å∼4㎛의 평균 직경을 갖는 결정 그레인으로 이루어진 반도체 장치의 제조방법.The method for manufacturing a semiconductor device according to claim 4, wherein the crystallized semiconductor film has lattice distortion therein and has crystal grains having an average diameter of 30 m to 4 m as observed from an upper surface of the crystallized semiconductor film. 제4항에 있어서, 상기 분위기가 분압으로 90% 이하의 불활성 가스로 추가로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 4, wherein the atmosphere is further comprised of an inert gas of 90% or less by partial pressure. 제6항에 있어서, 상기 불활성 가스가 아르곤과 헬륨으로 구성된 그룹으로부터 선택된 가스로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 6, wherein the inert gas is a gas selected from the group consisting of argon and helium. 제4항에 있어서, 상기 반도체 타깃트가 실리콘으로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor target is made of silicon. 제5항에 있어서, 상기 평균직경이 상기 결정화 된 반도체막의 라만 스펙트럼의 반대역폭과 상기 결정화된 반도체막의 X-레이 회절 스펙트럼의 반대역폭으로 구성된 그룹에서 선택된 반대역폭으로부터 계산된 반도체 장치의 제조방법.6. The method of claim 5, wherein the average diameter is calculated from a reverse bandwidth selected from the group consisting of the opposite bandwidth of the Raman spectrum of the crystallized semiconductor film and the opposite bandwidth of the X-ray diffraction spectrum of the crystallized semiconductor film. 1×10-8토르 이하의 압력으로 챔버를 진공배기하고, 스퍼터링 압력으로 상기 챔버에 수소로 이루어진 가스를 주입하며, 5×1018원자 cm-3이하의 농도로 산소불순물을 함유한 반도체 타깃트를 상기 스퍼터링 압력에서 스퍼터링하여 아모르퍼스 반도체막을 형성하고, 450℃∼700℃의 온도에서 상기 아모르퍼스 반도체막을 결정화하는 단계들로 이루어지고, 상기 스퍼터링이 분압으로 10% 이상의 수소로 이루어진 분위기에서 실행되는 반도체 장치의 제조방법.A vacuum target is evacuated to a chamber at a pressure of 1 × 10 -8 Torr or less, a gas of hydrogen is injected into the chamber at a sputtering pressure, and a semiconductor target containing oxygen impurities at a concentration of 5 × 10 18 atomic cm -3 or less Sputtering at the sputtering pressure to form an amorphous semiconductor film, and crystallizing the amorphous semiconductor film at a temperature of 450 ° C. to 700 ° C., wherein the sputtering is performed in an atmosphere composed of at least 10% hydrogen by partial pressure. Method of manufacturing a semiconductor device. 제10항에 있어서, 결정화된 반도체막이 격자왜곡을 내부에 갖고, 상기 결정화 된 반도체막의 상면에서 본 바 30Å∼4㎛의 평균직경을 갖는 결정그레인으로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 10, wherein the crystallized semiconductor film has a lattice distortion therein and crystal grains having an average diameter of 30 µm to 4 µm as viewed from the upper surface of the crystallized semiconductor film. 제10항에 있어서, 상기 가스가 불활성 가스로 추가로 이루어지고, 상기 분위기가 분압으로 90% 이하의 불활성 가스로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 10, wherein the gas is further comprised of an inert gas, and the atmosphere is made of an inert gas of 90% or less by partial pressure. 제12항에 있어서, 불활성 기체가 아르곤과 헬륨으로 구성된 그룹으로부터 선택된 가스로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 12, wherein the inert gas is a gas selected from the group consisting of argon and helium. 제10항에 있어서, 상기 반도체 타깃트가 실리콘으로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 10, wherein the semiconductor target is made of silicon. 제10항에 있어서, 상기 기체가 단지 수소로 이루어진 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 10, wherein said gas consists only of hydrogen. 제11항에 있어서, 상기 평균직경이 상기 결정화된 반도체막의 라만 스펙트럼의 반대역폭과 상기 결정화된 반도체막의 X-레이 회절 스펙트럼의 반대역폭으로 구성된 그룹에서 선택된 반대역폭으로부터 계산된 반도체 장치의 제조방법.12. The method of claim 11, wherein the average diameter is calculated from a reverse bandwidth selected from the group consisting of a reverse bandwidth of the Raman spectrum of the crystallized semiconductor film and a reverse bandwidth of the X-ray diffraction spectrum of the crystallized semiconductor film. 제10항에 있어서, 상기 스퍼터링 압력이 10-2내지 10-4토르인 반도체 장치의 제조방법.The method of manufacturing the semiconductor device according to claim 10, wherein the sputtering pressure is 10 −2 to 10 −4 torr. 제1항에 있어서, 상기 절연막이 상기 장치의 게이트 절연물을 구성하는 절연게이트 전계효과 반도체 장치.2. The insulated gate field effect semiconductor device of claim 1 wherein said insulating film constitutes a gate insulator of said device. 제1항에 있어서, 상기 절연막이 상기 반도체 섬이 위에 형성되는 상기 절연표면의 부분 이외의 일부분상에 연장하는 절연게이트 전계효과 반도체 장치.2. The insulated gate field effect semiconductor device according to claim 1, wherein said insulating film extends on a portion other than a portion of said insulating surface on which said semiconductor island is formed. 제1항에 있어서, 상기 절연막상에 형성된 게이트 전극을 추가로 포함하며, 상기 게이트 전극이 알루미늄을 포함하는 절연게이트 전계효과 반도체 장치.The insulating gate field effect semiconductor device of claim 1, further comprising a gate electrode formed on the insulating layer, wherein the gate electrode comprises aluminum. 제1항에 있어서, 상기 반도체섬이 실리콘 및 게르마늄으로 구성된 그룹으로부터 선택된 원소를 포함하는 절연게이트 전계효과 반도체 장치.The insulated gate field effect semiconductor device of claim 1, wherein the semiconductor island comprises an element selected from the group consisting of silicon and germanium. 제1항에 있어서, 상기 반도체섬이 화합물 반도체 SixGe1-M(0<X<1)를 포함하는 절연게이트 전계효과 반도체 장치.The insulated gate field effect semiconductor device according to claim 1, wherein said semiconductor island comprises a compound semiconductor Si x Ge 1-M (0 <X <1). 절연표면을 갖는 기판 ; 상기 절연표면상에 제공되며, 실리콘 및 게르마늄을 포함하는 반도체 섬 ; 및 사이에 절연막을 갖는 상기 반도체 섬에 인접하게 제공된 게이트 전극을 포함하며, 상기 절연막이 상기 반도체섬의 측면 에지를 넘어 연장하고, 상기 절연표면의 전체가 상기 반도체섬 및 상기 절연막에 의해 덮히는 절연게이트 전계효과 트랜지스터.A substrate having an insulating surface; A semiconductor island provided on said insulating surface and comprising silicon and germanium; And a gate electrode provided adjacent to the semiconductor island having an insulating film therebetween, wherein the insulating film extends beyond a side edge of the semiconductor island, and the entirety of the insulating surface is covered by the semiconductor island and the insulating film. Gate field effect transistor. 절연표면을 갖는 기판 ; 상기 절연표면상에 제공되며, 실리콘 및 게르마늄을 포함하는 반도체 섬 ; 및 알루미늄을 포함하며, 사이에 절연막을 갖는 상기 반도체 섬에 인접하게 제공되는 게이트 전극을 포함하며, 상기 절연막이 상기 반도체 섬의 측면 에지를 넘어 외향으로 그리고 상기 반도체 섬이 위에 제공되는 상기 절연표면의 영역이외의 한 영역상에 연장하는 절연게이트 전계효과 트랜지스터.A substrate having an insulating surface; A semiconductor island provided on said insulating surface and comprising silicon and germanium; And a gate electrode provided adjacent to the semiconductor island having an insulating film therebetween, wherein the insulating film extends outwardly beyond the side edges of the semiconductor island and above the insulating surface on which the semiconductor island is provided. An insulated gate field effect transistor extending on a region other than the region. 제23항에 있어서, 소오스 전극 및 드레인 전극이 절연막내의 적어도 하나의 개방을 통해 반도체 섬에 연결되고, 상기 절연막이 절연막내의 적어도 하나의 구멍을 통해 반도체 섬의 전체표면을 직접 덮고, 상기 절연막이 반도체 섬에의 소오스 및 드레인 전극의 연결을 제외한 반도체 섬의 전체표면을 직접 덮는 절연게이트 전계효과 트랜지스터.24. The semiconductor device of claim 23, wherein a source electrode and a drain electrode are connected to the semiconductor island through at least one opening in the insulating film, the insulating film directly covering the entire surface of the semiconductor island through at least one hole in the insulating film, wherein the insulating film is a semiconductor. An insulated gate field effect transistor that directly covers the entire surface of a semiconductor island except for connection of the source and drain electrodes to the island. 제4항에 있어서, 상기 결정화 단계가 결과적인 반도체 막에 5 내지 300㎠/Vsec의 전자이동도를 부여하는 방법으로 수행되는 반도체 장치의 제조방법.The method of claim 4, wherein the crystallization step is performed by imparting electron mobility of 5 to 300 cm 2 / Vsec to the resulting semiconductor film. 제10항에 있어서, 상기 결정화 단계가 결과적인 반도체막에 5 내지 300㎠/Vsec의 전자이동도를 부여하는 방법으로 수행되는 반도체 장치의 제조방법.The manufacturing method of a semiconductor device according to claim 10, wherein said crystallization step is performed by a method of imparting electron mobility of 5 to 300 cm 2 / Vsec to the resulting semiconductor film.
KR1019910018111A 1990-10-15 1991-10-15 Semiconductor device and manufacturing method thereof KR950009800B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910018111A KR950009800B1 (en) 1990-10-15 1991-10-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-277134 1990-10-15
KR1019910018111A KR950009800B1 (en) 1990-10-15 1991-10-15 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR950009800B1 true KR950009800B1 (en) 1995-08-28

Family

ID=19321259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018111A KR950009800B1 (en) 1990-10-15 1991-10-15 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR950009800B1 (en)

Similar Documents

Publication Publication Date Title
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
EP0608503B1 (en) A semiconductor device and its manufacturing method
KR960001466B1 (en) Semiconductor materials, fabrication methods thereof, and thin film transistors
EP0481777B1 (en) Method of manufacturing gate insulated field effect transistors
KR950009800B1 (en) Semiconductor device and manufacturing method thereof
EP0684632B1 (en) Method of forming a film at low temperature for a semiconductor device
JP4031021B2 (en) Method for manufacturing thin film transistor
JP3065528B2 (en) Semiconductor device
JP4138719B2 (en) Method for manufacturing insulated gate field effect transistor
JP3614333B2 (en) Insulated gate type field effect transistor fabrication method
JP3030366B2 (en) Semiconductor fabrication method
JP3397760B2 (en) Method for manufacturing thin film transistor
JP3160269B2 (en) Method for manufacturing semiconductor device
JP4001281B2 (en) Method for manufacturing insulated gate type field effect thin film transistor
JPH04151820A (en) Semiconductor device
JP3142836B2 (en) Semiconductor device
JP3153202B2 (en) Method for manufacturing semiconductor device
JP3241705B2 (en) Method for manufacturing thin film transistor
JP3614331B2 (en) Method for forming crystalline silicon film
JP3051363B2 (en) Method for manufacturing semiconductor device
KR960001165B1 (en) Semiconductor device manufacturing method and semiconductor material forming method
JP2001053291A (en) Semiconductor and semiconductor device
JP2001035791A (en) Method for manufacturing semiconductor device
JP2001177108A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19911015

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19941123

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950729

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19951121

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19951206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19951206

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19980814

Start annual number: 4

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20010731

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20020812

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20030811

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20040802

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20050801

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20060711

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20070821

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20080812

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20090824

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20110719

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term