[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950009726A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR950009726A
KR950009726A KR1019940023259A KR19940023259A KR950009726A KR 950009726 A KR950009726 A KR 950009726A KR 1019940023259 A KR1019940023259 A KR 1019940023259A KR 19940023259 A KR19940023259 A KR 19940023259A KR 950009726 A KR950009726 A KR 950009726A
Authority
KR
South Korea
Prior art keywords
input short
short circuit
circuit
input
memory device
Prior art date
Application number
KR1019940023259A
Other languages
English (en)
Inventor
노보루 에가와
Original Assignee
가나미야지 준
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나미야지 준, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 가나미야지 준
Publication of KR950009726A publication Critical patent/KR950009726A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

SRAM반도체기억장치에 있어서의 액세스의 고속화와 저소비전력화이다. 동작시에 TTL레벨의 칩이네이블신호 CE1/의 "L"가 입력초단회로(10)에 입력된다. 입력초단회로(10)중의 트랜지스터(11∼14)의 디멘젼은, 입력초단회로(20∼60)SDLM 트랜지스터보다 크므로, 입력초단회로(10)은 TTL레벨을 CMOS레벨의 고속으로 변환한다. 이 변환된 신호를 받아서 내부회로(100)과 입력초단회로(30∼60)은 활성화된다. 이 동작시에는 TTL레벨의 칩이네이블신호의 "L"이며, 입력초단회로에 있어서의 소비전류가 작다. 비선택시에 있어서, 입력초단회로(10)은 CMOS레벨이 입력되어, 소비전류가 작은 상태로 되든가 혹은 입력초단회로(20)에 의해 비활성화의 상태로 된다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 실시예의 반도체기억장치를 표시하는 구성블록도.

Claims (2)

  1. 데이터를 기억하는 메모리셀 어레이를 가지는 내부회로와, 외부로부터의 상기 내부회로에 대한 신호중, TTL컴패터블한 레벨의 부론리한 칩이네이블 신호를 CMOS레벨로 변환하는 제2의 입력초단회로와, 상기 내부회로에 대한 신호중, 상기 부론리한 칩이네이블신호 이외의 복수의 TTL컴패터블한 레벨의 입력신호를 CMOS레벨로 변환하고, 그 내부회로에 입력하는 복수의 제1의 입력초단회로과를 구비하고, CMOS로 구성된 반도체기억장치에 있어서, 상기 제1 및 제2의 입력초단회로는, 각각 CMOS회로로 구성하고, 또한 그 제2의 입력초단회로를 구성하는 트랜지스터의 디멘션을, 제1의 입력초단회로를 구성하는 트랜지스터보다도 크게 설정하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 제2의 입력초단회로를 구성하는 트랜지스터는, 상기 제1의 입력초단회로를 구성하는 트랜지스터에 대해서 게이트 폭을 크게, 또한 게이트 길이를 가늘게 설정한 트랜지스터에 흐르는 전류를 크게한 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023259A 1993-09-22 1994-09-14 반도체기억장치 KR950009726A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23687993A JP3550168B2 (ja) 1993-09-22 1993-09-22 半導体記憶装置
JP93-236879 1993-09-22

Publications (1)

Publication Number Publication Date
KR950009726A true KR950009726A (ko) 1995-04-24

Family

ID=17007145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023259A KR950009726A (ko) 1993-09-22 1994-09-14 반도체기억장치

Country Status (3)

Country Link
US (4) US5500614A (ko)
JP (1) JP3550168B2 (ko)
KR (1) KR950009726A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550168B2 (ja) * 1993-09-22 2004-08-04 沖電気工業株式会社 半導体記憶装置
US6275421B1 (en) 2000-04-25 2001-08-14 Advanced Micro Devices, Inc Chip enable input buffer
GB2411059B (en) * 2004-02-11 2007-09-19 Motorola Inc An apparatus for voltage level shifting

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272722A (ja) * 1986-05-21 1987-11-26 Clarion Co Ltd Ｔｔｌ論理レベルｃｍｏｓ入力バツフア
JPS63312718A (ja) * 1987-06-15 1988-12-21 Nec Corp 半導体集積回路装置
JPH03147418A (ja) * 1989-11-02 1991-06-24 Hitachi Ltd 半導体集積回路，半導体メモリ及びマイクロプロセツサ
US5266848A (en) * 1990-03-28 1993-11-30 Hitachi, Ltd. CMOS circuit with reduced signal swing
US5557221A (en) * 1992-06-15 1996-09-17 Fujitsu Limited Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
JP3550168B2 (ja) * 1993-09-22 2004-08-04 沖電気工業株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US5877989A (en) 1999-03-02
US5500614A (en) 1996-03-19
JPH0793973A (ja) 1995-04-07
US5699301A (en) 1997-12-16
US5629640A (en) 1997-05-13
JP3550168B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
KR970023375A (ko) 데이터 유지회로
KR920020507A (ko) 반도체 집적 회로 장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
US4031415A (en) Address buffer circuit for semiconductor memory
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR930017024A (ko) 판독 및 판독/기록 포트를 갖는 듀얼 포트 메모리
US20080298137A1 (en) Method and structure for domino read bit line and set reset latch
US5260908A (en) Multiport memory device
KR950004534A (ko) 레벨 쉬프터
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
JPS6276097A (ja) 半導体メモリ装置
KR920702533A (ko) 초기화 셋팅 회로와 이것을 이용한 반도체 메모리 장치
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR890012319A (ko) 반도체 집적 회로장치
KR860006875A (ko) 반도체 장치
KR950009726A (ko) 반도체기억장치
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
JPH06132747A (ja) 半導体装置
US6747886B1 (en) Content addressable memory with shifted enable signal
KR850008238A (ko) 반도체 기억장치
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR100285031B1 (ko) 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로배열
KR940002924A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010406

Effective date: 20020330